KR100973289B1 - Fabrication method of semiconductor package - Google Patents

Fabrication method of semiconductor package Download PDF

Info

Publication number
KR100973289B1
KR100973289B1 KR1020050014493A KR20050014493A KR100973289B1 KR 100973289 B1 KR100973289 B1 KR 100973289B1 KR 1020050014493 A KR1020050014493 A KR 1020050014493A KR 20050014493 A KR20050014493 A KR 20050014493A KR 100973289 B1 KR100973289 B1 KR 100973289B1
Authority
KR
South Korea
Prior art keywords
lead frame
photosensitive material
raw material
semiconductor package
molding
Prior art date
Application number
KR1020050014493A
Other languages
Korean (ko)
Other versions
KR20060093765A (en
Inventor
조세훈
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050014493A priority Critical patent/KR100973289B1/en
Publication of KR20060093765A publication Critical patent/KR20060093765A/en
Application granted granted Critical
Publication of KR100973289B1 publication Critical patent/KR100973289B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/1271—Supports; Mounting means for mounting on windscreens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/27—Adaptation for use in or on movable bodies
    • H01Q1/32—Adaptation for use in or on road or rail vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 몰드 플래쉬가 방지되는 반도체 패키지를 제조하는 방법을 제공하는 것을 목적으로 하며, 이러한 목적을 달성하기 위하여 본 발명은, 반도체 패키지용 리드 프레임 원자재를 공급하는 제1단계와, 상기 리드 프레임 원자재의 상면 및 하면에 감광재를 형성하는 제2단계와, 상기 리드 프레임 원자재의 상면 중 적어도 일부를 노광, 현상하는 제3단계와, 상기 리드 프레임에 적어도 하나 이상의 도금층을 형성하는 제4단계와, 상기 리드 프레임 원자재의 하면을 노광, 현상 및 에칭하여, 리드 프레임의 형상을 가공하는 제5단계와, 상기 리드 프레임에 상기 반도체 칩을 장착하는 제6단계와, 상기 리드 프레임 및 반도체 다이를 몰딩하는 제7단계를 포함하고, 상기 리드 프레임 및 반도체 다이를 몰딩하는 제7단계 이후에는 상기 리드 프레임의 하면에 형성된 감광재를 제거하는 것을 특징으로 하는 반도체 패키지의 제조방법을 제공한다.An object of the present invention is to provide a method of manufacturing a semiconductor package in which a mold flash is prevented. To achieve the above object, the present invention provides a first step of supplying a lead frame raw material for a semiconductor package, and the lead frame raw material. A second step of forming a photosensitive material on the upper and lower surfaces of the first and second steps of exposing and developing at least a portion of the upper surface of the lead frame raw material, and a fourth step of forming at least one plating layer on the lead frame; Exposing, developing, and etching a lower surface of the lead frame raw material to process a shape of the lead frame; a sixth step of mounting the semiconductor chip on the lead frame; and molding the lead frame and the semiconductor die. And a seventh step, and after the seventh step of molding the lead frame and the semiconductor die, Provides a method for producing a semiconductor package, it characterized in that for removing the generated photosensitive material.

Description

반도체 패키지의 제조방법{Fabrication method of semiconductor package}Fabrication method of semiconductor package

도 1은 종래의 리드 프레임에 백 사이드 테이프가 부착된 상태를 도시한 평면도이다.1 is a plan view showing a state in which a back side tape is attached to a conventional lead frame.

도 2는 종래의 반도체 패키지의 제조방법을 도시한 흐름도이다. 2 is a flowchart illustrating a method of manufacturing a conventional semiconductor package.

도 3은 도 1의 리드 프레임의 몰딩 공정 후에 몰드 플래쉬가 발생한 상태를 하측으로부터 도시한 평면도이다.FIG. 3 is a plan view illustrating a state where a mold flash is generated after the molding process of the lead frame of FIG. 1.

도 4는 본 발명의 제1실시예에 따른 반도체 패키지의 제조방법의 흐름도이다.4 is a flowchart of a method of manufacturing a semiconductor package according to the first embodiment of the present invention.

도 5 내지 도 11은 도 4의 반도체 패키지의 제조 방법의 각각의 단계를 각각 도시한 단면도들로서, 도 5는 리드 프레임 원자재를 공급하는 단계를 도시한 단면도이다.5 to 11 are cross-sectional views illustrating respective steps of the method of manufacturing the semiconductor package of FIG. 4, and FIG. 5 is a cross-sectional view illustrating steps of supplying lead frame raw materials.

도 6은 리드 프레임 원자재 상, 하면에 감광재를 형성하는 단계를 도시한 단면도이다.6 is a cross-sectional view illustrating a step of forming a photosensitive material on and under the lead frame raw material.

도 7은 리드 프레임 상면 일부를 노광, 현상하는 단계를 도시한 단면도이다.7 is a cross-sectional view illustrating a step of exposing and developing a part of an upper surface of a lead frame.

도 8a 내지 도 8b는 리드 프레임의 상면을 부분 도금하는 각각의 단계를 도시한 단면도이다.8A to 8B are cross-sectional views showing respective steps of partially plating the upper surface of the lead frame.

도 9a 및 도 9b는 리드 프레임을 형상 가공하는 단계를 도시한 단면도이다.9A and 9B are sectional views showing a step of shape-processing a lead frame.

도 10은 리드 프레임과 반도체 다이를 패키징하고 몰딩하는 단계를 도시한 단면도이다.10 is a cross-sectional view illustrating the steps of packaging and molding a lead frame and a semiconductor die.

도 11은 리드 프레임으로부터 감광재를 제거하는 단계를 도시한 단면도이다.11 is a cross-sectional view showing a step of removing the photosensitive material from the lead frame.

도 12는 본 발명의 제2실시예에 따른 반도체 패키지의 제조방법의 흐름도이다.12 is a flowchart of a method of manufacturing a semiconductor package according to the second embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

110: 리드 프레임 111: 패드110: lead frame 111: pad

115: 리드 120: 감광재115: lead 120: photosensitive material

120u: 상측 감광재 120b: 하측 감광재120u: upper photosensitive material 120b: lower photosensitive material

130: 도금층 140: 반도체 다이130: plating layer 140: semiconductor die

150: 몰딩재150: molding material

본 발명은 반도체 패키지의 제조방법에 관한 것으로서, 보다 상세하게는 리드 프레임을 에칭하는 공정, 리드 프레임 일면을 도금하는 공정 및 백 사이드 테이핑 공정이 간략화되고, 몰드 플래시를 방지하는 방법이 개선된 반도체 패키지용 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package, and more particularly, a semiconductor package in which a process of etching a lead frame, a process of plating one side of the lead frame, and a back side taping process are simplified, and a method of preventing mold flash is improved. It relates to a manufacturing method.

통상의 리드 프레임에서는, 도 1에 도시된 바와 같이 일련의 스트립(10) 상에 적어도 하나 이상의 반도체 다이와 대응되는 영역(11)이 복수개 형성되어 있다. 상기 각각의 영역(11)에는 적어도 하나 이상의 반도체 다이가 실장된다. In a typical lead frame, as illustrated in FIG. 1, a plurality of regions 11 corresponding to at least one or more semiconductor dies are formed on a series of strips 10. At least one semiconductor die is mounted in each of the regions 11.

이러한 반도체 패키지를 제조하기 위해서는 리드 프레임을 소정의 형상으로 가공하는 에칭 공정과, 상기 소정의 형상으로 형성된 리드 프레임 상에 도금을 행하는 도금 공정과, 반도체 패키징 공정을 거치게 되고, 필요에 따라서 백 사이드 테이핑 공정을 거치게 된다. In order to manufacture such a semiconductor package, an etching process for processing the lead frame into a predetermined shape, a plating process for plating the lead frame formed in the predetermined shape, and a semiconductor packaging process are performed. It goes through the process.

즉 도 2에 도시된 바와 같이, 종래의 반도체 패키지의 제조공정(S0)은, 먼저 Cu 또는 얼로이 42(alloy42) 등으로 이루어진 리드 프레임 원자재를 공급한 후 (S1), 통상 포토레지스트(Photo resister)인 감광재를 도포하고(S2), 노광, 현상 및 도금을 실시하고, 잔존하는 감광재를 박리한다(S3). That is, as shown in Figure 2, the manufacturing process (S0) of the conventional semiconductor package, first supplying a lead frame raw material consisting of Cu or alloy 42 (alloy42) and the like (S1), usually a photoresist (Photo resister) ), A photosensitive material is applied (S2), exposure, development and plating are carried out, and the remaining photosensitive material is peeled off (S3).

부분 도금된 리드 프레임은 다시 표면 세정 작업 후에, 형상 가공을 수행하기 위하여 감광재를 상면에 도포하고(S4), 노광 및 현상을 하고 박리 후에 노출된 기저금속에 대해 에칭을 실시하여 소정의 패턴을 형성하고 남은 감광재를 박리한다(S5).The partially plated lead frame is again subjected to surface cleaning, and then coated with a photosensitive material on the upper surface in order to perform a shape processing (S4), exposure and development, and etching of the exposed base metal after peeling to form a predetermined pattern. The remaining photosensitive material is peeled off (S5).

그 후에 통상적으로 리드 프레임에 구비된 패드 상에 반도체 다이를 부착시키고, 반도체 다이의 전극과 리드 프레임을 본딩시키며, 몰딩재로 외장을 형성하는 엔캡슐레이션(encapsulation)을 수행(S7)함으로써 패키징 한다. 이 경우, 상기 엔캡슐레이션 작업은 와이어 본딩 작업이 완료된 리드 프레임과 반도체 다이를 소정 형상을 가진 몰드(mold) 안에 배치한 후에 이루어진다. 몰드 안으로 몰딩 수지를 유동시키고, 몰드가 충전된 상태에서 몰딩 수지를 경화시킴으로써 엔캡슐레이션 작업이 완료된다.After that, the semiconductor die is typically attached to a pad provided in the lead frame, the electrode is bonded to the lead frame of the semiconductor die, and packaged by performing encapsulation (S7) to form an exterior with a molding material. . In this case, the encapsulation operation is performed after arranging the lead frame and the semiconductor die in which the wire bonding operation is completed in a mold having a predetermined shape. The encapsulation operation is completed by flowing the molding resin into the mold and curing the molding resin while the mold is filled.

여기에 MLF(Micro Lead Frame package)와 같이 QFN(Quad Flat Non lead package) 범주의 패키지인 경우, 상기 패키지 몸체 아래에 위치한 리드 및 상기 반도체 다이를 실장한 패드가 외부로 노출되어야 한다. 이 경우, 상기 스트립(10)의 일면에, 몰딩 작업시 외부로 노출되어야 하는 리드 또는 패드로 몰딩재가 침범되는 이런바 몰드 플래쉬(mold flash) 현상을 방지하기 위하여 백 사이드 테이프(back side tape,20)를 몰딩 이전에 부착하게 된다(S6). In the case of a package in a quad flat non lead package (QFN) category, such as a micro lead frame package (MLF), the lead located below the package body and the pad on which the semiconductor die is mounted must be exposed to the outside. In this case, one side of the strip 10, the back side tape (20) to prevent the mold flash (mold flash) phenomenon in which the molding material is invaded by a lead or pad that should be exposed to the outside during the molding operation ) Is attached before molding (S6).

즉, 상기 스트립(10)의 길이 방향을 따라서 일측 끝으로부터 타측 끝까지 히 팅 롤러와 같은 열압착 수단을 이용하여서 한 장의 테이프(20)를 스트립(10)의 일면에 부착하게 된다. 이렇게 테이프(20)가 스트립(10)의 일면에 부착된 다음에 반도체 다이 등의 패키징 작업을 수행하고, 몰딩재를 몰딩하고, 그 후에 백 사이드 테이프를 제거한다(S8). 상기 패키징 작업이 끝난 반도체 패키지들을 트리밍하여서 개별적인 반도체 패키지를 완성하게 된다. That is, the tape 20 is attached to one surface of the strip 10 by using a thermal compression means such as a heating roller from one end to the other end along the longitudinal direction of the strip 10. In this way, the tape 20 is attached to one surface of the strip 10, and then a packaging operation such as a semiconductor die is performed, the molding material is molded, and then the back side tape is removed (S8). Individual packaging packages are completed by trimming the packaging packages.

그런데, 종래의 반도체 패키지의 제조방법에는 다음과 같은 문제점을 가지고 있다.However, the conventional method for manufacturing a semiconductor package has the following problems.

첫째, 상기 에칭 공정과, 도금 공정과, 백 사이드 테이핑 공정이 별도의 공정으로 진행되어 제조비용이 상승하고, 각 공정을 수행하면서 약품처리에 따른 다량의 폐수가 발생하게 되며, 생산성이 감소한다. First, the etching process, the plating process, and the back side taping process are performed in separate processes, thereby increasing the manufacturing cost, generating a large amount of wastewater due to chemical treatment while performing each process, and reducing productivity.

둘째, 에칭 공정 후에 도금 공정 시에, 도금액이 도금 영역 외의 영역으로 흘러들어가는 사이드 플래쉬(side flash) 또는 백 플래쉬(back flash)가 발생하게 된다. Secondly, during the plating process after the etching process, a side flash or a back flash is generated in which the plating liquid flows into a region other than the plating region.

셋째, 도 3에 도시된 바와 같이, 백 사이드 테이핑 공정 후에 엔캡슐레이션 하는 경우, 테이핑 시에 스트립(10)과, 상기 스트립(10)의 일면에 부착된 테이프(20)와의 소재 특성, 예컨대 수축율이나 팽창율 차이에 의하여 스트립(10)의 트위스트(twist), 코일 셋 트러블(coil-set trouble), 디포메이션(deformation), 이물질 침투와 같은 현상이 발생하게 된다. 이는 결과적으로 반도체 패키지 제조공정에서 각 공정간 이동과 리드 프레임 상에 반도체 다이를 부착하는 공정, 와이어 본딩 공정 등에서 공정불량을 유발하게 된다. Third, as shown in FIG. 3, in the case of encapsulation after the back side taping process, material characteristics, such as shrinkage, of the strip 10 and the tape 20 attached to one surface of the strip 10 during taping. However, due to the difference in expansion rate, a phenomenon such as twisting of the strip 10, coil set trouble, deformation, and foreign matter penetration may occur. As a result, process defects may occur in the process of moving each process in the semiconductor package manufacturing process, attaching the semiconductor die on the lead frame, and wire bonding process.

이와 더불어, 백 사이드 테이핑 공정 후에 엔캡슐레이션 하는 경우, 실제로 엔캡슐레이션 작업을 진행할 때에 수축율이나 팽창율 차이에 의하여 상기 테이프의 밀착력이 감소하게 되고, 이로 인하여 리드 프레임과 테이프 사이가 들뜨게 되어서, 결과적으로 도 3에 도시된 바와 같이, 몰딩재(30)가 상기 리드 프레임(10)과 테이프(20) 사이로 침투하는 몰드 플래쉬 현상이 발생하게 된다. 상기 몰드 플래쉬가 발생하면, 이를 제거하기 위한 각종 클리닝 공정이 추가되어야 한다는 문제점도 가져와서 제조 비용이 증가하게 된다. In addition, in the case of encapsulation after the back side taping process, when the encapsulation is actually encapsulated, the adhesive force of the tape decreases due to the difference in shrinkage rate or expansion rate, thereby causing the tape between the lead frame and the tape to be lifted. As shown in FIG. 3, a mold flash phenomenon in which the molding material 30 penetrates between the lead frame 10 and the tape 20 occurs. When the mold flash is generated, there is a problem that various cleaning processes for removing the mold have to be added, thereby increasing the manufacturing cost.

또한, 엔캡슐레이션 작업 후 상기 테이프(20)를 제거하는 과정에서, 상기 테이프 잔존물이 완전히 제거되지 않을 수 있으며, 이로 인하여 반도체 패키지의 불량이 야기된다. In addition, in the process of removing the tape 20 after the encapsulation operation, the tape residue may not be completely removed, thereby causing a defect of the semiconductor package.

더욱이, 상기 리드 프레임 스트립(10)의 바닥면에 테이프(20)가 부착되는 데, 통상적으로 상기 바닥면의 전부에 테이프가 부착되지 않는다. 즉 상기 스트립의 가장자리 일부에는 테이프가 부착되지 않는다. 따라서 통상 몰딩 플레이트를 이용하여 실제로 엔캡슐레이션 작업을 진행할 때에 리드의 배면과 하부 금형 사이가 상기 테이프가 위치한 부분과 테이프가 위치하지 않는 부분이 서로 단차가 진다. 이로 인하여, 상기 엔캡슐레이션 공정 조건을 유지 관리하는데 어려움이 발생한다. Moreover, a tape 20 is attached to the bottom surface of the lead frame strip 10, which is typically not attached to all of the bottom surface. That is, no tape is attached to a part of the edge of the strip. Therefore, when the encapsulation operation is actually performed by using a molding plate, a portion where the tape is positioned and a portion where the tape is not positioned become a step between the rear surface of the lid and the lower mold. This causes difficulties in maintaining the encapsulation process conditions.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 한번의 감광재를 이용하여 에칭 공정, 도금 공정 및 백 테이핑 공정을 수행할 수 있는 반도체 패키지 제조방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a semiconductor package manufacturing method capable of performing an etching process, a plating process and a back taping process using a single photosensitive material.

본 발명의 또 다른 목적은, 반도체 패키지 제조 방법 중간에 몰딩재가 반도체 패키지의 다른 부분, 특히 리드 프레임의 바닥면으로 침범하는 것을 방지하는 반도체 패키지 제조방법을 제공하는 것이다.It is still another object of the present invention to provide a method of manufacturing a semiconductor package which prevents the molding material from interfering with another part of the semiconductor package, particularly the bottom surface of the lead frame, in the middle of the method of manufacturing the semiconductor package.

본 발명의 다른 목적은 몰딩 플레이트를 이용하여 실제로 엔캡슐레이션 작업을 진행할 때에 리드의 바닥면과 하부 금형 사이가 테이프로 인하여 서로 단차가 지지 않도록 하는 반도체 패키지의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor package in which the step between the bottom surface of the lid and the lower mold does not step with each other due to the tape when the encapsulation operation is actually performed by using the molding plate.

본 발명의 또 다른 목적은 엔캡슐레이션 작업 후, 몰드 플래쉬 방지 수단을 제거하는 공정 시에 잔존물이 완전히 제거될 수 있는 반도체 패키지의 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a method of manufacturing a semiconductor package in which residues can be completely removed in a process of removing a mold flash prevention means after an encapsulation operation.

상기한 목적을 달성하기 위하여 본 발명의 제1실시예에 따른 반도체 패키지의 제조 방법은: 반도체 패키지용 리드 프레임 원자재를 공급하는 제1단계; 상기 리드 프레임 원자재의 상면 및 하면에 감광재를 형성하는 제2단계; 상기 리드 프레임 원자재의 상면 중 적어도 일부를 노광, 현상하는 제3단계; 상기 리드 프레임에 적어도 하나 이상의 도금층을 형성하는 제4단계; 상기 리드 프레임 원자재의 하면을 노광, 현상 및 에칭하여, 리드 프레임의 형상을 가공하는 제5단계; 상기 리드 프레임에 상기 반도체 다이를 장착 및 결합하는 제6단계; 및 상기 리드 프레임 및 반도체 다이를 몰딩하는 제7단계를 포함하고, 상기 리드 프레임 및 반도체 다이를 몰딩하는 제7단계 이후에는 상기 리드 프레임의 하면에 형성된 감광재를 제거하는 단계를 거친다.In order to achieve the above object, a method of manufacturing a semiconductor package according to a first embodiment of the present invention includes: a first step of supplying a lead frame raw material for a semiconductor package; Forming a photosensitive material on upper and lower surfaces of the lead frame raw material; Exposing and developing at least a portion of an upper surface of the lead frame raw material; Forming at least one plating layer on the lead frame; A fifth step of processing a shape of the lead frame by exposing, developing, and etching a lower surface of the lead frame raw material; Mounting and coupling the semiconductor die to the lead frame; And a seventh step of molding the lead frame and the semiconductor die, and after the seventh step of molding the lead frame and the semiconductor die, the photosensitive material formed on the bottom surface of the lead frame is removed.

이 경우, 상기 제4단계 이후에는 상기 리드 프레임 상면에 형성된 감광재를 제거하는 단계를 포함하는 것이 바람직하다.In this case, it is preferable to include the step of removing the photosensitive material formed on the upper surface of the lead frame after the fourth step.

삭제delete

한편, 상기 리드 프레임 원자재의 상면에 형성된 감광재는, 상기 리드 프레임 원자재의 하면에 형성된 감광재보다 빨리 현상되는 것이 바람직하며, 이를 위하여 상기 리드 프레임 원자재의 하면에 형성된 감광재의 두께는, 상기 리드 프레임 원자재의 상면에 형성된 감광재보다 두꺼운 것이 바람직하다.On the other hand, the photosensitive material formed on the upper surface of the lead frame raw material is preferably developed faster than the photosensitive material formed on the lower surface of the lead frame raw material, for this purpose, the thickness of the photosensitive material formed on the lower surface of the lead frame raw material is the lead frame raw material It is preferable to be thicker than the photosensitive material formed on the upper surface of the substrate.

이하에서 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a semiconductor package according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법(S10)을 도시한 흐름도이다. 도 4를 참조하면, 본 발명의 제1실시예에 따른 반도체 패키지의 제조방법(S10)은, 반도체 패키지용 리드 프레임 원자재를 공급하는 제1단계(S11)와, 상기 리드 프레임 원자재의 상면 및 하면에 감광재를 형성하는 제2단계(S12)와, 상기 리드 프레임 원자재의 상면 중 적어도 일부를 노광 및 현상하는 제3단계(S13)와, 상기 리드 프레임에 적어도 하나 이상의 도금층을 형성하는 제4단계(S14)와, 상기 리드 프레임의 형상을 가공하는 제5단계(S15)와, 상기 리드 프레임에 반도체 다이를 장착 및 결합하는 제6단계(S16)와, 상기 리드 프레임과 반도체 다이를 몰딩하는 제7단계(S17)를 포함한다.4 is a flowchart illustrating a method (S10) of manufacturing a semiconductor package according to an exemplary embodiment of the present invention. Referring to FIG. 4, a method S10 of manufacturing a semiconductor package according to a first embodiment of the present invention includes a first step S11 of supplying a lead frame raw material for a semiconductor package, and top and bottom surfaces of the lead frame raw material. A second step (S12) of forming a photosensitive material in the second step; a third step (S13) of exposing and developing at least a portion of an upper surface of the lead frame raw material; and a fourth step of forming at least one plating layer on the lead frame. (S14), a fifth step (S15) of processing the shape of the lead frame, a sixth step (S16) of mounting and coupling a semiconductor die to the lead frame, and a method of molding the lead frame and the semiconductor die It includes seven steps (S17).

이런 각각의 단계를, 반도체 패키지의 제조방법의 각 단계를 도시한 도 5 내지 도 10을 참조하여 설명한다. Each of these steps will be described with reference to FIGS. 5 to 10 showing the steps of the method for manufacturing a semiconductor package.

먼저 도 5에 도시된 바와 같이 반도체 패키지용 리드 프레임의 원자재(110)를 공급하는 단계(S1)를 거친다. 상기 원자재는 리드 프레임을 이루는 기저 금속으로서, 얼로이 42 금속 또는 Cu이거나 이와 다른 금속일 수 있다.First, as shown in FIG. 5, the raw material 110 of the lead frame for the semiconductor package is supplied (S1). The raw material is a base metal constituting the lead frame, and may be alloy 42 metal, Cu, or another metal.

그 다음 도 6에 도시된 바와 같이 상기 리드 프레임 원자재의 상면 및 하면에 통상 포토레지스트(photo resister)인 감광재(120)를 형성하는 단계를 거치게 된다. 이 때 상기 감광재(120)는 DFR일수 있는데, 이 DFR은 PCB(Printed Circuit Board)나 리드 프레임 등 고밀도, 고집적회로기판을 제조할 때 사용되는 감광성 소재이다. 이와 달리 상기 감광재(120)가 카세인 소재로 이루어질 수도 있으며, 이와 다른 소재로도 이루어질 수 있다.Next, as shown in FIG. 6, the photoresist 120, which is a photoresist, is formed on the upper and lower surfaces of the lead frame raw material. At this time, the photosensitive material 120 may be a DFR, which is a photosensitive material used when manufacturing a high density, high density circuit board, such as a printed circuit board (PCB) or a lead frame. Alternatively, the photosensitive material 120 may be made of casein material or may be made of another material.

이 경우, 후술하다시피, 상기 리드 프레임 원자재의 상면에 상측 감광재(120u)를 도포하는 이유는 도금층(130; 도 8a 참조)을 형성시키기 위한 것이며, 상기 리드 프레임 원자재의 하면에 하측 감광재(120b)를 도포하는 이유는 에칭 공정에 의하여 리드 프레임의 형상을 가공하고 몰드 플래쉬를 방지하기 위해서이다. 따라서 상기 감광재(120)를 형성시키는 한번의 단계(S12)로 상기 리드 프레임 원자재 상에 도금층(130; 도 8a 참조) 형성, 리드 프레임 형상 가공 및 몰드 플래쉬 방지를 할 수 있다.In this case, as will be described later, the reason why the upper photosensitive material 120u is applied to the upper surface of the lead frame raw material is to form the plating layer 130 (see FIG. 8A), and the lower photosensitive material ( The reason for applying 120b) is to process the shape of the lead frame by an etching process and to prevent mold flash. Therefore, in one step S12 of forming the photosensitive material 120, plating layer 130 (see FIG. 8A) may be formed on the lead frame raw material, lead frame shape processing, and mold flash prevention may be performed.

그 다음, 도 7a에 도시된 바와 같이 상기 리드 프레임 원자재(110)의 상면 중 적어도 일부를 노광 및 현상하는 단계(S13) 및 도 8a에 도시된 바와 같이 상기 리드 프레임 원자재(110)에 적어도 하나 이상의 도금층(130)을 형성하는 단계(S14)를 거친다. 상기 리드 프레임을 도금하는 공정(S14)은, 반도체 패키징 공정 전에 납땜 젖음성(solder wettability)이 우수한 소재를 금속 소재인 원자재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 한 것이다. 상기 선도금 방법을 사용한 리드프레임은 반도체 패키징 후공정이 간편해질 뿐 아니라, 반도체 패키지 공정에서 납도금이라는 환경 오염 공정을 줄일 수 있어 최근 각광을 받고 있다. Next, at least one or more steps of exposing and developing at least a portion of the upper surface of the lead frame raw material 110 as shown in FIG. 7A and at least one or more of the lead frame raw material 110 as shown in FIG. 8A. The plating layer 130 is passed through step S14. In the step S14 of plating the lead frame, the lead plating step in the post-semiconductor step can be omitted by applying a material having excellent solder wettability to the raw material, which is a metal material, before the semiconductor packaging step. The lead frame using the lead gold method has been in the spotlight recently because it can simplify the post-packaging process of the semiconductor and reduce the environmental pollution process such as lead plating in the semiconductor package process.

이 경우, 리드 프레임 원자재(110)를 도금하기 위해서는, 도 7에 도시된 바와 같이, 마스크(160) 등을 이용하여 상기 리드 프레임 원자재 상면에 형성된 상측 감광재(120u) 중 필요한 부분만을 광원, 특히 자외선에 노출시키고 이를 현상하는 단계(S13)를 거쳐서 감광재를 박리를 하여 부분 도금 대상의 부분이 노출이 되면, 도 8a에 도시된 바와 같이 도금층(130)을 형성시키는 단계를 거친다(S14). 이 경우, 상기 도금 단계 후에 잔존하는 상측 감광재(120u)를 박리하는 공정을 거칠 수도 있고, 이와 달리 패키지 내에 그대로 유지되기 위하여 함께 몰딩할 수도 있다. In this case, in order to plate the lead frame raw material 110, as shown in FIG. 7, only a necessary portion of the upper photosensitive material 120u formed on the upper surface of the lead frame raw material using the mask 160 or the like is used as a light source. When the photoresist is peeled off by exposing to the ultraviolet ray and developing it (S13), a portion of the object to be partially plated is exposed, and the plating layer 130 is formed as shown in FIG. 8A (S14). In this case, the upper photosensitive material 120u remaining after the plating step may be peeled off, or alternatively, may be molded together to be maintained in the package.

상기 제4단계(S14) 이후에는 도 8b에 도시된 바와 같이, 상기 리드 프레임 상면에 형성된 도금층(130)을 보호하기 위하여 별도의 감광재(120c)를 형성시키는 단계(S14')를 포함할 수도 있다. After the fourth step S14, as shown in FIG. 8B, an additional photosensitive material 120c may be formed to protect the plating layer 130 formed on the upper surface of the lead frame (S14 ′). have.

그 후에 도 9a 및 도 9b에 도시된 바와 같이, 리드 프레임의 형상을 가공하는 단계(S15)를 거친다. 여기서 형상 가공이란, 리드 프레임(110)에서 반도체 다이가 실장되는 패드(111) 및 상기 반도체 다이와 와이어 등의 연결부재에 의하여 연결되는 리드(115) 등을 형성시키는 것을 말한다. 상기 리드 프레임(110)의 형상을 가공하기 위해서는, 도 9a에 도시된 바와 같이, 마스크(161)를 이용하여 상기 리드 프레임 원자재(110)의 하면에 도포된 하측 감광재(120b) 중 상기 에칭되어야 하는 부분을 노광하는 단계(S15_1)와, 도 8b에 도시된 바와 같이 상기 리드 프레임의 후면을 현상하고 에칭하는 단계(S15_2)를 거치게 된다. Thereafter, as shown in FIGS. 9A and 9B, the shape of the lead frame is processed (S15). The shape processing herein refers to forming a pad 111 on which the semiconductor die is mounted in the lead frame 110 and a lead 115 connected by a connection member such as the wire and the semiconductor die. In order to process the shape of the lead frame 110, as shown in FIG. 9A, the lower photosensitive material 120b applied to the bottom surface of the lead frame raw material 110 must be etched using a mask 161. Exposing the portion (S15_1), and as shown in Figure 8b to develop and etch the back surface of the lead frame (S15_2).

즉, 도금 공정(S14) 및 형상 가공 공정(S15)마다 감광재를 도포하지 않고, 제2단계에서 상측 감광재(120u) 및 하측 감광재(120b)를 동시에 각각 리드 프레임의 상, 하면에 도포시킨 뒤에, 상기 감광재(120u, 120b)를 사용하여 상기 도금 공정 및 에칭 공정을 거침으로써, 제조 공정이 간단해 지고 제조 비용이 감소하게 된다.That is, in the second step, the upper photosensitive member 120u and the lower photosensitive member 120b are simultaneously applied to the upper and lower surfaces of the lead frame without applying the photosensitive material for each of the plating step S14 and the shape processing step S15. After that, the plating process and the etching process are performed using the photosensitive materials 120u and 120b to simplify the manufacturing process and reduce the manufacturing cost.

그 후에 도 10에 도시된 바와 같이, 반도체 다이(140)와 리드 프레임(110)을 결합하는 단계(S16) 및 상기 반도체 다이(140)와 리드 프레임(110)을 몰딩하는 단계(S17)를 거치게 된다. 즉, 반도체 다이(140)를 리드 프레임(110)의 패드(111)에 안착시킨 뒤에 전기적으로 연결하고, 엔켑슐레이션하는 단계를 거치게 된다. 이 단계에서는 다이 어태치 공정, 와이어 본딩 공정 및 몰딩 공정 등이 포함될 수 있다. Thereafter, as shown in FIG. 10, the step S16 of coupling the semiconductor die 140 and the lead frame 110 and the step S17 of molding the semiconductor die 140 and the lead frame 110 are performed. do. That is, the semiconductor die 140 is mounted on the pad 111 of the lead frame 110, and then electrically connected and encapsulated. This step may include a die attach process, a wire bonding process and a molding process.

다이 어태치 공정은 반도체 다이(140)를 리드 프레임(110)의 패드(111)에 안착시키는 공정으로서, 상기 반도체 다이(140)와 리드 프레임(110) 사이는 접착제(157)를 매개로 접착될 수 있다. The die attach process is a process of seating the semiconductor die 140 on the pad 111 of the lead frame 110, and the semiconductor die 140 and the lead frame 110 may be bonded by an adhesive 157. Can be.

와이어 본딩 공정은 상기 리드 프레임(110)의 리드(115)와 반도체 다이(140)의 전극들을 골드 와이어(155)를 통하여 본딩시키는 공정이다. 이 경우, 상기 리드(115)에는 금속 도금층이 형성될 수 있다. The wire bonding process is a process of bonding the lead 115 of the lead frame 110 and the electrodes of the semiconductor die 140 through the gold wire 155. In this case, a metal plating layer may be formed on the lead 115.

몰딩 공정은 와이어 본딩된 반도체 칩(140)과 리드 프레임(110)의 본딩을 지 속시키고, 이들을 외부로부터 보호하기 위하여 외장을 이루는 몰딩재(150)로서 엔켑슐레이션하는 것이다. The molding process encapsulates the bonding of the wire-bonded semiconductor chip 140 and the lead frame 110 as a molding material 150 forming an exterior to protect them from the outside.

여기서, QFN(Quad Flat Non lead package) 범주의 패키지 등에서는 구동 중에 열이 많이 발생하게 되므로, 리드 프레임(110)의 각 리드(115) 또는 패드(111) 바닥면이 외부 회로 기판과의 단자와 전기적으로 연결되도록 외부로 노출되어 있다. 반면에, 상기 반도체 다이(140)가 리드 프레임(110)의 각 리드(115)와 와이어(155)에 의하여 와이어 본딩되는 부분은 몰딩재(150)에 의하여 몰딩되어서 외력으로부터 보호받게 된다.In the QFN (Quad Flat Non lead package) category, since a lot of heat is generated during driving, the bottom surface of each lead 115 or pad 111 of the lead frame 110 may be connected to a terminal of an external circuit board. It is exposed to the outside for electrical connection. On the other hand, the portion where the semiconductor die 140 is wire bonded by each lead 115 and the wire 155 of the lead frame 110 is molded by the molding material 150 to be protected from external force.

본 발명에 따르면, 반도체 패키지의 제조 공정 중에 리드 프레임(110)의 노출된 바닥면으로 용융된 몰딩재(150)의 일부가 침범하는 것을 방지하기 위하여, 몰딩 공정 전에 감광재(120)를 적어도 상기 리드 프레임(110)의 바닥면에 형성시키는 것이다. 즉, 도 10에 도시된 바와 같이, 하측 감광재(120b)가 상기 리드 프레임(110)에 코팅 또는 라미네이팅됨으로써, 감광재(120)와 리드 프레임(110) 사이에 수축율이나 팽창율 차이가 발생하지 않게 되고, 이에 의하여 몰딩 공정시의 고온 하에서도, 리드 프레임의 바닥면으로 몰딩재가 침범되는 이런바 몰드 플래쉬(mold flash) 현상이 발생하지 않게 된다. According to the present invention, in order to prevent the intrusion of the molten molding material 150 into the exposed bottom surface of the lead frame 110 during the manufacturing process of the semiconductor package, at least the photosensitive material 120 before the molding process It is formed on the bottom surface of the lead frame 110. That is, as shown in Figure 10, the lower photosensitive material (120b) is coated or laminated on the lead frame 110, so that the difference in shrinkage or expansion rate between the photosensitive material 120 and the lead frame 110 does not occur. As a result, even in a high temperature during the molding process, a mold flash phenomenon such that the molding material is invaded into the bottom surface of the lead frame does not occur.

그 후에 도 11에 도시된 바와 같이, 에칭액으로 상기 감광재(120)를 리드 프레임(110) 하면으로부터 제거하는 단계(S18)를 거치게 된다. 이런 에칭 작업을 통하여 감광재(120)가 완전하게 리드 프레임(110)으로부터 제거될 수 있음으로써, 종래에 백 사이드 테이프의 잔존물이 완전히 제거되지 않아서 반도체 패키지의 불량 이 야기되는 것을 방지할 수 있다. Thereafter, as shown in FIG. 11, an etching solution removes the photosensitive material 120 from the lower surface of the lead frame 110 (S18). Through the etching operation, the photosensitive material 120 may be completely removed from the lead frame 110, thereby preventing the defect of the semiconductor package due to the residue of the back side tape not being completely removed.

그 후 완성된 반도체 패키지는 소오우와 같은 절단 수단에 의하여 개별적인 패키지로 트리밍하게 된다.The finished semiconductor package is then trimmed into individual packages by cutting means such as saws.

한편, 상기 리드 프레임 원자재의 상면에 형성된 상측 감광재(120u)는 도금 단계(S14)를 거치면서 제거되어야 할 필요가 있을 수 있다. 이 경우, 몰딩 단계에서 하측 감광제(120b)가 잔존하고 있어야 상기 몰드 플래쉬가 방지되므로, 상기 상측 감광재(120u)를 제거하는 공정 중에 상기 하측 감광재(120b)는 제거되면 안 된다. On the other hand, the upper photosensitive material 120u formed on the upper surface of the lead frame raw material may need to be removed while going through the plating step (S14). In this case, since the lower photosensitive agent 120b is left in the molding step to prevent the mold flash, the lower photosensitive material 120b should not be removed during the process of removing the upper photosensitive material 120u.

따라서 이 경우에는 상측 감광재(120u)가 상기 하측 감광재(120b)보다 빨리 현상되는 것이 바람직하다. 즉, 상기 제5단계(S15)를 거친 후 상기 감광재를 제거하기 위한 현상액에 의하여, 상기 하측 감광재(120b)가 제거되어서는 안 된다. Therefore, in this case, it is preferable that the upper photosensitive member 120u is developed faster than the lower photosensitive member 120b. That is, the lower photosensitive member 120b should not be removed by the developer for removing the photosensitive material after the fifth step S15.

이를 위하여 상기 리드 프레임 하면에 형성된 하측 감광재(120b)가 상기 리드 프레임 상면에 형성된 상측 감광재(120u)보다 늦게 현상되는 방법을 취할 수 있다. 이 경우, 도 6에 도시된 바와 같이, 상기 하측 감광재의 두께(Db)가 상기 상측 감광재의 두께(Du)보다 두껍도록 하여서, 상기 상측 감광재(120u)가 현상되는 시점에 하측 감광재(120b)가 남아있도록 할 수 있다. 이와 달리 상측 감광재(120u)의 성분 및 하측 감광재(120b)의 성분을 서로 다르게 하여 현상 속도를 제어할 수도 있다.To this end, the lower photosensitive member 120b formed on the lower surface of the lead frame may be developed later than the upper photosensitive member 120u formed on the upper surface of the lead frame. In this case, as shown in FIG. 6, the thickness Db of the lower photosensitive material is thicker than the thickness Du of the upper photosensitive material, so that the lower photosensitive material 120b is developed at the time when the upper photosensitive material 120u is developed. ) Can remain. Alternatively, the development speed may be controlled by differently configuring the components of the upper photosensitive member 120u and the components of the lower photosensitive member 120b.

한편, 본 발명의 실시예에 따른 반도체 패키지의 제조방법(S10)에서는 리드 프레임을 도금한 뒤에 리드 프레임을 형상 가공하였으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 본 발명의 변형예인 반도체 패키지의 제조방법(S20)은 도 12에 도시된 바와 같이, 리드 프레임을 형상 가공하는 단계(S23) 후에, 상기 리드 프레임의 상면의 일부를 노광 현상한 단계(S24) 및 상기 리드 프레임에 도금층을 형성하는 단계(S25)을 거칠 수 있다. 이 경우에도, 상기 상측 감광재 및 하측 감광재를 동시에 형성시킴으로써, 상기 본 발명의 실시예에 따른 반도체 패키지 제조방법(S10)과 그 효과가 동일하다. On the other hand, in the manufacturing method (S10) of the semiconductor package according to an embodiment of the present invention, but the shape of the lead frame after plating the lead frame, the present invention is not limited thereto. That is, in the manufacturing method (S20) of the semiconductor package according to the modification of the present invention, as shown in FIG. 12, after the step S23 of forming the lead frame, a step of exposing and developing a portion of the upper surface of the lead frame (S24). ) And forming a plating layer on the lead frame (S25). Also in this case, by simultaneously forming the upper photosensitive material and the lower photosensitive material, the effect is the same as the semiconductor package manufacturing method (S10) according to the embodiment of the present invention.

이 경우, 도면에 도시되지는 않으나, 상기 형상 가공 단계(S23) 이후에는 상기 리드 프레임 하면에 별도의 감광재를 형성시키는 단계를 포함하는 것이 바람직한데, 이는 그 후에 이어지는 도금 단계(S25)에서 도금액이 도금되지 않아야 하는 부분으로 유입되는 것을 상기 별도의 감광재가 방지할 수 있기 때문이다. In this case, although not shown in the drawing, it is preferable to include a step of forming a separate photosensitive material on the lower surface of the lead frame after the shape processing step (S23), which is then plated in the plating step (S25) This is because the separate photosensitive material can be prevented from flowing into the portion that should not be plated.

이상과 같은 공정을 가진 본 발명의 반도체 패키지의 제조방법에 의하면 다음과 같은 효과가 있다. According to the manufacturing method of the semiconductor package of this invention which has the above process, it has the following effects.

첫째, 리드 프레임을 형상 가공시키기 위한 감광재 형성과, 리드 프레임 상을 도금하기 위한 감광재 형성과, 리드 프레임의 백 사이드 테이핑 기능을 위한 감광재 형성을 동시에 행함으로써, 1회의 감광재 형성으로 부분도금과, 리드 프레임 형성과, 몰딩시의 몰딩재가 외부로 노출되어지는 리드 프레임의 표면으로 진출하는 것을 방지하여 반도체 패키지의 제조 비용이 저감되고 생산성이 향상되며 배출되는 폐수량이 감소하게 된다. First, by forming the photosensitive material for shape-forming the lead frame, forming the photosensitive material for plating the lead frame, and forming the photosensitive material for the back side taping function of the lead frame at the same time, forming one part The plating, the formation of the lead frame, and the molding material during molding are prevented from advancing to the surface of the lead frame, which is exposed to the outside, thereby reducing the manufacturing cost of the semiconductor package, improving productivity, and reducing the amount of waste water discharged.

둘째, 감광재가 리드 프레임의 일면에 라미네이팅 또는 코팅됨으로써 몰딩재 가 특히 리드 프레임의 배면으로 침범하는 것을 방지할 수 있고, 감광재가 리드 프레임의 일면 전체에 고르게 형성됨으로써 몰딩 공정시에 리드 프레임의 배면과 하부 금형 사이가 서로 단차가 지지 않으며, 감광재가 몰딩 공정 후 에칭 수단에 의하여 완전히 제거됨으로써, 상기 감광재의 잔존물이 발생하지 않게 되어서 결과적으로 반도체 패키지의 불량을 방지할 수 있다. Second, the photosensitive material is laminated or coated on one surface of the lead frame to prevent the molding material from invading the back surface of the lead frame, and the photosensitive material is formed evenly on one surface of the lead frame, and thus the back surface of the lead frame and Since there is no step between the lower molds, and the photosensitive material is completely removed by the etching means after the molding process, the residue of the photosensitive material does not occur, and as a result, failure of the semiconductor package can be prevented.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (5)

반도체 패키지용 리드 프레임 원자재를 공급하는 단계;Supplying a lead frame raw material for a semiconductor package; 상기 리드 프레임 원자재의 상면 및 하면에 감광재를 형성하는 단계;Forming a photosensitive material on upper and lower surfaces of the lead frame raw material; 상기 리드 프레임 원자재의 상면 중 적어도 일부를 노광, 현상하는 단계;Exposing and developing at least a portion of an upper surface of the lead frame raw material; 상기 리드 프레임에 적어도 하나 이상의 도금층을 형성하는 단계;Forming at least one plating layer on the lead frame; 상기 리드 프레임 원자재의 하면을 노광, 현상 및 에칭하여, 리드 프레임의 형상을 가공하는 단계;Exposing, developing, and etching a lower surface of the lead frame raw material to process a shape of the lead frame; 상기 리드 프레임에 상기 반도체 칩을 장착하는 단계; 및Mounting the semiconductor chip on the lead frame; And 상기 리드 프레임 및 반도체 다이를 몰딩하는 단계를 포함하고,Molding the lead frame and the semiconductor die; 상기 리드 프레임 및 반도체 다이를 몰딩하는 단계 이후에는 상기 리드 프레임의 하면에 형성된 감광재를 제거하는 단계를 거치는 것을 특징으로 하는 반도체 패키지의 제조방법.And after the molding of the lead frame and the semiconductor die, removing the photosensitive material formed on the lower surface of the lead frame. 제 1 항에 있어서,The method of claim 1, 상기 리드 프레임 상면에 도금층을 형성하는 단계 이후에는 상기 리드 프레임 상면에 형성된 감광재를 제거시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법. And removing the photosensitive material formed on the upper surface of the lead frame after the forming of the plating layer on the upper surface of the lead frame. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 리드 프레임 원자재의 상면에 형성된 감광재는, 상기 리드 프레임 원자재의 하면에 형성된 감광재보다 빨리 현상되는 것을 특징으로 하는 반도체 패키지 제조방법.The photosensitive material formed on the upper surface of the lead frame raw material is developed faster than the photosensitive material formed on the lower surface of the lead frame raw material. 제 1 항에 있어서,  The method of claim 1, 상기 리드 프레임 원자재의 하면에 형성된 감광재의 두께는, 상기 리드 프레임 원자재의 상면에 형성된 감광재의 두께보다 두꺼운 것을 특징으로 하는 반도체 패키지 제조방법. The thickness of the photosensitive material formed on the lower surface of the lead frame raw material is thicker than the thickness of the photosensitive material formed on the upper surface of the lead frame raw material.
KR1020050014493A 2005-02-22 2005-02-22 Fabrication method of semiconductor package KR100973289B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014493A KR100973289B1 (en) 2005-02-22 2005-02-22 Fabrication method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014493A KR100973289B1 (en) 2005-02-22 2005-02-22 Fabrication method of semiconductor package

Publications (2)

Publication Number Publication Date
KR20060093765A KR20060093765A (en) 2006-08-25
KR100973289B1 true KR100973289B1 (en) 2010-07-30

Family

ID=37601755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014493A KR100973289B1 (en) 2005-02-22 2005-02-22 Fabrication method of semiconductor package

Country Status (1)

Country Link
KR (1) KR100973289B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175388A (en) * 1991-12-21 1993-07-13 Hitachi Cable Ltd Production of lead frame for semiconductor device
KR20000020481A (en) * 1998-09-21 2000-04-15 김영환 Method of manufacturing package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175388A (en) * 1991-12-21 1993-07-13 Hitachi Cable Ltd Production of lead frame for semiconductor device
KR20000020481A (en) * 1998-09-21 2000-04-15 김영환 Method of manufacturing package

Also Published As

Publication number Publication date
KR20060093765A (en) 2006-08-25

Similar Documents

Publication Publication Date Title
CN102265394B (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
US6770959B2 (en) Semiconductor package without substrate and method of manufacturing same
JP4032063B2 (en) Manufacturing method of semiconductor device
JP2002064114A (en) Semiconductor device and its manufacturing method
JP2006093559A (en) Lead frame and its manufacturing method
KR101674537B1 (en) Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same
JP2011108818A (en) Manufacturing method of lead frame and manufacturing method of semiconductor device
KR100973289B1 (en) Fabrication method of semiconductor package
JP2015109295A (en) Lead frame substrate and lead frame substrate manufacturing method
KR100819799B1 (en) Method for manufacturing the semiconductor package of multi-row lead type
JP6780903B2 (en) Lead frame
JPH08250523A (en) Manufacture of semiconductor device
JP3993218B2 (en) Manufacturing method of semiconductor device
JP7506564B2 (en) Lead frame, semiconductor device, and method of manufacturing lead frame
JPH1041423A (en) Manufacture of semiconductor package
JP6867080B2 (en) Substrate for mounting semiconductor elements and its manufacturing method
JP2704128B2 (en) Lead frame for semiconductor device and method of manufacturing the same
JP7542677B2 (en) Substrate for semiconductor device and semiconductor device
KR101025775B1 (en) Lead frame and method of manufacturing semiconductor package using the same
KR19990016567A (en) Lead frame surface treatment method of semiconductor chip package and its lead frame
KR101006907B1 (en) Method for manufacturing semiconductor package
KR20060093764A (en) Fabrication method of semiconductor package
JP2002124596A (en) Semiconductor device and production method therefor
KR100243370B1 (en) Method of fabricating semiconductor lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090128

Effective date: 20100525

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130703

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee