KR20000019910A - Method for forming printed circuit board - Google Patents
Method for forming printed circuit board Download PDFInfo
- Publication number
- KR20000019910A KR20000019910A KR1019980038262A KR19980038262A KR20000019910A KR 20000019910 A KR20000019910 A KR 20000019910A KR 1019980038262 A KR1019980038262 A KR 1019980038262A KR 19980038262 A KR19980038262 A KR 19980038262A KR 20000019910 A KR20000019910 A KR 20000019910A
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- mark
- hole
- marks
- copper
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
본 발명은 인쇄회로기판에 관한 것으로, 특히 기판상에 얼라이닝마크(alligning mark)를 형성하여 다층인쇄회로기판의 제조시 회로 사이를 연결하는 도통홀을 정확한 장소에 형성함으로써 신뢰성을 향상시킬 수 있는 다층인쇄회로기판 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board. In particular, an alliance mark may be formed on a substrate to improve reliability by forming a conductive hole connecting the circuits at a precise place in the manufacture of the multilayer printed circuit board. A method for manufacturing a multilayer printed circuit board.
근래, 전자제품의 경박단소화에 따라 전자부품이 탑재되는 인쇄회로기판도 다층으로 구성되어 고밀도화를 실현할 수 있는 다층인쇄회로기판이 활발하게 연구되고 있다. 이러한 다층인쇄회로기판은 단면 또는 양면 동박적층판을 에칭하여 회로를 형성한 후 기판을 가열, 가압하여 압착하며, 기판에 형성된 회로를 비어홀(VIH hole) 또는 관통홀(through hole)을 통해 서로 연결하였다.In recent years, according to the thin and short size of electronic products, printed circuit boards on which electronic components are mounted are also composed of multilayers, and multilayer printed circuit boards capable of realizing high density have been actively studied. The multilayer printed circuit board is formed by etching a single-sided or double-sided copper-clad laminate to form a circuit, and then heating and pressing the substrate to compress the circuits. The circuits formed on the substrate are connected to each other through a via hole or a through hole. .
상기한 다층인쇄회로기판이 도 1에 도시되어 있다. 이러한 다층인쇄회로기판은 도 1(a)에 나타낸 바와 같이 양면에 동박이 코팅된 동박적층판(Copper Clad Laminate;1a,1b)의 양면을 일반적인 사진식각에 의해 에칭하여 회로(2)를 형성하고, 상기 CCL(1a,1b)에 레진(3a)을 도포한 후 가압, 가열하여 회로(2)가 형성된 2개의 CCL(1a,1b)을 접착한다. 접착된 2개의 CCL(1a,1b)의 상면 및 하면에는 레진이 부착된 동박(Resin Coated Copper foil)이 적치된 후 가열, 가압되어 접착된 후, 다시 레진(3b,3c)위의 동박을 에칭하여 회로(2)를 형성한다. 이후, 기판의 소정 위치에 비어홀(4)과 관통홀(5)을 형성하고 상기 비어홀(4)과 관통홀(5) 내부에 금속층(6)을 형성하여 회로 사이를 연결함과 동시에 다층인쇄회로기판에 실장되는 부품을 연결한다.Such a multilayer printed circuit board is shown in FIG. In this multilayer printed circuit board, as shown in FIG. 1 (a), both surfaces of copper clad laminates (Copper Clad Laminate; 1a and 1b) coated with copper foil on both sides are etched by general photolithography to form a circuit (2). The resin 3a is applied to the CCLs 1a and 1b, and then pressurized and heated to bond two CCLs 1a and 1b on which the circuit 2 is formed. Resin-coated copper foil is deposited on the upper and lower surfaces of the two bonded CCLs 1a and 1b, and then heated and pressed to bond the copper foils on the resins 3b and 3c. To form the circuit 2. Subsequently, a via hole 4 and a through hole 5 are formed in a predetermined position of the substrate, and a metal layer 6 is formed inside the via hole 4 and the through hole 5 to connect the circuits, and at the same time, a multilayer printed circuit. Connect the components mounted on the board.
상기한 제조방법에 있어서, 기판에 비어홀(4) 및 관통홀(5)을 형성하는 방법은 2가지로 분류할 수 있다. 하나는 화학적인 에칭에 의해 홀(4,5)을 형성하는 방법이고, 다른 하나는 레이저가공에 의해 홀(4,5)을 형성하는 방법이다.In the above manufacturing method, the method of forming the via hole 4 and the through hole 5 in the substrate can be classified into two types. One is a method of forming the holes 4, 5 by chemical etching, and the other is a method of forming the holes 4, 5 by laser processing.
레이저가공에 의해 홀(4,5)을 형성하는 방법에서는 레이저로서 엑시머레이저(eximer laser)나 야그레이저(YAG laser)를 사용한다. 엑시머레이저를 사용하는 경우 CCL(1a,1b)의 절연층의 재질선택에 제약이 존재하고 가공시에도 특정 깊이까지의 가공자유도가 저하되어 기판의 밀도가 떨어지는 문제가 있기 때문에, 야그레이저를 사용하는 것이 바람직하다.In the method of forming the holes 4 and 5 by laser processing, an excimer laser or a yag laser is used as the laser. In case of using excimer laser, there is a problem in selecting material of insulating layer of CCL (1a, 1b), and there is a problem that the degree of freedom of processing up to a certain depth decreases during processing, so that the density of substrate decreases. It is preferable.
그러나, 상기와 같이 레이저를 사용하여 홀(4,5)을 형성하는 경우에는 마스크(mask)를 이용하여 홀을 형성하는 화학적 에칭방법과는 달리 홀형성위치를 정확하게 설정하는 것이 인쇄회로기판의 신뢰성과 정밀도 향상에 중요한 문제가 된다. 즉, 레이저가공장치에 의해 홀을 형성할 때 장치내에 가공위치를 프로그램하여 레이저를 가공위치로 이동시킨 후 레이저가공을 시작해야 하지만, 기판상에는 프로그램된 가공위치로 레이저를 이동시켜줄 기준점이 존재하지 않기 때문에 정확한 가공위치에 홀을 가공하는 것이 불가능하게 된다.However, in the case of forming the holes 4 and 5 by using the laser as described above, unlike the chemical etching method of forming holes using a mask, it is desirable to accurately set the hole forming position of the printed circuit board. This is an important issue for improving accuracy. That is, when the hole is formed by the laser processing apparatus, the machining position must be programmed in the apparatus to move the laser to the machining position, and then the laser processing starts. However, there is no reference point for moving the laser to the programmed machining position on the substrate. This makes it impossible to machine the hole at the correct machining position.
레이저가공장치내에는 레이저가 이동되는 2차원의 좌표축이 설정되어 있으며 레이저의 이동은 상기 좌표를 따라 이동한다. 좌표의 기준점은 2차원의 x,y평면상에서 (0,0)으로 설정되어 있다. 기판상의 정확한 가공위치에 홀을 형성하기 위해서는 기판을 가공장치에 셋팅할 때 기판의 기준점(예를 들어, 기판의 모서리)과 좌표의 기준점이 항상 일치시켜야만 한다. 그러나, 실제의 제조라인상에서는 항상 기계적인 오차나 가공되는 기판의 셋팅시 발생하는 오차가 존재하기 때문에, 상기와 같이 기판의 셋팅이 불가능하게 된다. 그러므로, 레이저를 정확한 가공장소에 위치시키기란 대단히 어려운 일이며, 그 결과 다층인쇄회로기판에 불량이 발생하는 문제가 있었다.In the laser processing apparatus, a two-dimensional coordinate axis in which the laser is moved is set, and the movement of the laser moves along the coordinate. The reference point of the coordinate is set to (0,0) on the two-dimensional x, y plane. To form a hole at the correct machining position on the substrate, the reference point of the substrate (eg the edge of the substrate) and the reference point of the coordinates must always coincide when the substrate is set in the processing apparatus. However, since there is always a mechanical error or an error occurring when setting the substrate to be processed on the actual manufacturing line, setting of the substrate as described above becomes impossible. Therefore, it is very difficult to place the laser in the correct processing place, and as a result, there is a problem that a defect occurs in the multilayer printed circuit board.
도 1(b)는 불량한 위치에 홀(4,5)이 형성된 경우의 다층인쇄회로기판을 나타내는 도면이다. 홀(4,5)이 설계대로 정확한 위치에 형성되어 있지 않기 때문에, 도면에 나타낸 바와 같이 회로(2a와 2b, 2c와 2d) 사이의 연결이 이루어지지 않게 되어 다층인쇄회로기판에 불량이 발생하는 문제가 있었다.Fig. 1 (b) shows a multilayer printed circuit board in the case where holes 4 and 5 are formed at poor positions. Since the holes 4 and 5 are not formed at the correct positions as designed, the connections between the circuits 2a and 2b, 2c and 2d are not made as shown in the drawing, which causes defects in the multilayer printed circuit board. There was a problem.
본 발명은 상기한 문제를 해결하기 위한 것으로, 인쇄회로기판상에 얼라이닝마크를 형성하여 상기 얼라이닝마크의 위치를 인지한 후 인지된 얼라이닝마크의 위치를 기준으로 레이저를 홀형성위치로 이동시켜 레이저밤을 조사하여 홀을 형성함으로써 항상 정확한 위치에 홀을 형성할 수 있는 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, by forming an alignment mark on a printed circuit board to recognize the position of the alignment mark and to move the laser to the hole forming position based on the recognized alignment mark position. It is an object of the present invention to provide a method for manufacturing a printed circuit board capable of always forming holes at an accurate position by irradiating laser bales to form holes.
상기한 목적을 달성하기 위해 본 발명에 따른 인쇄회로기판 제조방법은 적어도 하나의 단면 혹은 양면 동박적층판을 에칭하여 회로 및 적어도 하나의 얼라이닝마크를 형성하는 단계와, 상기 동박적층판에 동박이 코팅된 레진을 합착한 후 동박을 에칭하여 다시 회로를 형성하는 단계와, 상기 합착된 동박적층판을 레이저로 에칭하여 얼라이닝마크를 외부로 노출시키고 상기 얼라이닝마크의 위치를 인지하는 단계와, 인지된 얼라이닝마크를 기준점으로 하여 레이저를 홀형성위치로 이동시키는 단계와, 레이저빔을 조사하여 상기 홀형성위치에 홀을 형성하는 단계와, 상기 홀내부에 금속을 도금하는 단계로 구성된다.In order to achieve the above object, a method of manufacturing a printed circuit board according to the present invention may include forming a circuit and at least one alignment mark by etching at least one single-sided or double-sided copper-clad laminate, and coating copper foil on the copper-clad laminate. Bonding the resin and etching the copper foil to form a circuit again; etching the bonded copper-clad laminate with a laser to expose the alignment marks to the outside and recognizing the position of the alignment marks; Moving the laser to a hole forming position using an inning mark as a reference point, forming a hole at the hole forming position by irradiating a laser beam, and plating a metal inside the hole.
상기 얼라이닝마크는 서로 다른 형상 및 크기로 구성된 복수의 마크로 이루어지며, 동박적층판의 4모서리에 형성된다. 또한, 동박적층판에는 복수의 코스가 형성되어, 기판이 레이저장비에 정확하게 셋팅되도록 한다.The aligning mark is composed of a plurality of marks having different shapes and sizes, and is formed at four corners of the copper clad laminate. In addition, a plurality of courses are formed in the copper-clad laminate, so that the substrate is accurately set in the laser equipment.
도 1(a)는 일반적인 다층인쇄회로기판을 나타내는 단면도.Figure 1 (a) is a cross-sectional view showing a typical multilayer printed circuit board.
도 1(b)는 부정확한 위치에 홀이 형성된 다층인쇄회로기판의 단면도.1B is a cross-sectional view of a multilayer printed circuit board having holes formed in incorrect positions.
도 2는 본 발명의 제1실시예에 따른 인쇄회로기판의 제조방법을 나타내는 도면.2 is a view showing a method of manufacturing a printed circuit board according to the first embodiment of the present invention.
도 3은 얼라이닝마크가 형성된 기판의 평면도.3 is a plan view of a substrate on which an alignment mark is formed.
도 4는 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법을 나타내는 도면.4 is a view showing a method of manufacturing a printed circuit board according to a second embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21,51 : CCL 23,53 : RCC21,51: CCL 23,53: RCC
22,52 : 회로 29,59 : 얼라이닝마크22,52: circuit 29,59: alignment mark
30,60 : 레이저 24,54,55 : 홀30,60 Laser 24,54,55 Hole
이하, 첨부한 도면을 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법을 나타내는 도면이다. 도 2(a)에 나타낸 바와 같이, 우선 단면 CCL(21)의 동박을 에칭하여 회로(22)와 얼라이닝마크(29)를 형성하고, 이어서 상기 CCL(21) 상면에 RCC(23)를 적치한 후 가열, 가압하여 접착한 후 다시 레진위의 동박을 에칭하여 회로(2)를 형성한다.2 is a view showing a printed circuit board manufacturing method according to a first embodiment of the present invention. As shown in Fig. 2A, first, the copper foil of the end face CCL 21 is etched to form the circuit 22 and the aligning mark 29, and then the RCC 23 is deposited on the upper surface of the CCL 21. After heating, pressing, and bonding, the copper foil on the resin is further etched to form the circuit 2.
도면에는 비록 CCL(21)의 양측면에 단지 2개의 얼라이닝마크(29a,29b)만이 형성되어 있지만, 실제의 얼라이닝마크는 도 3(a)에 나타낸 바와 같이 CCL(21)의 4모서리에 형성된다. 얼라이닝마크(29a,29b,29c,29d)는 회로와 마찬가지로 화학적 에칭방법에 의해 형성된다.Although only two aligning marks 29a and 29b are formed on both sides of the CCL 21 in the drawing, the actual aligning marks are formed at the four corners of the CCL 21 as shown in Fig. 3 (a). do. Aligning marks 29a, 29b, 29c, and 29d are formed by a chemical etching method similarly to the circuit.
각각의 얼라이닝마크(29a,29b,29c,29d)는 4개의 마크로 구성되어 있으며, 각 마크는 서로 형상이 다르다. 얼라이닝마크(29a,29b,29c,29d)를 형상이 다른 4개의 마크로 구성하는 이유는 에칭이나 기타 불량에 의해 마크가 손상되는 경우 다른 마크를 사용하기 위해서이다. 물론 상기와 같이 4개의 마크로 이루어진 얼라이닝마크(29a,29b,29c,29d)를 사용하는 대신 2개 이상의 복수개의 마크로 이루어진 얼라이닝마크(29a,29b,29c,29d)를 사용하는 것도 가능하다. 또한, 4개의 마크의 크기가 서로 다른 이유는 여러 가지 레이저장비의 사용을 가능하게 하기 위해서이다. 즉, 장비에 따라 마크를 인식할 수 있는 크기가 다르기 때문에, 상기와 같이 서로 다른 마크를 복수개 형성하면, 여러 가지 레이저장비(예를 들면, 야그레이저, 엑시머레이저, CO2레이저 등)를 이용하여 홀을 형성할 수 있게 된다.Each of the aligning marks 29a, 29b, 29c, and 29d is composed of four marks, and each mark has a different shape from each other. The reason why the aligning marks 29a, 29b, 29c, and 29d are composed of four marks of different shapes is to use another mark when the mark is damaged by etching or other defects. Of course, instead of using the alignment marks 29a, 29b, 29c, and 29d of four marks as described above, it is also possible to use the alignment marks 29a, 29b, 29c, and 29d of two or more marks. In addition, the reason why the size of the four marks are different is to enable the use of various laser equipment. That is, since the size of the mark can be recognized according to the equipment, when a plurality of different marks are formed as described above, holes are formed using various laser equipment (for example, yag laser, excimer laser, CO2 laser, etc.). Can be formed.
또한, 각 얼라이닝마크(29a,29b,29c,29d)의 1번째 마크는 CCL(21)의 가장자리로부터 약 10mm 떨어져 있고 2번째 마크는 약 14mm, 3번째 마크는 약 24mm 떨어져 있으며, 4번째 마크는 약 34mm 떨어져 있다. 즉, 각 얼라이닝마크(29a,29b,29c,29d)는 CCL(21)의 가장자리로부터 약 34mm 이내에 모두 형성된다.Further, the first mark of each alignment mark 29a, 29b, 29c, 29d is about 10 mm away from the edge of the CCL 21, the second mark is about 14 mm, and the third mark is about 24 mm away, and the fourth mark is Is about 34mm away. That is, each of the alignment marks 29a, 29b, 29c, and 29d are all formed within about 34 mm from the edge of the CCL 21.
도 3(b)는 각 얼라이닝마크(29a,29b,29c,29d)의 형상을 나타내는 도면이다. 도면에 나타낸 바와 같이 얼라이닝마크(29a,29b,29c,29d)는 4개의 마크로 구성되어 있다. 제1번마크는 대각선 길이가 약 300μm인 사각형상이고 제2번마크는 직경이 약 500μm인 원형상이며, 제3번마크는 직경이 약 300μm인 원형상이다. 또한, 제4번마크는 폭이 약 850μm인 십자형상으로 이루어진다.Fig. 3B is a view showing the shape of each alignment mark 29a, 29b, 29c, 29d. As shown in the figure, the alignment marks 29a, 29b, 29c, and 29d are composed of four marks. The first mark is a rectangular shape having a diagonal length of about 300 μm, the second mark is a circular shape having a diameter of about 500 μm, and the third mark is a circular shape having a diameter of about 300 μm. Further, the fourth mark has a cross shape having a width of about 850 µm.
상기와 같이, 도면에는 특정 형상 및 크기의 마크가 도시되어 있지만, 이러한 형상 및 크기가 본 발명을 한정하는 것은 아니다. 도면에 도시된 특정 형상 및 크기 이외에 어떠한 형상 및 크기도 각각의 마크가 서로 다른 형상 및 크기로 이루어져 있으면 적용가능하다.As described above, although marks of specific shapes and sizes are shown in the figures, these shapes and sizes do not limit the present invention. Any shape and size other than the specific shape and size shown in the drawings are applicable if each mark consists of different shapes and sizes.
이후, 도 2(b)에 나타낸 바와 같이, 레이저가공장치를 작동하여 레이저(30)를 제1얼라이닝마크(29)가 형성된 지점으로 이동시킨 후 상기 RCC(23)에 미세한 강도의 레이저빔을 조사한다. 레이저(30)는 엑시머레이저도 가능하지만, 가공성을 위해 야그레이저를 사용하는 것이 바람직하다. 상기 레이저빔의 조사에 의해, RCC(23)가 에칭되어 제1얼라이닝마크(29a)가 외부로 노출된다. 이때의 레이저빔은 RCC(23)만 에칭되고 제1얼라이닝마크(29a)는 가공되지 않을 정도의 세기로 조사된다.Subsequently, as shown in FIG. 2 (b), the laser operates a factory value to move the laser 30 to the point where the first aligning mark 29 is formed, and then a laser beam of minute intensity is applied to the RCC 23. Investigate. Although the laser 30 can also be an excimer laser, it is preferable to use a yag laser for workability. By the irradiation of the laser beam, the RCC 23 is etched to expose the first alignment marks 29a to the outside. At this time, only the RCC 23 is etched and the first aligning mark 29a is irradiated with an intensity that is not processed.
상기와 같이 얼라이닝마크(29a)를 외부로 노출시킬 때, 도 3(b)에 도시된 4개의 마크중 3번째 마크를 외부로 노출시킨다. 그러나, 이러한 특정 마크의 노출은 특별한 의미가 있는 것은 아니다. 따라서, 3번째 마크 이외에 다른 마크를 노출시키는 것도 가능하며, 특히 특정 마크가 손상된 경우에는 손상된 마크를 제외한 다른 마크를 노출시킴으로써 본 발명의 목적을 달성할 수 있게 된다.When the aligning mark 29a is exposed to the outside as described above, the third mark of the four marks shown in FIG. 3 (b) is exposed to the outside. However, the exposure of this particular mark is not particularly meaningful. Therefore, it is also possible to expose other marks other than the third mark, and in particular, when a particular mark is damaged, it is possible to achieve the object of the present invention by exposing other marks except the damaged mark.
도면에는 도시하지 않았지만, 레이저(30)에는 센서가 장착되어 있다. 따라서, 노출된 제1얼라이닝마크(29a)에 레이저빔이 조사되면, 레이저빔이 상기 제1얼라이닝마크(29a)에 의해 반사되며 반사된 빔을 센서가 감지하여 제1얼라이닝마크(29a)의 존재 여부를 인지하고 그 위치를 설정한다.Although not shown in the figure, a sensor is attached to the laser 30. Therefore, when the laser beam is irradiated to the exposed first alignment mark 29a, the laser beam is reflected by the first alignment mark 29a, and the sensor detects the reflected beam and the first alignment mark 29a. ) And recognize its presence and set its position.
이어서, 도 2(c)에 나타낸 바와 같이, 레이저(30)를 제2얼라이닝마크(29b)로 이동하여 다시 RCC(22)에 레이저빔을 조사한다. 상기 레이저빔의 조사에 의해, 제2얼라이닝마크(29b)위의 RCC(22)가 에칭되어 상기 제2얼라이닝마크(29b)가 외부로 노출된다. 이때에도, 제1얼라이닝마크(29a)와 마찬가지로 4개의 마크중 3번째 마크를 외부로 노출시킨다. 노출된 얼라이닝마크(29b)에서 반사된 레이저빔은 다시 레이저의 센서에 의해 입력되어 얼라이닝마크(29b)의 위치가 감지된다. 상기 과정이 도 3(a)에 도시된 제3얼라이닝마크(29c)와 제4얼라이닝마크(29d)에도 계속되어, 결국 4개의 얼라이닝마크(29a,29b,29c,29d)의 위치가 인식된다.Subsequently, as shown in Fig. 2C, the laser 30 is moved to the second alignment mark 29b and the laser beam is irradiated to the RCC 22 again. By irradiation of the laser beam, the RCC 22 on the second aligning mark 29b is etched to expose the second aligning mark 29b to the outside. At this time, similarly to the first alignment mark 29a, the third mark of the four marks is exposed to the outside. The laser beam reflected from the exposed alignment mark 29b is input again by the sensor of the laser to sense the position of the alignment mark 29b. The process continues to the third aligning mark 29c and the fourth aligning mark 29d shown in Fig. 3A, so that the positions of the four aligning marks 29a, 29b, 29c, and 29d are It is recognized.
인식된 얼라이닝마크(29a,29b,29c,29d)는 홀형성의 기준점을 제공한다. 즉, 특정 홀의 형성위치가 좌표로 표시되는 경우 상기 좌표가 레이저가공장치 자체에 설정되어 있는 장치의 이동좌표가 아니라 상기 얼라이닝마크(29a,29b,29c,29d)를 기준으로 하는 좌표로 표시된다.Recognized alignment marks 29a, 29b, 29c, and 29d provide reference points for hole formation. That is, when the formation position of a specific hole is displayed as coordinates, the coordinates are displayed as coordinates based on the alignment marks 29a, 29b, 29c, and 29d, not the movement coordinates of the apparatus set in the laser processing apparatus itself. .
레이저가공장치에서는 인식된 4개의 얼라이닝마크(29a,29b,29c,29d)의 위치를 계산하여 전체 보정값을 계산함으로써, 장치의 새로운 좌표를 설정한다. 이후, 도 2(d)에 나타낸 바와 같이, 상기 새로운 좌표축을 기초로 하여 프로그램된 위치로 레이저를 이동시키고 레이저빔을 조사한다. 이때, 상기 레이저빔을 얼라이닝마크(29a,29b,29c,29d)를 노출시키기 위해 조사되는 레이저빔의 세기보다 훨씬 강한 세기로 조사하여 RCC(23)상에 형성된 회로(22)와 RCC(23)를 가공하여 비어홀(24)을 형성한다. 또한, 레이저빔의 세기를 더욱 크게 하여 기판에 관통홀을 형성할 수도 있다. 이후, 도면에는 도시하지 않았지만, 상기 비어홀(24)을 금속으로 도금하여 상기 CCL(21)의 회로와 RCC(23)의 회로를 전기적으로 접속한다.In the laser processing apparatus, the new coordinates of the apparatus are set by calculating the positions of the four alignment marks 29a, 29b, 29c, and 29d that are recognized and the total correction value. Then, as shown in Fig. 2 (d), the laser is moved to the programmed position based on the new coordinate axis and irradiated with the laser beam. At this time, the laser beam is irradiated with an intensity much stronger than that of the laser beam irradiated to expose the alignment marks 29a, 29b, 29c, and 29d so that the circuit 22 and the RCC 23 formed on the RCC 23 are exposed. ) Is formed to form the via hole 24. In addition, the through hole may be formed in the substrate by increasing the intensity of the laser beam. Subsequently, although not shown in the drawing, the via hole 24 is plated with metal to electrically connect the circuit of the CCL 21 and the circuit of the RCC 23.
도 3(a)에 도시한 바와 같이, LCC(21)에는 복수의 코스(course;31a,31b,31c)가 형성되어 있다. 상기 코스(31a,31b,31c)는 구멍형상으로서, 홀가공시 레이저가공장치에 기판이 셋팅되어 있는 상태를 인식한다. 즉, 기판이 레이저가공장치에 셋팅될 때, 기판의 상하면이 바뀐 상태로 셋팅되어 있는지 혹은 기판의 하부가 상부로 회전한 상태로 셋팅되어 있는지를 점검하여 기판이 항상 올바른 상태로 셋팅되도록 한다. 따라서, 상기 과정은 레이저가공을 하기 전에 실행되어 레이저가공이 항상 성공적으로 이루어지도록 한다.As shown in Fig. 3A, a plurality of courses 31a, 31b, and 31c are formed in the LCC 21. The courses 31a, 31b and 31c have a hole shape and recognize a state in which a substrate is set in the laser processing apparatus during hole processing. That is, when the substrate is set in the laser processing apparatus, it is checked whether the upper and lower surfaces of the substrate are set in the changed state or the lower part of the substrate is set in the state of being rotated upward so that the substrate is always set in the correct state. Therefore, the above process is performed before the laser processing so that the laser processing is always successful.
상기와 같이 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법에서는 얼라이닝마크(29a,29b,29c,29d)를 이용하여 홀가공위치를 인식하기 때문에 항상 정확한 위치에 홀을 형성할 수 있게 된다.As described above, in the method of manufacturing the printed circuit board according to the first embodiment of the present invention, since the hole machining positions are recognized using the alignment marks 29a, 29b, 29c, and 29d, holes can be always formed at the correct positions. do.
도 4는 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법에 관한 것으로, 제1실시예와는 달리 본 실시예는 다층인쇄회로기판의 제조방법에 관한 것이다.4 relates to a method of manufacturing a printed circuit board according to a second embodiment of the present invention. Unlike the first embodiment, the present embodiment relates to a method of manufacturing a multilayer printed circuit board.
우선, 도 4(a)에 나타낸 바와 같이, 단면 또는 양면 제1CLL(51a)과 제2CLL(51b)의 동박을 에칭하여 회로(52)와 얼라이닝마크(59a,59b,61a,61b)를 형성한 후, 레진(53a)을 사이에 두고 가열, 가압하여 상기 제1CLL(51a)과 제2CLL(51b)을 합착한다. 이어서, 상기 제1CLL(51a)과 제2CLL(51b)의 상하면에 제1RCC(52b)와 제2RCC(52c)를 가열, 가압하여 합착하고 동박을 에칭하여 상기 제1RCC(52b)와 제2RCC(52c) 위에 회로를 형성한다.First, as shown in Fig. 4 (a), the copper foils of the first or second CLL 51a and the second CLL 51b are etched to form the circuit 52 and the alignment marks 59a, 59b, 61a, and 61b. Thereafter, the first CLL 51a and the second CLL 51b are bonded to each other by heating and pressurizing the resin 53a therebetween. Subsequently, the upper and lower surfaces of the first CLL 51a and the second CLL 51b are heated, pressurized and bonded to the upper and lower surfaces of the first CLL 51a and the second CLL 51b, and the copper foil is etched to etch the first and second RCCs 52b and 52c. ) Form a circuit over it.
이후, 도면에 도시하지 않았지만, 기판에 형성된 복수의 코스에 의해 레이저가공장치내에 기판을 정확하게 셋팅한다.Subsequently, although not shown in the figure, the substrate is accurately set in the laser processing apparatus by a plurality of courses formed in the substrate.
이어서, 제1LCC(51a)가 에칭되도록 제1LCC(51a)에 미약한 세기의 레이저빔을 얼라이닝마크(59a,59b) 주의의 제1LCC(52a)에 조사하여 얼라이닝마크(59a,59b)를 외부로 노출시킨다. 도면에는 비록 2개의 얼라이닝마크만이 도시되어 있지만, 실제 제조공정에서는 기판의 4모서리에 형성되어 있는 얼라이닝마크를 외부로 노출시킨다.Subsequently, the first LCC 51a is irradiated with the laser beam of weak intensity to the first LCC 51a so that the first LCC 51a is etched, thereby aligning the alignment marks 59a and 59b. Expose to the outside. Although only two alignment marks are shown in the figure, in the actual manufacturing process, the alignment marks formed on the four corners of the substrate are exposed to the outside.
이어서, 도 4(b)에 나타낸 바와 같이, 제2LCC(51b)가 에칭되도록 레이저빔을 제2LCC(51b)에 조사하여 역시 얼라이닝마크(61a,61b)를 외부로 노출시킨다.Then, as shown in Fig. 4B, the laser beam is irradiated onto the second LCC 51b so that the second LCC 51b is etched to expose the alignment marks 61a and 61b to the outside.
상기 제1CCL(51a)와 제2CCL(51b)에 형성된 얼라이닝마크(59a,59b,61a,61b)를 외부로 노출시킬 때, 제1실시예와 마찬가지로 4개의 마크중 특정마크를 노출시킨다.When exposing the aligning marks 59a, 59b, 61a, and 61b formed on the first CCL 51a and the second CCL 51b to the outside, a specific mark of four marks is exposed as in the first embodiment.
외부로 노출된 상기 제1LCC(51a)의 얼라이닝마크(59a,59b)와 제2LCC(51b)의 얼라이닝마크(61a,61b)에는 레이저빔이 반사되어 레이저에 장착된 센서에 의해 감지됨으로써, 얼라이닝마크(59a,59b,61a,61b)의 위치가 인지된다. 인지된 얼라이닝마크(59a,59b,61a,61b)의 위치는 레이저가공장치에 의해 계산되어 전체값을 보정함으로써 가공장치에 새로운 좌표값을 부여한다.As the laser beams are reflected on the alignment marks 59a and 59b of the first LCC 51a and the alignment marks 61a and 61b of the second LCC 51b exposed to the outside, the laser beam is reflected and sensed by a sensor mounted on the laser. The positions of the alignment marks 59a, 59b, 61a, 61b are recognized. The positions of the recognized alignment marks 59a, 59b, 61a, 61b are calculated by the laser processing apparatus to correct the whole value to give the processing apparatus new coordinate values.
그후, 도 4(c)에 나타낸 바와 같이, 레이저가 프로그램된 가동위치로 이동되고 레이저빔이 조사되어 비어홀(54) 및 관통홀(55)이 형성된다. 이때, 조사되는 레이저빔의 세기는 얼라이닝마크(59a,59b,61a,61b)를 노출시키기 위해 조사되는 레이저빔의 세기 보다 훨씬 크기 때문에, LCC(51a,51b)와 RCC(53a,53b,53c)가 모두 관통된다. 이어서, 상기 비어홀(54)과 관통홀(55)에 금속을 도금하여 층간 회로를 서로 연결한다.Thereafter, as shown in Fig. 4C, the laser is moved to the programmed movable position and the laser beam is irradiated to form the via hole 54 and the through hole 55. At this time, since the intensity of the irradiated laser beam is much larger than the intensity of the irradiated laser beam to expose the alignment marks 59a, 59b, 61a, and 61b, the LCCs 51a, 51b and RCC 53a, 53b, 53c. ) Are all penetrated. Subsequently, the via hole 54 and the through hole 55 are plated with metal to connect the interlayer circuits to each other.
상기한 방법에서는 얼라이닝마크가 기판의 상면뿐만 아니라 하면에도 형성되어 있다. 따라서, 홀의 형성위치가 상면에서뿐만 아니라 기판의 하면에서도 계산되기 때문에, 다층기판의 접착시 상하면이 정확하게 배치되지 않은 경우, 즉 서로 연결되어야만 하는 회로가 층 사이에서 어긋나 있는 경우에도 홀을 상기 회로를 연결하는 형태로 형성할 수 있게 된다. 따라서, 홀의 형성되는 방향에 관계없이 층간 회로를 훌륭하게 접속시킬 수 있게 된다.In the above method, the alignment marks are formed not only on the upper surface of the substrate but also on the lower surface. Therefore, since the hole formation position is calculated not only on the upper surface but also on the lower surface of the substrate, when the upper and lower surfaces are not disposed correctly when the multilayer substrate is bonded, that is, when the circuits that must be connected to each other are shifted between the layers, the holes are connected to the circuit. It is possible to form in the form. Therefore, the interlayer circuit can be connected well regardless of the direction in which the holes are formed.
상기한 제2실시예에서도 제1실시예와 마찬가지로 4개의 마크로 이루어진 얼라이닝마크를 사용하며, 각 마크의 형상이나 크기도 서로 다르게 형성하여 마크가 손상되거나 다른 레이저장비를 사용하는 경우에도 홀형성에 지장이 없게 된다.Similarly to the first embodiment, the second embodiment uses an alignment mark made of four marks, and the shape and size of each mark are formed differently so that the hole is formed even when the mark is damaged or other laser equipment is used. There is no problem.
상기한 바와 같이 본 발명에 따른 인쇄회로기판 제조방법에서는 레이저를 이용하여 홀을 형성할 때, 얼라이닝마크에 의해 홀형성위치를 정확하게 파악할 수 있기 때문에 항상 정확한 위치에 홀을 형성할 수 있게 된다. 따라서, 인쇄회로기판에 불량이 발생하는 것을 방지할 수 있을 뿐만 아니라 레이저가 자동으로 홀형성위치로 이동하기 때문에 제조속도가 더욱 향상되어 제조비용이 감소하는 효과가 있다. 또한, 각 얼라이닝마크는 서로 다른 형상으로 이루어진 복수의 마크로 구성되기 때문에, 하나의 마크가 손상되는 경우에도 다른 마크를 이용하여 홀을 형성할 수 있게 된다. 더욱이, 하나의 얼라이닝마크를 구성하는 복수의 마크가 서로 다른 크기로 형성되어 있기 때문에, 빔의 직경이 다른 여러 종류의 레이저장비를 사용할 수 있게 된다.As described above, in the method of manufacturing a printed circuit board according to the present invention, when the hole is formed using a laser, the hole forming position can be accurately determined by the aligning mark, so that the hole can be always formed at the correct position. Therefore, not only the defects in the printed circuit board can be prevented, but also the laser is automatically moved to the hole forming position, so that the manufacturing speed is further improved, thereby reducing the manufacturing cost. Further, since each aligning mark is composed of a plurality of marks having different shapes, it is possible to form a hole using another mark even when one mark is damaged. Furthermore, since a plurality of marks constituting one aligning mark are formed in different sizes, it is possible to use various kinds of laser equipment having different beam diameters.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980038262A KR20000019910A (en) | 1998-09-16 | 1998-09-16 | Method for forming printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980038262A KR20000019910A (en) | 1998-09-16 | 1998-09-16 | Method for forming printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000019910A true KR20000019910A (en) | 2000-04-15 |
Family
ID=19550804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980038262A KR20000019910A (en) | 1998-09-16 | 1998-09-16 | Method for forming printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000019910A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117998753A (en) * | 2024-04-03 | 2024-05-07 | 淄博芯材集成电路有限责任公司 | Laser drilling alignment method |
-
1998
- 1998-09-16 KR KR1019980038262A patent/KR20000019910A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117998753A (en) * | 2024-04-03 | 2024-05-07 | 淄博芯材集成电路有限责任公司 | Laser drilling alignment method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1039789B1 (en) | Method of manufacturing multilayer printed wiring board | |
EP1334810B1 (en) | Circuit board production method and circuit board production data | |
JP5794502B2 (en) | Method for manufacturing printed wiring board | |
JP2010087168A (en) | Method for manufacturing multilayer printed circuit board | |
KR101425566B1 (en) | A process for forming via hole of core board for PCB | |
KR101932060B1 (en) | Method of increasing core matching ratio with changing guide position for X-ray drill | |
CN113873764A (en) | Method for manufacturing resin jack panel with precise line | |
JP2006324378A (en) | Multilayer printed wiring board and its manufacturing process | |
JP4085925B2 (en) | Printed circuit board manufacturing method | |
KR20000019910A (en) | Method for forming printed circuit board | |
KR20010005137A (en) | Method of manufacturing multi-layer printed circuit board | |
JP2002009451A (en) | Manufacturing method and apparatus for printed circuit board | |
JP2000232267A (en) | Manufacture of multilayer printed wiring board | |
KR101525027B1 (en) | method for manufacturing a printed circuit board | |
JP2000223833A (en) | Manufacture of multilayer printed board | |
JP2002335062A (en) | Method for manufacturing printed circuit board | |
JP2002111204A (en) | Method of manufacturing multilayered wiring board | |
JP4119702B2 (en) | Inspection method for multilayer printed wiring boards | |
CN117156692B (en) | Press fit method for effectively improving flatness of whole PCB | |
KR102483513B1 (en) | How to improve interlayer eccentricity | |
JP2002329964A (en) | Method of manufacturing multilayer printed wiring board | |
US20030002263A1 (en) | HDI circuit board and method of production of an HDI circuit board | |
JPH01209794A (en) | Manufacture of multilayer printed circuit substrate | |
JPH08153976A (en) | Manufacture of multilayered printed wiring board | |
JP2621672B2 (en) | Method for manufacturing curved multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |