KR20000019783A - 다채널 비디오 신호의 디지털 변환 장치 - Google Patents

다채널 비디오 신호의 디지털 변환 장치 Download PDF

Info

Publication number
KR20000019783A
KR20000019783A KR1019980038053A KR19980038053A KR20000019783A KR 20000019783 A KR20000019783 A KR 20000019783A KR 1019980038053 A KR1019980038053 A KR 1019980038053A KR 19980038053 A KR19980038053 A KR 19980038053A KR 20000019783 A KR20000019783 A KR 20000019783A
Authority
KR
South Korea
Prior art keywords
channel
video signal
digital
analog
signal
Prior art date
Application number
KR1019980038053A
Other languages
English (en)
Other versions
KR100280983B1 (ko
Inventor
정차균
정창현
Original Assignee
김광호
포스데이타 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 포스데이타 주식회사 filed Critical 김광호
Priority to KR1019980038053A priority Critical patent/KR100280983B1/ko
Publication of KR20000019783A publication Critical patent/KR20000019783A/ko
Application granted granted Critical
Publication of KR100280983B1 publication Critical patent/KR100280983B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2365—Multiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 다채널 비디오 신호의 디지털 변환 장치에 관한 것으로서, 각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기, 상기 각 채널의 아날로그/디지털 변환기의 출력 신호를 저장하는 각 채널의 FIFO, 및 상기 각 채널의 아날로그/디지털 변환기와 상기 각 채널의 FIFO를 초기화하고, 상기 각 채널의 FIFO에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 임의로 정한 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 전송 요청하는 CPU를 포함하는 것을 특징으로 한다. 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에 의하면 다채널의 비디오 신호를 동시에 입력받을 수 있고, 채널 변경을 위하여 비디오 신호의 전송을 멈출 필요가 없다. 또한, 채널 변경 후 채널간의 비동기 비디오 신호로 인한 비디오 싱크 문제가 발생하지 않을 뿐만 아니라, 데이터버스를 효율적으로 이용할 수 있는 장점이 있다.

Description

다채널 비디오 신호의 디지털 변환 장치
본 발명은 다채널 비디오 신호의 디지털 변환 장치에 관한 것이다.
디지털 영상 감시 시스템이나, 다채널 디지털 비디오 텔레비젼에서는 다채널 비디오 신호를 디지털 변환하기 위한 디지털 변환 장치를 사용한다. 이를 다채널 비디오 신호의 디지털 변환 장치라고 한다.
종래에 사용되어 온 다채널 비디오 신호의 디지털 변환 장치로는 아날로그/디지털 변환기를 시분할하는 방식과 아날로그/디지털 변환기 전체를 복제하는 방식이 사용되었다.
도1은 종래 기술로서 시분할 방식을 사용한 다채널 비디오 신호의 디지털 변환 장치의 구성도이다.
도1에 도시된 시분할 방식의 다채널 비디오 신호의 디지털 변환 장치의 동작을 설명한다. 먼저, 중앙처리부(이하에서 'CPU'라 함)(10)가 멀티플렉서(13), 아날로그/디지털변환기(12), FIFO(11)를 정해진 순서대로 초기화한다. 보통 CPU(10)가 아날로그/디지털변환기(12)를 풀링(polling)한 후에 비디오 데이터를 가져올 수도 있지만, CPU(10)의 로드를 줄이고 전송 효율과 전송 오류를 줄이기 위하여 FIFO(11)를 사용한다. FIFO(11)로부터 디지털 비디오 신호를 직접데이터전송방식(DMA:Direct Memory Access)으로 메모리(DRAM)로 전송받게 된다.
도1에 도시된 장치에서, 멀티플렉서(13)는 입력되는 비디오 신호 중 하나를 선택하여 아날로그/디지털변환기(12)로 전송하므로, 각 비디오 신호가 시간적으로 분할되어 처리된다. 따라서, 다채널 비디오 신호를 동시에 입력받을 수 없다.
또한, 채널을 변경할 때에는 비디오 전송을 멈춘 후, 다시 초기화부터 시작하여야 하는 단점이 있을 뿐만 아니라, 다채널 비디오 신호간에 동기화가 되지 않아서 채널 변경후 화면의 동기가 맞지 않아서 화면이 흔들리는 현상이 발생한다.
또한, 채널 변경으로 인하여 CPU에 간섭(인터럽트)이 발생하고, 2프레임 중 1프레임은 채널 변경에 할당하므로 30프레임의 비디오 신호 중 적어도 15프레임의 손실이 발생한다. 현재의 CPU는 데이터 버스가 32비트 이상이므로 16비트 데이터 전송으로 인하여 데이터 버스를 비효율적(50%)으로 사용함으로 인하여 전송 효율이 현저히 떨어진다.
도2는 종래 기술로서 아날로그/디지털 변환기를 복제한 다채널 비디오 신호의 디지털 변환 장치의 구성도이다.
도2는 상기에서 설명한 시분할 방식의 다채널 비디오 신호의 디지털 변환 장치의 문제점들을 해결하기 위하여 아날로그/디지털 변환기를 채널별로 설치하여 사용한다. 그러나, 이 경우는 장치의 비용이 채널의 수에 비례하여 증가하고, 주 CPU가 필요할 뿐만 아니라, CPU간의 데이터 전송을 위한 또 다른 메모리(dual-port RAM)가 필요하다.
본 발명은 상기한 바와 같은 종래 기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은, 다채널 비디오 신호를 동시에 입력받을 수 있고, 채널 변경시 비디오 전송을 멈출 필요가 없는 다채널 비디오 신호의 디지털 변환 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 화면의 떨림 현상을 방지하고, 데이터버스를 효율적으로 사용할 수 있는 다채널 비디오 신호의 디지털 변환 장치를 제공하는 것이다.
도1은 종래 기술로서 시분할 방식을 사용한 다채널 비디오 신호의 디지털 변환 장치의 구성도,
도2는 종래 기술로서 아날로그/디지털 변환기를 복제한 다채널 비디오 신호의 디지털 변환 장치의 구성도,
도3은 본 발명의 일실시예로서 4채널 비디오 신호의 디지털 변환 장치의 구성도,
도4는 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치의 카메라 동기 신호,
도5는 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에서의 디지털 변환의 시작과 끝을 설명하기 위한 도면,
도6은 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에서의 DMA 전송의 시작을 설명하기 위한 도면,
도7은 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에서 CPU의 RAM에 저장된 비디오 신호를 설명하기 위한 도면.
* 도면의 주요한 부분에 대한 부호의 설명 *
31,32,33,34 : 각 채널의 아날로그/디지털 변환기
35,36,37,38 : 각 채널의 FIFO 39 : CPU
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치는, 각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기, 상기 각 채널의 아날로그/디지털 변환기의 출력 신호를 저장하는 각 채널의 FIFO, 및 상기 각 채널의 아날로그/디지털 변환기와 상기 각 채널의 FIFO를 초기화하고, 상기 각 채널의 FIFO에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 임의로 정한 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 데이터메모리(DRAM)로 전송요청하는 CPU를 포함하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명의 바람직한 일실시예에 의한 다채널 비디오 신호의 디지털 변환 장치를 상세하게 설명하기로 한다.
도3은 본 발명의 일실시예로서 4채널 비디오 신호의 디지털 변환 장치의 구성도이다.
본 발명에 의한 장치는, 각 채널별로 아날로그/디지털 변환기와 FIFO를 두고, 각 FIFO(35,36,37,38)에 입력된 비디오 신호를 카메라 중 임의로 선택한 하나의 카메라 동기 신호에 맞추어서 DMA 전송하는 방식으로 구현된다.
이를 위하여, 도3에 도시된 바와 같이, 본 발명에 의한 장치는, 각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기(31,32,33,34), 상기 각 채널의 아날로그/디지털 변환기(31,32,33,34)의 출력 신호를 저장하는 각 채널의 FIFO(35,36,37,38), 및 상기 각 채널의 아날로그/디지털 변환기(31,32,33,34)와 상기 각 채널의 FIFO(35,36,37,38)를 초기화하고, 상기 각 채널의 FIFO(35,36,37,38)에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 전송받는 CPU(39)로 구성된다.
CPU(39)는 주변 회로를 정해진 방식으로 초기화한 다음, 각 채널의 FIFO(35,36,37,38)를 클리어한 후, 기준이 되는 채널을 선택한다. 예를 들어서 도3의 제4채널을 기준으로 선택한다면, 제4채널의 카메라의 수직동기신호를 기준으로 본 발명에 의한 장치의 동작의 시작과 끝을 결정한다. 도4 및 도5를 참조하여 이를 설명한다.
도4는 기준 채널인 제4채널의 카메라의 수직 동기 신호를 나타낸 것이고, 도5는 도4의 수직 동기 신호에서 2번째 수직 동기 신호가 발생하는 경우, 시스템의 동작이 시작된다고 가정할 때의 다채널 비디오 신호의 디지털 변환의 시작과 끝을 설명하는 도면이다.
도4의 수직 동기 신호의 2번째 수직 동기 신호가 발생하는 경우, 시스템의 동작이 시작된다고 가정하면, 모든 채널의 카메라의 수직 동기 신호의 주기는 동일하므로 도5에서 보이는 바와 같이, 기준 채널인 제4채널의 수직 동기 신호의 두 주기 내에 모든 채널의 수직 동기 신호가 들어갈 것이다. 도5를 보면, 제4채널의 카메라의 두 번째 수직 동기 신호를 기준으로 전체 시스템의 동작이 시작되고, 제4채널의 카메라의 두 번째 수직 동기 신호 이후에 제2채널의 카메라, 제3채널의 카메라, 제1채널의 카메라의 수직 동기 신호가 온다. 4개의 모든 수직 동기 신호는 수직 동기 신호 두 두기 내의 범위에 다 포함된다.
제4채널의 카메라의 수직 동기 신호를 기준으로 시스템의 작동이 시작되면, CPU(39)는 모든 FIFO(35,36,37,38)를 초기화하고 모든 아날로그/디지털 변환기(31,32,33,34)에게 각 채널의 수직 동기 신호로부터 디지털 변환을 수행하도록 하는 제어 신호를 보낸다.
각 채널의 아날로그/디지털 변환기(31,32,33,34)는 각 채널의 수직 동기 신호에 동기되어 아날로그/디지털 변환을 수행하고, 그 결과를 각 채널의 FIFO(35,36,37,38)에 저장한다. 이때, 아날로그/디지털 변환기와 FIFO는 각 채널마다 구비되어 있으므로 각 채널 별로 각 채널의 수직 동기 신호에 맞추어서 진행할 수 있다.
도5를 참조하여 더욱 구체적으로 설명하면, 제1채널 카메라의 수직 동기 신호에 맞추어서 제1채널의 아날로그/디지털 변환기(31)에 의하여 제1채널의 비디오 신호의 디지털 변환이 수행되고 제1채널 카메라의 수직 동기 신호가 끝나는 시점에서 디지털 변환이 완료되어 제1채널의 FIFO(35)에 제1채널의 디지털 비디오 신호가 저장된다.
이와 같이, 모든 채널에 대한 아날로그/디지털 변환 동작 및 FIFO에 디지털 신호를 저장하는 동작은 기준 채널인 제4채널의 수직 동기 신호로부터 두 주기내에 모두 완료된다. 따라서, 제4채널의 수직 동기 신호로부터 두 주기가 경과된 후, 기준 채널인 제4채널의 수직 동기 신호에 맞추어서 DMA 전송을 시작한다.
도6은 DMA 전송이 시작되는 시점을 설명하기 위한 도면이다. 도6에서 보이는 바와 같이, 모든 채널에 대한 아날로그/디지털 변환이 완료되고, 디지털 변환된 데이터가 각 FIFO에 저장된 후, 기준 채널인 채널4의 수직 동기 신호에 맞추어서 DMA 전송이 시작된다.
각 채널의 FIFO의 데이터 버스의 크기는 16비트이고, CPU의 데이터 버스의 크기를 64비트로 설정하면, CPU의 1회의 DMA 요청으로 4개의 채널의 비디오 신호를 읽어올 수 있다.
도7은 CPU의 RAM에 입력된 비디오 신호를 개념적으로 설명한 것이다.
도7에서 보이는 바와 같이, 64비트의 데이터 버스로 비디오 신호를 읽어올 수 있으므로 4개의 채널의 비디오 신호를 1회의 DMA로 읽어와서 64비트 단위로 저장한다. 저장된 64비트의 데이터 중 0∼15의 첫 번째 16비트는 제1채널의 비디오 신호, 16∼31의 두 번째 16비트는 제2채널의 비디오 신호, 32∼47의 세 번째 16비트는 제3채널의 비디오 신호, 48∼63의 마지막 16비트는 제4채널의 비디오 신호이다.
CPU의 RAM으로부터 예를 들어서, 제1채널의 비디오 신호를 얻기 위하여는 논리 변환에 의하여 각 64비트 단위의 처음 0∼15비트의 데이터만을 추출하면된다. 이와 같이, RAM에 저장된 비디오 신호를 논리적으로 재구성하면 각 채널의 비디오 신호를 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치에 의하면 다채널의 비디오 신호를 동시에 입력받을 수 있고, 채널 변경을 위하여 비디오 신호의 전송을 멈출 필요가 없다. 또한, 채널 변경 후 채널간의 비동기 비디오 신호로 인한 비디오 싱크 문제가 발생하지 않을 뿐만 아니라, 데이터버스를 효율적으로 이용할 수 있는 장점이 있다.
본 발명에 의한 다채널 비디오 신호의 디지털 변환 장치를 개별 소자로 구현하는 경우, 도1에 도시된 시분할 방식의 종래 기술에 비하여 아날로그/디지털 변환기가 더 많이 필요하므로 비용이 많이들지만, ASIC로 구현할 수 있고, 효율적인 면에서 본 발명이 매우 우수하다. 도2에 도시된 아날로그/디지털 변환기를 복제한 다채널 비디오 신호의 디지털 변환 장치에 비하면 시스템의 구성이 간단하고 가격도 저렴하다.

Claims (4)

  1. 다채널 비디오 신호의 디지털 변환 장치에 있어서,
    각 채널의 비디오 신호를 디지털 변환하는 각 채널의 아날로그/디지털 변환기;
    상기 각 채널의 아날로그/디지털 변환기의 출력 신호를 저장하는 각 채널의 FIFO; 및
    상기 각 채널의 아날로그/디지털 변환기와 상기 각 채널의 FIFO를 초기화하고, 상기 각 채널의 FIFO에 입력된 비디오 데이터를 복수개의 채널의 카메라 중 임의로 정한 하나의 카메라의 동기신호에 맞추어서 직접데이터전송방식(DMA)으로 데이터메모리(DRAM)로 전송요청하는 CPU를 포함하는 것을 특징으로 하는 다채널 비디오 신호의 디지털 변환 장치.
  2. 제1항에 있어서,
    상기 다채널 비디오 신호의 디지털 변환 장치의 CPU는, 다채널 중 어느 하나의 기준 채널 카메라의 수직 동기 신호에 맞추어서 비디오 신호의 디지털 변환이 시작되도록 하는 것임을 특징으로 하는 다채널 비디오 신호의 디지털 변환 장치.
  3. 제1항에 있어서,
    상기 다채널 비디오 신호의 디지털 변환 장치의 CPU는, 데이터 버스의 크기를 이용하여, 1회의 DMA 요청으로 복수개의 채널들에 대하여 각 채널의 FIFO에 저장된 디지털 비디오 신호를 읽어오는 것임을 특징으로 하는 다채널 비디오 신호의 디지털 변환 장치.
  4. 제3항에 있어서,
    상기 다채널 비디오 신호의 디지털 변환 장치의 CPU는, 복수개의 채널들에 대한 디지털 비디오 신호를 RAM에 저장하고, 저장된 비디오 신호를 논리적으로 재구성하여 원하는 채널의 비디오 신호를 얻는 것임을 특징으로 하는 다채널 비디오 신호의 디지털 변환 장치.
KR1019980038053A 1998-09-15 1998-09-15 다채널 비디오 신호의 디지털 변환 장치 KR100280983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038053A KR100280983B1 (ko) 1998-09-15 1998-09-15 다채널 비디오 신호의 디지털 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038053A KR100280983B1 (ko) 1998-09-15 1998-09-15 다채널 비디오 신호의 디지털 변환 장치

Publications (2)

Publication Number Publication Date
KR20000019783A true KR20000019783A (ko) 2000-04-15
KR100280983B1 KR100280983B1 (ko) 2001-02-01

Family

ID=19550672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038053A KR100280983B1 (ko) 1998-09-15 1998-09-15 다채널 비디오 신호의 디지털 변환 장치

Country Status (1)

Country Link
KR (1) KR100280983B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387606B1 (ko) * 2000-06-09 2003-06-18 포스데이타 주식회사 멀티쓰레드 스케일링을 사용하는 디지털 비디오 신호의압축/다중 화면 처리 방법 및 그 장치
KR100813684B1 (ko) * 2004-12-27 2008-03-14 현대중공업 주식회사 다채널 비디오 신호 선택방식의 레이다 영상 저장장치
KR101007609B1 (ko) * 2009-05-12 2011-01-12 엠텍비젼 주식회사 영상 녹화 장치 및 다채널 영상 인코딩 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387606B1 (ko) * 2000-06-09 2003-06-18 포스데이타 주식회사 멀티쓰레드 스케일링을 사용하는 디지털 비디오 신호의압축/다중 화면 처리 방법 및 그 장치
KR100813684B1 (ko) * 2004-12-27 2008-03-14 현대중공업 주식회사 다채널 비디오 신호 선택방식의 레이다 영상 저장장치
KR101007609B1 (ko) * 2009-05-12 2011-01-12 엠텍비젼 주식회사 영상 녹화 장치 및 다채널 영상 인코딩 방법

Also Published As

Publication number Publication date
KR100280983B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
US6859850B1 (en) Controller for controlling direct memory access
US5796957A (en) Network system and terminal apparatus
US6446155B1 (en) Resource bus interface
US7038719B2 (en) Image sensing apparatus, image processing method, recording medium, and program
US6381687B2 (en) Flexible memory channel
US6094153A (en) Analog-to-digital converter circuit
CA2263069A1 (en) A high-resolution television system
KR100280983B1 (ko) 다채널 비디오 신호의 디지털 변환 장치
KR20180085953A (ko) 멀티 채널 초고해상도 영상 데이터의 동시 획득 시 채널 간 동기를 위한 하드웨어 장치
JP3321802B2 (ja) ディジタル信号処理装置
JP3566364B2 (ja) データ処理装置及び方法
JPH1198099A (ja) データ多重化方法および装置
EP0498081A1 (en) Video coder/decoder with shift prevention for correctly decoded signal blocks
JP4073312B2 (ja) シリアル圧縮バス・インタフェース回路およびシリアル圧縮データを送る方法
KR19990062876A (ko) 셋 톱 박스 집적 회로 및 집적 방법
JPH1127701A (ja) 撮像信号処理装置及び方法
JPH10105696A (ja) データインターフェースを備えたフィルムスキャナ装置
KR20010020682A (ko) 다중 액세스 모드를 갖는 이미지 버퍼
KR0183137B1 (ko) 고선명 텔레비젼 부호화 시스템
JP2920921B2 (ja) 画像信号伝送方法及び装置並びに画像会議システム
JP3123366B2 (ja) 情報記憶管理装置
JP3186556B2 (ja) 映像信号多重伝送装置
JPH0622287A (ja) 映像信号多重伝送装置
EP0477989B1 (en) Control processor for memory bus configuration
JPS62109179A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980915

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980915

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031105

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041116

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051005

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061024

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070810

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20081114

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20091116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100906

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20111027

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20120817

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20131028

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20131028

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140623

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20151103

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20161026

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20171025

Start annual number: 18

End annual number: 18

PC1801 Expiration of term