KR20000019617A - 에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로 - Google Patents

에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로 Download PDF

Info

Publication number
KR20000019617A
KR20000019617A KR1019980037808A KR19980037808A KR20000019617A KR 20000019617 A KR20000019617 A KR 20000019617A KR 1019980037808 A KR1019980037808 A KR 1019980037808A KR 19980037808 A KR19980037808 A KR 19980037808A KR 20000019617 A KR20000019617 A KR 20000019617A
Authority
KR
South Korea
Prior art keywords
atm
layer
physical layer
cell
unit
Prior art date
Application number
KR1019980037808A
Other languages
English (en)
Inventor
이재욱
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980037808A priority Critical patent/KR20000019617A/ko
Publication of KR20000019617A publication Critical patent/KR20000019617A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/566—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM교환기에 관한 것으로, 특히 선택 로직을 이용하여 다수의 물리계층처리부와 단일 ATM계층간의 ATM셀을 정합하도록 한 ATM교환기에서 ATM 계층과 다수의 물리계층간의 정합 회로에 관한 것이다.
본 발명은 선택 로직부를 구비하여 ATM계층과 다수의 물리계층으로부터 송수신 할 ATM셀에 대한 해당 물리계층의 포트정보를 인가받아 해당 포트를 선택하여 다수의 물리계층과 단일 ATM계층간의 ATM셀을 정합함으로써, 시스템 설계시 보드 면적을 줄일 수 있고 수용가능한 물리계층의 포트 수를 늘릴 수 있어 원가 절감의 효과가 있다.

Description

에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의 정합 회로
본 발명은 ATM교환기에 관한 것으로, 특히 선택 로직을 이용하여 다수의 물리계층처리부와 단일 ATM계층간의 ATM셀을 정합하도록 한 ATM교환기에서 ATM 계층과 다수의 물리계층간의 정합 회로에 관한 것이다.
일반적으로 UTOPIA(Universal Test & Operation PHY Interface For ATM) 레벨 1 프로토콜은 ATM(Asynchronous Transfer Mode)계층과 물리계층간의 인터페이스에 관련된 프로토콜로서 해당 ATM계층과 물리계층사이의 ATM셀 전송시에 사용된다.
종래의 ATM 교환기에서 ATM계층과 물리계층간의 정합 장치는 도 1에 도시한 바와 같이, 다수의 ATM계층부(11~14)와 다수의 물리계층처리부(21~24)를 구비하여 이루어진다.
상기 다수의 ATM계층부(11~14)와 다수의 물리계층처리부(21~24)간의 ATM셀을 송수신하는데 각각 셀 버스(CB; Cell Bus)와 제어선(CL)에 의해 연결된다.
이때, 해당 셀 버스(CB; Cell Bus)는 셀과 관련된 데이타 버스이며, 해당 제어선(CL)은 셀 전송에 관련된 제어 신호로 송/수신 인에이블신호와, 송/수신 셀 상태신호로 이루어진다.
상기 다수의 ATM계층부(11~14)는 상기 각 물리계층처리부(21~24)로부터 수신 셀 상태 신호가 인가되면 해당 각 물리계층처리부(21~24)로 수신 인에이블신호를 인가하여 셀을 수신하거나, 상기 각 상기 각 물리계층처리부(21~24)로부터 송신 셀 상태신호가 인가되면 해당 각 물리계층처리부(21~24)로 송신 인에이블신호를 인가하여 셀을 송신한다.
상기 다수의 물리계층처리부(21~24)는 상기 각 ATM계층부(11~14)로 송/수신 셀 상태신호를 인가하여 해당 각 ATM계층부(11~14)로부터 인가되는 송/수신 인에이블신호에 따라 셀을 송수신한다.
전술한 바와 같은, 종래의 ATM 교환기에서 ATM계층과 물리계층간의 정합은 UTOPIA 레벨 1 프로토콜에 의해 이루어 지는데, 먼저 다수의 ATM계층부(11~14)에서 다수의 물리계층처리부(21~24)로 부터 셀이 전송될 경우에, 해당 각 물리계층처리부(21~24)에서 해당 각 ATM계층부(11~14)로 수신 셀 상태신호를 인가하여 전송할 셀이 있음을 알리게 된다.
이에, 해당 각 ATM계층부(11~14)에서는 해당 수신 셀 상태신호를 인가받아 수신 인에이블신호를 해당 각 물리계층처리(21~24)측으로 인가하여 해당 전송할 셀이 셀 버스(CB)를 통해 읽어 오게 된다.
한편, 다수의 ATM계층부(11~14)에서 다수의 물리계층처리부(21~24)로 셀이 전송될 경우에, 해당 각 물리계층처리부(21~24)에서 송신 셀 상태신호를 해당 각 ATM계층부(11~14)로 인가하여 셀을 전송할 만큼 메모리의 여유가 있음을 알리게 된다.
이에, 해당 각 ATM계층부(11~14)에서는 송신 인에이블신호로 해당 셀을 기록(Write)하게 된다.
이와 같이, UTOPIA 레벨 1 프로토콜를 지원하여 ATM계층부과 물리계층처리부간 정합을 할 경우에, 해당 ATM계층부에서는 한 포트의 물리 라인(Physical Line)만을 수용할수 있어 다수의 물리 라인을 수용하는 ATM교환기의 가입자 보드를 설계시 물리 라인의 수만큼 ATM계층와 물리계층이 필요하므로, 불필요하게 많은 양의 ATM칩을 구성하여 원가상승에 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 선택 로직부를 구비하여 ATM계층과 다수의 물리계층으로부터 송수신 할 ATM셀에 대한 해당 물리계층의 포트정보를 인가받아 해당 포트를 선택하여 다수의 물리계층과 단일 ATM계층간의 ATM셀을 정합함으로써, 시스템 설계시 보드 면적을 줄일 수 있고 수용가능한 물리계층의 포트 수를 늘릴 수 있어 원가 절감에 목적이 있다.
도 1은 종래의 ATM교환기에서 다수의 ATM계층과 다수의 물리계층간의 정합을 나타낸 구성 블록도.
도 2는 본 발명의 실시예에 따른 ATM교환기에서 단일 ATM계층과 다수의 물리계층간의 정합을 나타낸 구성 블록도.
도 3은 도 2에 도시한 선택 로직부를 나타낸 구성 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
30: ATM계층부 40: 선택 로직부
40a,40b: 송/수신 다중화부 51~54: 물리계층처리부
상기와 같은 목적을 달성하기 위해 본 발명은 ATM계층부와 다수의 물리계층처리부를 구비하는 ATM교환기에 있어서, 상기 ATM계층부와 각 물리계층처리부로부터 송수신되는 ATM셀에 대한 포트 정보를 인가받아 상기 단일 ATM계층부와 다수의 물리계층처리부간의 ATM셀의 송수신 경로를 결정하는 선택 로직부를 구비하는 하는 것을 특징으로 한다.
한편, 상기 선택 로직부는 상기 ATM계층부로부터 셀 버스를 통해 인가되는 포트 ID에 따라 송신 인에이블신호를 결정하여 상기 물리계층처리부로 인가하는 송신 다중화부와, 상기 다수의 물리계층처리부로부터 인가되는 수신 셀 상태신호에 따라 포토 ID를 결정하여 해당 물리계층처리부로부터 인가되는 셀 시작신호를 해당 포토 ID에 삽입하여 상기 ATM계층부로 인가하는 수신 다중화부를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
본 발명에 따른 ATM교환기에서 ATM계층과 물리계층간의 정합 장치는 도 2에 도시한 바와 같이, ATM계층부(30)와, 선택 로직부(40)와, 다수의 물리계층처리부(51~54)를 구비하여 이루어진다.
상기 ATM계층부(30)와 다수의 물리계층처리부(21~24)간의 ATM셀을 송수신하는데 각각 셀 버스(CB; Cell Bus)와 제어선(CL)에 의해 연결되고, 상기 선택 로직부(40)는 상기 ATM계층부(30)와 각 물리계층처리부(51~54)로부터 송수신되는 ATM셀에 대한 포트 정보를 인가받아 상기 단일 ATM계층부(30)와 다수의 물리계층처리부(51~54)간의 ATM셀의 송수신 경로를 결정한다.
이때, 해당 셀 버스(CB; Cell Bus)는 셀과 관련된 데이타 버스이며, 해당 제어선(CL)은 셀 전송에 관련된 제어 신호로 송/수신 인에이블신호와, 송/수신 셀 상태신호와, 셀 시작신호(Rxsoc)등으로 이루어진다.
여기서, 도 3에 도시한 바와 같이, 상기 선택 로직부(40)는 상기 ATM계층부(30)로부터 셀 버스(CB)를 통해 인가되는 포트 ID에 따라 송신 인에이블신호(Txen*)를 결정하여 상기 물리계층처리부(51~54)로 인가하는 송신 다중화부(40a)와, 상기 다수의 물리계층처리부로(51~54)부터 인가되는 수신 셀 상태신호에 따라 포토 ID를 결정하여 해당 물리계층처리부(51~54)로부터 인가되는 셀 시작신호(Rxsoc)를 해당 포토 ID에 삽입하여 상기 ATM계층부(30)로 인가하는 수신 다중화부(40b)를 구비하여 이루어진다.
전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면 따라 상세하게 설명하면 다음과 같다.
먼저, 단일 ATM계층부(30)에서 다수의 물리계층처리부(51~54)로부터 셀이 전송될 경우를 살펴보면, 해당 각 물리계층처리부(51~54)의 라인 포트 번호와 관계없이 선택 로직부(40)를 통해서 해당 ATM계층부(30)측으로 수신 셀 상태신호를 인가하여 전송될 셀이 있음을 알리게 된다.
이때, 선택 로직부(40)내의 수신 다중화부(40b)에서는 각 물리계층처리부(51~54)의 라인 포트의 수신 셀 상태신호를 체크하여 어느 물리계층처리부(51~54)의 라인 포트에서 인가된 것인지 알게 되므로 해당 물리계층처리부(51~54)의 실제 포트 ID를 결정하게 된다.
이에, 해당 ATM계층부(30)에서는 해당 선택 로직부(40)로부터 해당 수신 셀 상태신호를 인가받아 해당 물리계층처리부(51~54)에서 셀이 있음을 알고 해당 선택 로직부(40)를 통해 해당 각 물리계층처리부(51~54)로 수신 인에이블신호를 인가하여 셀 버스(CB)를 통해 ATM셀 읽기를 시도하게 된다.
이때, 선택 로직부(40)내의 수신 다중화부(40b)에서는 해당 ATM계층부(30)로부터 인가된 수신 셀 상태신호가 어느 물리계층처리부(51~54)의 라인 포트에서 인가된 것인지 알기 때문에 해당 ATM계층부(30)에서 인가된 수신 인에이블신호를 해당 물리계층처리부(51~54)의 라인 포트로 인가하게 된다.
이에, 해당 물리계층처리부(51~54)의 라인 포트로 수신 인에이블신호를 인가받게 되면 해당 포트에서 53바이트의 셀을 53사이클 동안 해당 ATM계층부(30)로 전송된다.
이때, 선택 로직부(40)내의 수신 다중화부(40b)에서는 해당 ATM계층부(30)측으로 인가되는 셀의 2비트만 해당 물리계층처리부(51~54)로부터 인가받아 수신 셀 시작 신호(Rxsoc)가 '하이'레벨인 셀의 첫사이클 동안 해당 셀에 포트 ID를 삽입하여 셀 버스(CB)를 통해 해당 ATM계층부(30)측으로 인가하게 된다..
한편, 단일 ATM계층부(30)에서 다수의 물리계층처리부(51~54)로 셀을 전송할 경우에, 해당 각 물리계층처리부(21~24)에서 송신 셀 상태신호를 선택 로직부(40)를 통해서 해당 각 ATM계층부(11~14)로 인가하여 셀을 전송할 만큼 메모리의 여유가 있음을 알리게 된다.
이에, 해당 ATM계층부(30)에서는 해당 물리계층 처리부(51~54)로 인가할 셀이 있으면 곧바로 전송을 시도하는데, 이때 셀 버스(CB)를 통해 53바이트의 셀을 53사이클 동안 인가하는 동시에 해당 선택 로직부(40)로 제어선(CL)을 통해 송신 인에이블 신호를 인가하게 된다.
이때, 해당 ATM계층부(30)로부터 인가되는 셀의 첫 사이클 동안 포트 ID가 실려 있게 된다.
이에 따라, 해당 선택 로직부(40)내의 송신 다중화부(40a)에서는 해당 ATM계층부(30)로부터 인가되는 ATM헤더의 GFC(Generic Flow Control)필드에 있는 포트 ID를 확인하여 해당 물리계층처리부(51~54)의 실제 포트 ID에 따라 어느 포트에 송신 인에이블신호를 인가할지를 결정하여 해당 물리계층처리부(51~54)로 인가하게 된다.
그러면, 해당 ATM계층부(30)에서는 해당 선택 로직부(40)내의 송신 다중화부(40a)에서 결정된 송신 인에이블신호를 인가함에 따라 ATM셀이 셀 버스(CB)를 통해 해당 물리계층처리부(51~54)의 포트로 전송하게 된다.
이와 같이, 본 발명은 선택 로직부를 구비하여 ATM계층과 다수의 물리계층으로부터 송수신 할 ATM셀에 대한 해당 물리계층의 포트정보를 인가받아 해당 포트를 선택하여 다수의 물리계층과 단일 ATM계층간의 ATM셀을 정합함으로써, 시스템 설계시 보드 면적을 줄일 수 있고 수용가능한 물리계층의 포트 수를 늘릴 수 있어 원가 절감의 효과가 있다.
전술한 바와 같이, 본 발명은 선택 로직부를 구비하여 ATM계층과 다수의 물리계층으로부터 송수신 할 ATM셀에 대한 해당 물리계층의 포트정보를 인가받아 해당 포트를 선택하여 다수의 물리계층과 단일 ATM계층간의 ATM셀을 정합함으로써, 시스템 설계시 보드 면적을 줄일 수 있고 수용가능한 물리계층의 포트 수를 늘릴 수 있어 원가 절감의 효과가 있다.

Claims (2)

  1. ATM계층부(30)와 다수의 물리계층처리부(51~54)를 구비하는 ATM교환기에 있어서,
    상기 ATM계층부(30)와 각 물리계층처리부(51~54)로부터 송수신되는 ATM셀에 대한 포트 정보를 인가받아 상기 단일 ATM계층부(30)와 다수의 물리계층처리부(51~54)간의 ATM셀의 송수신 경로를 결정하는 선택 로직부(40)를 구비하는 것을 특징으로 하는 ATM 교환기에서 단일 ATM계층과 다수의 물리계층간의 정합 회로.
  2. 제1항에 있어서,
    상기 선택 로직부(40)는 상기 ATM계층부(30)로부터 셀 버스(CB)를 통해 인가되는 포트 ID에 따라 송신 인에이블신호를 결정하여 상기 물리계층처리부(51~54)로 인가하는 송신 다중화부(40a)와; 상기 다수의 물리계층처리부로(51~54)부터 인가되는 수신 셀 상태신호에 따라 포토 ID를 결정하여 해당 물리계층처리부(51~54)로부터 인가되는 셀 시작신호(Rxsoc)를 해당 포토 ID에 삽입하여 상기 ATM계층부(30)로 인가하는 수신 다중화부(40b)를 구비하는 것을 특징으로 하는 ATM 교환기에서 단일 ATM계층과 다수의 물리계층간의 정합 회로.
KR1019980037808A 1998-09-14 1998-09-14 에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로 KR20000019617A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037808A KR20000019617A (ko) 1998-09-14 1998-09-14 에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037808A KR20000019617A (ko) 1998-09-14 1998-09-14 에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로

Publications (1)

Publication Number Publication Date
KR20000019617A true KR20000019617A (ko) 2000-04-15

Family

ID=19550502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037808A KR20000019617A (ko) 1998-09-14 1998-09-14 에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로

Country Status (1)

Country Link
KR (1) KR20000019617A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603571B1 (ko) * 2004-09-24 2006-07-24 삼성전자주식회사 싱글 ｐｈｙ 링크계층소자와 멀티 ｐｈｙ물리계층소자와의 정합장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603571B1 (ko) * 2004-09-24 2006-07-24 삼성전자주식회사 싱글 ｐｈｙ 링크계층소자와 멀티 ｐｈｙ물리계층소자와의 정합장치 및 방법

Similar Documents

Publication Publication Date Title
US5724348A (en) Efficient hardware/software interface for a data switch
US5617547A (en) Switch network extension of bus architecture
US5418786A (en) Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol
JPH06276214A (ja) Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム
US6061784A (en) Method and device for transferring data frames within a serial stream
CZ280707B6 (cs) Komunikační systém
US6690670B1 (en) System and method for transmission between ATM layer devices and PHY layer devices over a serial bus
KR20000019617A (ko) 에이티엠교환기에서 에이티엠계층과 다수의 물리계층간의정합 회로
US5630063A (en) Data distribution system for multi-processor memories using simultaneous data transfer without processor intervention
WO2000055742A2 (en) System for interconnecting circuit boards housed within a chassis
US6618376B2 (en) ATM utopia bus snooper switch
KR100258764B1 (ko) 에이티엠 계층과 물리 계층간의 셀전송 장치및 방법
US6266748B1 (en) Priority encoding for FIFO memory devices that interface multiple ports to a data receiving device
KR100198467B1 (ko) Atm 교환기의 스탠바이 프로세서 통신장치 및 이를 이용한 통신 방법
KR100472772B1 (ko) 적층확장형 시스템의 슬레이브 시스템 관리방법
KR0168918B1 (ko) 비동기 전달 모드 셀 송/수신 기능 시험방법
JP2002524889A5 (ko)
US5452301A (en) Data transmission and control system using local, externally generated D, Q, and M bits in X.25 packets
US5708661A (en) Asynchronous transfer mode cell demultiplexing control apparatus
KR100241333B1 (ko) 비동기 전달방식 교환기에서의 4개의 t1/e1 프레임 릴레이연동장치
KR100296039B1 (ko) 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법
EP0369116B1 (en) TDM switching matrix controller
KR100231458B1 (ko) 일반적인 흐름제어를 이용한 atm 교환기내의 보드 제어방법
JP3661575B2 (ja) Ａｔｍセル伝送システム
EP0651336A1 (en) Switch network extension of bus architecture

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination