KR20000018416A - Ball grid array package - Google Patents
Ball grid array package Download PDFInfo
- Publication number
- KR20000018416A KR20000018416A KR1019980035995A KR19980035995A KR20000018416A KR 20000018416 A KR20000018416 A KR 20000018416A KR 1019980035995 A KR1019980035995 A KR 1019980035995A KR 19980035995 A KR19980035995 A KR 19980035995A KR 20000018416 A KR20000018416 A KR 20000018416A
- Authority
- KR
- South Korea
- Prior art keywords
- grid array
- ball grid
- semiconductor chip
- package
- array package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
Abstract
Description
본 발명은 볼 그리드 어레이 패키지(Ball Gride Array Package)에 관한 것으로서, 보다 상세하게는 일면에 핀(Pin)으로써 동일 형상의 솔더 볼(Solder Ball)들이 구성되는 패키지의 소정 위치에 시각적으로 구분 가능한 표시를 하여 유니트 상태에서 핀의 위치 및 패키지의 방향을 쉽게 식별할 수 있도록 개선한 볼 그리드 어레이 패키지에 관한 것이다.The present invention relates to a ball grid array package (Ball Gride Array Package), more specifically, a display that can be visually distinguishable at a predetermined position of the package that is formed of solder balls of the same shape as a pin (Pin) on one surface The present invention relates to an improved ball grid array package for easily identifying pin positions and package directions in a unit state.
최근, 휴대기기의 보급과 함께 대용량과 다기능을 가지면서 작고 가벼운 반도체 패키지가 요구되고 있으며, 그에 따라서 반도체 패키지는 그 크기가 칩의 크기에 근접되게 개발되어 양산되고 있다.Recently, with the spread of portable devices, small and light semiconductor packages having large capacities and multifunctions are required, and accordingly, semiconductor packages have been developed and mass-produced to be close to the size of chips.
전술한 조건을 만족시키는 반도체 패키지로써 볼 그리드 어레이 패키지가 주종을 이루며, 핀으로써 터미널 기능을 갖는 볼 간의 간격이 1㎜이하인 경우는 파인 피치(Fine Pitch) 볼 그리드 어레이 패키지라 한다.A ball grid array package is mainly used as a semiconductor package that satisfies the above-mentioned conditions, and when a pitch between balls having a terminal function as a pin is 1 mm or less, it is called a fine pitch ball grid array package.
일반적인 파인 피치 볼 그리드 어레이 패키지는 도 1a 및 도 1b에 나타난 바와 같은 형상을 갖는다.A typical fine pitch ball grid array package has a shape as shown in FIGS. 1A and 1B.
여기에서 볼 그리드 어레이 패키지(10)는 반도체칩(14)이 플렉시블 서키트 테이프(Flexible Circuit Tape)(12)에 부착되고, 반도체 칩(14)의 주변에 수지재의 인캡슐런트(Encapsulant)(15)가 구성되며, 플렉시블 서키트 테이프(12)의 저면에는 솔더볼(16)들의 어레이가 돌출되도록 구성된다.Here, the ball grid array package 10 includes a semiconductor chip 14 attached to a flexible circuit tape 12, and an encapsulant 15 of a resin material around the semiconductor chip 14. Is configured, and an array of solder balls 16 protrudes from the bottom of the flexible circuit tape 12.
일반적으로 스트립 상태에서 파인 피치 볼 그리드 어레이 패키지는 노출된 패턴 등으로 상하좌우가 구분될 수 있어서 핀(예를 들면 1번 핀)의 정확한 위치 확인이 가능하다. 그러나, 도 1a 및 도 1b와 같이 유니트 단위로 패키징된 상태에서는 패키지의 상하와 좌우가 동상이기 때문에 패키지의 핀의 정확한 위치 확인이 어렵다.In general, a fine pitch ball grid array package in a strip state may be divided into upper, lower, left, and right sides by an exposed pattern, and thus pins (for example, pin 1) may be correctly identified. However, in the state of packaging in units of units as shown in FIGS. 1A and 1B, since the upper and lower sides and the left and right sides of the package are in phase, it is difficult to accurately check pin positions of the package.
본 발명의 목적은 외부에 일정 위치에 시각적으로 구분가능한 표시를 형성함으로써 유니트로 패키징된 상태에서도 패키지의 방향 구분 및 핀의 정확한 위치식별을 가능토록함에 있다.It is an object of the present invention to form a visually distinguishable mark at a certain position on the outside so that the direction of the package can be distinguished and the pin can be accurately identified even in a packaged state.
본 발명의 또다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
도 1a와 도 1b는 종래의 볼 그리드 어레이 패키지의 평면과 배면을 나타내는 사시도이다.1A and 1B are perspective views showing a plane and a rear surface of a conventional ball grid array package.
도 2는 본 발명에 따른 볼 그리드 어레이 패키지의 제 1 실시예를 나타내는 배면도이다.2 is a rear view showing a first embodiment of a ball grid array package according to the present invention.
도 3은 본 발명에 따른 볼 그리드 어레이 패키지의 제 2 실시예를 나타내는 평면도이다.3 is a plan view showing a second embodiment of a ball grid array package according to the present invention.
도 4는 본 발명에 다른 볼 그리드 어레이 패키지의 제 3 실시예를 나타내는 평면도이다.4 is a plan view showing a third embodiment of a ball grid array package according to the present invention.
본 발명에 따른 볼 그리드 어레이 패키지는 소정 위치에 시각적으로 판별 가능한 표시가 형성됨으로써 패키지의 방향성과 핀들의 위치확인이 가능하도록 구성된다.The ball grid array package according to the present invention is configured to enable the identification of the orientation and the pins of the package by forming a visually discernible display at a predetermined position.
그리고, 상기 표시는 플렉시블 서키트 테이프의 소정 위치를 컷팅(모따기)하거나, 반도체 칩의 표면에 소정 문양을 새기거나 또는 반도체 칩의 소정 모서리 영역을 상기 인캡슐런트로 한정적으로 코팅하여 형성될 수 있다.The marking may be formed by cutting (chamfering) a predetermined position of the flexible circuit tape, carving a predetermined pattern on the surface of the semiconductor chip, or by coating a predetermined corner region of the semiconductor chip with the encapsulant.
따라서, 유니트로 패키징되더라도 손쉽게 핀들의 위치가 식별될 수 있다.Thus, even if packaged in units, the location of the pins can be easily identified.
이하, 본 발명에 따른 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 볼 그리드 어레이 패키지에 방향성을 부여하여 유니트로 제작된 볼 그리드 어레이 패키지의 방향 및 그에 따른 솔더 볼들의 핀 번호를 정확히 확인하는 것이며, 이를 위하여 패키지의 소정 위치에 시각적으로 확인가능한 표시가 형성된다.The present invention is to accurately determine the direction of the ball grid array package and the pin number of the solder balls according to the direction of the ball grid array package made by the unit by providing the direction, for this purpose, a visually identifiable mark is formed at a predetermined position of the package do.
그에 따른 실시예는 다양하게 개시될 수 있으며, 제 1 실시예로써 도 2와 같이 일측면이 모따기 처리됨으로써 방향이 구분될 수 있다.The embodiment according to this can be variously disclosed, and as the first embodiment, one side can be divided by chamfering, as shown in FIG. 2.
이에 대하여 구체적으로 설명하면, 볼 그리드 어레이 패키지(20)는 소정 공정에 따라서 반도체 칩(도 3 및 도 4에 도시됨)(24)이 플렉시블 서키트 테이프(22)에 부착되고, 반도체 칩(24)의 주변에 수지재의 인캡슐런트(25)가 형성되며, 플렉시블 서키트 테이프(22)의 하부로는 솔더볼(26)들의 어레이가 돌출되도록 구성된다.Specifically, the ball grid array package 20 has a semiconductor chip (shown in FIGS. 3 and 4) 24 attached to the flexible circuit tape 22 according to a predetermined process, and the semiconductor chip 24. The encapsulant 25 of the resin material is formed at the periphery thereof, and the array of the solder balls 26 protrudes from the lower portion of the flexible circuit tape 22.
제 1 실시예의 표시는 볼 그리드 어레이 패키지(20)를 이루는 플렉시블 서키트 테이프(22)의 한 모서리가 모따기됨으로써 형성된다.The marking of the first embodiment is formed by chamfering one edge of the flexible circuit tape 22 constituting the ball grid array package 20.
모따기된 면(28)은 솔더볼(26)들의 핀번호를 판단하는 기준이 되며, 모따기된 면(28)이 형성된 장변과 단변을 구분하여 모서리에 근접되는 솔더볼(26)부터 번호가 정해질 수 있다. 그리고, 유니트로 패키징되더라도 모따기된 면(28)의 위치가 시각적으로 쉽게 확인될 수 있어서, 볼 그리드 어레이 패키지(28)의 방향성과 핀 번호가 정확히 식별될 수 있다.The chamfered surface 28 serves as a criterion for determining the pin numbers of the solder balls 26. The chamfered surface 28 may be numbered from the solder balls 26 close to the corners by distinguishing the long side and the short side on which the chamfered surface 28 is formed. . And even if packaged in units, the location of the chamfered surface 28 can be easily visually identified, so that the directionality and pin number of the ball grid array package 28 can be accurately identified.
그리고, 제 2 실시예는 제 1 실시예와 다르게 반도체 칩(24)의 표면에 소정 문양(30)이 새겨짐으로써 표시가 이루어질수 있다. 그러므로, 유니트 상태에서 제 1 실시예와 같이 쉽게 볼 그리드 어레이 패키지(20)의 방향성과 핀 번호가 정확히 식별될 수 있다. 그리고 시각적으로 양호하게 판별되기 위하여 다양한 문양의 표시가 가능하고, 색상을 가미하여 시각적인 효과를 부각시킬 수 있다.In addition, unlike the first embodiment, the second embodiment may display by engraving a predetermined pattern 30 on the surface of the semiconductor chip 24. Therefore, in the unit state, the directionality and pin number of the ball grid array package 20 can be easily identified as in the first embodiment. In order to visually discriminate well, various patterns can be displayed and visual effects can be emphasized by adding color.
또한, 제 3 실시예는 반도체 칩(24)의 한 모서리를 인캡슐런트(25)로 오버 코팅시킨 표시(32)를 형성함으로써 볼 그리드 어레이 패키지의 방향성을 판단하고 핀 번호를 판단하는데 효과적으로 이용될 수 있다.In addition, the third embodiment can be effectively used to determine the directionality and pin number of the ball grid array package by forming the marks 32 overcoating one edge of the semiconductor chip 24 with the encapsulant 25. Can be.
물론 또다른 실시예로써 솔더볼의 변형 등 다양한 부분에 표시가 형성될 수 있음은 자명하다.Of course, as another embodiment, it is apparent that the marking may be formed on various parts such as deformation of the solder ball.
이상에서 상세히 설명한 바와 같이, 본 발명은 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다.As described in detail above, the present invention has been described in detail with respect to preferred embodiments, but those skilled in the art to which the present invention pertains, various embodiments of the present invention without departing from the spirit and scope of the present invention It will be appreciated that the present invention may be modified or modified as described above.
따라서, 본 발명에 의하면 볼 그리드 어레이 패키지가 유니트로 패키징되더라도 표시에 의하여 쉽게 패키지의 방향성과 핀의 위치를 확인할 수 있기 때문에 조립성 및 조립된 상태의 확인 작업 등이 용이해지는 효과가 있다.Therefore, according to the present invention, even if the ball grid array package is packaged as a unit, the orientation and pin positions of the package can be easily identified by the display, thereby making it easy to assemble and check the assembled state.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035995A KR20000018416A (en) | 1998-09-02 | 1998-09-02 | Ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035995A KR20000018416A (en) | 1998-09-02 | 1998-09-02 | Ball grid array package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000018416A true KR20000018416A (en) | 2000-04-06 |
Family
ID=19549263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035995A KR20000018416A (en) | 1998-09-02 | 1998-09-02 | Ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000018416A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723497B1 (en) * | 2005-08-11 | 2007-06-04 | 삼성전자주식회사 | Substrate having a different surface treatment in solder ball land and semiconductor package including the same |
| US7541294B2 (en) | 2001-04-13 | 2009-06-02 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
-
1998
- 1998-09-02 KR KR1019980035995A patent/KR20000018416A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541294B2 (en) | 2001-04-13 | 2009-06-02 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| KR100723497B1 (en) * | 2005-08-11 | 2007-06-04 | 삼성전자주식회사 | Substrate having a different surface treatment in solder ball land and semiconductor package including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644102A (en) | Integrated circuit packages with distinctive coloration | |
| US5521427A (en) | Printed wiring board mounted semiconductor device having leadframe with alignment feature | |
| US20040242058A1 (en) | Electrical connector with accurate measuring benchmarks | |
| JPS6114739A (en) | Semiconductor device | |
| KR20000018416A (en) | Ball grid array package | |
| EP1223605B1 (en) | Container for electric device | |
| US9196608B2 (en) | Method of chip positioning for multi-chip packaging | |
| JP2007048989A (en) | Semiconductor device and its marking method | |
| EP1478022A1 (en) | Integrated circuit package marked with product tracking information | |
| JPH1126895A (en) | Face mounted parts | |
| KR19980020175A (en) | A reel-type printed circuit board | |
| JP3857404B2 (en) | Printed wiring board | |
| US5216277A (en) | Lead frames with location eye point markings | |
| KR100891651B1 (en) | Circuit substrate for semiconductor | |
| KR20040056690A (en) | Semiconductor chip package having index groove | |
| KR101824117B1 (en) | Ball grid array package having index marker and method for manufacturing the same | |
| JPH11251695A (en) | Printed wiring board | |
| JP2002016189A (en) | Ic package and manufacturing method thereof | |
| KR20000016127A (en) | Semiconductor package and device socket | |
| KR19990031265U (en) | Structure of Micro Film for Micro Ball Grid Array Semiconductor Package | |
| JPH0574666A (en) | Semiconductor device | |
| JPH01260843A (en) | Ic package | |
| KR200168502Y1 (en) | Semiconductor package | |
| JP2818700B2 (en) | Semiconductor device | |
| JPH07183444A (en) | Surface mount device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |