KR101824117B1 - Ball grid array package having index marker and method for manufacturing the same - Google Patents

Ball grid array package having index marker and method for manufacturing the same Download PDF

Info

Publication number
KR101824117B1
KR101824117B1 KR1020170090444A KR20170090444A KR101824117B1 KR 101824117 B1 KR101824117 B1 KR 101824117B1 KR 1020170090444 A KR1020170090444 A KR 1020170090444A KR 20170090444 A KR20170090444 A KR 20170090444A KR 101824117 B1 KR101824117 B1 KR 101824117B1
Authority
KR
South Korea
Prior art keywords
substrate
index marker
solder balls
index
solder ball
Prior art date
Application number
KR1020170090444A
Other languages
Korean (ko)
Inventor
장현순
강상석
권기덕
성천준
유도선
이진석
Original Assignee
주식회사 티에스피글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피글로벌 filed Critical 주식회사 티에스피글로벌
Priority to KR1020170090444A priority Critical patent/KR101824117B1/en
Application granted granted Critical
Publication of KR101824117B1 publication Critical patent/KR101824117B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

A ball grid array (BGA) package according to the present invention comprises: a substrate; a plurality of solder balls attached to one surface of the substrate; and an index marker formed on the one surface of the substrate to display a reference direction of the solder balls. The index marker is formed in a blank area where the solder balls are not attached on the one surface of the substrate. The BGA package according to the present invention can easily confirm the reference position of the solder balls by adding a separate index marker indicating the reference position of the solder balls in addition to a conventional index marker. In particular, even when the index marker of the upper surface of the package is erased, the reference position of the solder balls can be easily confirmed with naked eyes by using the added index marker.

Description

인덱스 마커를 포함하는 볼 그리드 어레이 패키지 및 이의 제조 방법 { BALL GRID ARRAY PACKAGE HAVING INDEX MARKER AND METHOD FOR MANUFACTURING THE SAME }TECHNICAL FIELD [0001] The present invention relates to a ball grid array package including an index marker and a method of manufacturing the ball grid array package.

실시예들은 인덱스 마커(index marker)를 포함하는 볼 그리드 어레이(Ball Grid Array; BGA) 패키지 및 이의 제조 방법에 대한 것으로, 보다 상세하게는 BGA 패키지의 하부면 특정 위치에 인덱스 마커를 추가하여 육안으로 쉽게 구별할 수 있도록 한 BGA 패키지와 이의 제조 방법에 대한 것이다.Embodiments are directed to a ball grid array (BGA) package including an index marker and a method of manufacturing the same. More particularly, the present invention relates to a ball grid array And a method for manufacturing the BGA package.

볼 그리드 어레이(Ball Grid Array; BGA) 패키지란 집적 회로(Integrated Circuit; IC)에서 사용되는 표면 실장 패키지로서, 2차원 평면에 격자 형태로 배열된 구형의 솔더 볼(solder ball)을 단자로 이용하여 IC 칩을 시스템 인쇄회로기판(Printed Circuit Board; PCB) 등에 연결하는 형태의 패키지를 지칭한다.A ball grid array (BGA) package is a surface mount package used in an integrated circuit (IC), in which a spherical solder ball arranged in a lattice form on a two-dimensional plane is used as a terminal Refers to a package in which an IC chip is connected to a system printed circuit board (PCB) or the like.

대부분의 BGA 패키지들은 IC 칩 방향을 파악하기 위하여 그리드의 최상단 좌측 모서리에 위치하는 기준 솔더 볼(통상, A1 볼 이라고 지칭한다)의 위치를 나타내는 인덱스 마커(index marker)를 가지고 있다. 인덱스 마커는 패키지 상부면에 점 등으로 표시될 수도 있으나, 상부면 마킹을 진행하기 전에도 시험 등의 목적으로 인하여 기준 솔더 볼의 위치를 파악할 필요성이 있는 경우가 있고, 이러한 경우에는 솔더 볼이 부착되는 패키지의 하부면에도 인덱스 마커를 형성할 필요가 있다.Most BGA packages have an index marker that indicates the location of a reference solder ball (commonly referred to as an A1 ball) located at the top left corner of the grid to identify the orientation of the IC chip. The index markers may be indicated by dots on the top surface of the package, but it may be necessary to determine the location of the reference solder balls for purposes such as testing before proceeding with the top surface marking. In such a case, It is necessary to form an index marker on the lower surface of the package.

도 1은 종래 기술에 따른 BGA 패키지의 인덱스 마커를 나타내는 BGA 패키지의 저면도이다. 도 1을 참조하면, 종래에는 솔더 볼(2)의 어레이가 부착되는 기판(1)의 하부면에서 기준 솔더 볼(2') 이 위치하는 모서리에 특정 형상, 예컨대, 삼각형 형태의 부재를 인덱스 마크(20)로서 추가하여 그 쪽에 기준 솔더 볼(2')이 있음을 나타내었다. 이 경우 인덱스 마크(10)는 육안으로 쉽게 구분할 수 있도록 금(gold) 색상으로 만드는 것이 일반적이다.1 is a bottom view of a BGA package showing an index marker of a conventional BGA package. Referring to FIG. 1, a specific shape, for example, a triangular-shaped member is formed on an edge where the reference solder ball 2 'is located on the lower surface of the substrate 1 to which the array of solder balls 2 is attached, (20), indicating that there is a reference solder ball (2 ') on that side. In this case, the index mark 10 is generally made of a gold color so that it can be easily distinguished by the naked eye.

도 2는 또 다른 종래 기술에 따른 BGA 패키지의 인덱스 마커를 나타내는 BGA 패키지의 저면도이다. 도 2를 참조하면, 하부면의 인덱스 마킹을 위한 또 다른 예로서 PCB 수준에서 구분이 가능한 특이한 형상을 인덱스 마커(20)로서 추가하는 방법이 있다. 그런데, 본 예와 같이 PCB 수준에서 인덱스 마커(20)를 형성하는 경우 육안으로는 인덱스 마커(20)를 구분하는 것이 어렵다. 따라서 이 경우에는 제품 생산 공정 중에 광학 설비를 사용하여 인덱스 마커(20)를 확인하는 방법이 사용된다.2 is a bottom view of a BGA package showing an index marker of a BGA package according to another prior art. Referring to FIG. 2, as another example of index marking on the lower surface, there is a method of adding a unique shape that can be distinguished at the PCB level as the index marker 20. However, when the index marker 20 is formed at the PCB level as in the present example, it is difficult to distinguish the index markers 20 from the naked eye. Therefore, in this case, a method of identifying the index marker 20 using the optical equipment during the production process of the product is used.

그러나 별도의 광학 설비를 사용하여 인덱스 마커(20)를 확인하려면 별도의 설비 투자가 필요하며, 또한 인덱스 마커(20)의 확인이 해당 설비를 통해서만 가능하므로 공정 엔지니어들이 분석 등의 목적으로 기준 솔더 볼(2')의 위치를 확인하고자 하더라도 위치 확인이 쉽지 않은 문제점이 있다. 특히, 제품 재활용 등의 목적으로 패키지 상부면의 마킹을 지워야 하는 경우에는, 상부면 마킹을 지우고 나면 기준 솔더 볼(2')의 위치를 육안으로는 식별할 수 없게 되므로 추가 마킹의 실시나 제품의 시험 등에 문제가 생기게 된다.However, in order to identify the index marker 20 using a separate optical equipment, a separate facility investment is required. Also, since the index marker 20 can be confirmed only through the corresponding facility, It is not easy to confirm the position even if it is attempted to confirm the position of the head 2 '. In particular, when the marking on the upper surface of the package is to be erased for the purpose of product recycling or the like, since the position of the reference solder ball 2 'can not be visually recognized after erasing the upper surface marking, There is a problem in the test and the like.

한국공개특허공보 제10-2003-0066996호Korean Patent Publication No. 10-2003-0066996

본 발명에 따르면, 볼 그리드 어레이(Ball Grid Array; BGA) 패키지에 종래 기술에 따라 형성되는 하부면 인덱스 마커(index marker)가 육안으로 식별하기 어려울 경우를 대비하여, 패키지 하부면의 특정 위치에 인덱스 마커를 추가하여 기준 솔더 볼(solder ball)의 위치를 육안으로 쉽게 구별할 수 있는 BGA 패키지와 이의 제조 방법을 제공할 수 있다.According to the present invention, in the case where a bottom surface index marker formed in a ball grid array (BGA) package according to the prior art is hard to be visually recognized, A marker can be added to provide a BGA package in which the position of the reference solder ball can be easily distinguished by the naked eye, and a manufacturing method thereof.

일 실시예에 따른 볼 그리드 어레이(Ball Grid Array; BGA) 패키지는, 기판; 상기 기판의 일 표면에 부착된 복수 개의 솔더 볼(solder ball); 및 상기 복수 개의 솔더 볼의 기준 방향을 표시하도록 상기 기판의 상기 일 표면에 형성된 인덱스 마커(index marker)를 포함한다. 이때, 상기 인덱스 마커는 상기 기판의 상기 일 표면에서 상기 복수 개의 솔더 볼이 부착되지 않는 공백 영역에 형성된다. A ball grid array (BGA) package according to an embodiment includes a substrate; A plurality of solder balls attached to a surface of the substrate; And an index marker formed on the one surface of the substrate to indicate a reference direction of the plurality of solder balls. At this time, the index markers are formed on the one surface of the substrate in a blank area where the plurality of solder balls are not attached.

일 실시예에서, 상기 공백 영역은 몰딩 컴파운드(molding compound)로 덮인 몰드 영역(mold area)이다.In one embodiment, the blank area is a mold area covered with a molding compound.

일 실시예에서, 상기 기판의 상기 일 표면은 상기 솔더 볼이 부착되고 서로 이격되어 위치하는 제1 영역 및 제2 영역을 포함하고, 상기 몰드 영역은 상기 제1 영역과 상기 제2 영역 사이에 위치한다.In one embodiment, the one surface of the substrate includes a first region and a second region in which the solder balls are attached and spaced apart from each other, and the mold region is positioned between the first region and the second region do.

일 실시예에서, 상기 인덱스 마커는 레이저에 의하여 상기 기판이 부분적으로 변형되어 형성된 것이다. In one embodiment, the index marker is formed by partially deforming the substrate by a laser.

일 실시예에 따른 BGA 패키지는, 상기 기판의 상기 일 표면에 형성되며 상기 기판의 모서리로부터 미리 설정된 거리 내에 위치하는 또 다른 인덱스 마커를 더 포함한다.The BGA package according to one embodiment further comprises another index marker formed on the one surface of the substrate and positioned within a predetermined distance from the edge of the substrate.

일 실시예에서, 상기 인덱스 마커의 위치 또는 형상 중 하나 이상은, 상기 복수 개의 솔더 볼 중 미리 설정된 기준 솔더 볼의 위치에 기초하여 결정된다.In one embodiment, at least one of the position or shape of the index markers is determined based on the position of the predetermined reference solder ball among the plurality of solder balls.

일 실시예에서, 상기 인덱스 마커는, 상기 기판의 중심에 대하여 상기 기준 솔더 볼과 동일한 측면에 위치한다.In one embodiment, the index marker is located on the same side as the reference solder ball with respect to the center of the substrate.

일 실시예에서, 상기 인덱스 마커는 상기 기준 솔더 볼이 위치한 방향으로 돌출되도록 휘어지거나 꺾인 형상을 갖는다.In one embodiment, the index marker is bent or bent so as to protrude in the direction in which the reference solder ball is located.

일 실시예에 따른 BGA 패키지의 제조 방법은, 기판 및 상기 기판의 일 표면에 부착된 복수 개의 솔더 볼을 포함하는 패키지를 제조하는 단계; 및 상기 기판의 상기 일 표면에서 상기 복수 개의 솔더 볼이 부착되지 않는 공백 영역에 인덱스 마커를 형성하는 단계를 포함한다.A method of manufacturing a BGA package according to an embodiment includes the steps of: preparing a package including a substrate and a plurality of solder balls attached to a surface of the substrate; And forming an index marker on the one surface of the substrate in a blank area where the plurality of solder balls are not attached.

일 실시예에서, 상기 인덱스 마커를 형성하는 단계는, 상기 인덱스 마커가 형성될 상기 기판 영역에 레이저 빔을 조사하는 단계를 포함한다.In one embodiment, the step of forming the index markers comprises irradiating a laser beam to the substrate area on which the index markers are to be formed.

일 실시예에 따른 BGA 패키지의 제조 방법은, 상기 기판의 상기 일 표면에 상기 기판의 모서리로부터 미리 설정된 거리 내에 위치하는 또 다른 인덱스 마커를 형성하는 단계를 더 포함한다.The method of manufacturing a BGA package according to an embodiment further comprises forming another index marker positioned on the one surface of the substrate within a predetermined distance from an edge of the substrate.

일 실시예에 따른 BGA 패키지의 제조 방법은, 상기 인덱스 마커를 형성하는 단계 전에, 상기 기판의 상기 일 표면의 일부를 몰딩 컴파운드로 덮는 단계를 더 포함하며, 상기 인덱스 마커는 상기 몰딩 컴파운드로 덮인 영역에 형성된다.The method of manufacturing a BGA package according to an embodiment may further include covering a part of the one surface of the substrate with a molding compound before forming the index marker, As shown in FIG.

본 발명에 따른 볼 그리드 어레이(Ball Grid Array; BGA) 패키지는, 종래의 인덱스 마커(index marker)에 더하여 기준 솔더 볼(solder ball)의 위치를 나타내는 별도의 인덱스 마커를 패키지 하부면의 특정 위치에 추가함으로써, 종래의 인덱스 마커가 지워진 경우에도 추가된 인덱스 마커를 이용하여 기준 솔더 볼의 위치를 용이하게 확인할 수 있도록 구성된다.The ball grid array (BGA) package according to the present invention is characterized in that in addition to a conventional index marker, a separate index marker indicating the position of the reference solder ball is disposed at a specific position The position of the reference solder ball can be easily confirmed by using the added index marker even when the conventional index marker is erased.

본 발명에 따른 BGA 패키지는, 마킹에 대한 제거를 진행하는 제품에 특히 유용하게 활용될 수 있다. 예를 들어, 집적회로(Integrated Circuit; IC) 재활용 등의 목적으로 패키지 상부면에 존재하는 인덱스 마커를 지운 경우에도, 본 발명에 따라 추가된 인덱스 마커를 이용하여 육안으로 기준 솔더 볼의 위치를 용이하게 확인할 수 있는 이점이 있다.The BGA package according to the present invention can be particularly useful for a product which is being removed for marking. For example, when an index marker existing on the upper surface of a package is erased for the purpose of recycling an integrated circuit (IC), an index marker added according to the present invention can be used to easily locate the reference solder ball There is an advantage that it can be confirmed.

도 1은 종래 기술에 따른 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 인덱스 마커를 나타내는 BGA 패키지의 저면도이다.
도 2는 또 다른 종래 기술에 따른 BGA 패키지의 인덱스 마커를 나타내는 BGA 패키지의 저면도이다.
도 3은 일 실시예에 따른 BGA 패키지의 사시도이다.
도 4는 일 실시예에 따른 BGA 패키지의 저면도이다.1 is a bottom view of a BGA package showing an index marker of a ball grid array (BGA) package according to the prior art.
2 is a bottom view of a BGA package showing an index marker of a BGA package according to another prior art.
3 is a perspective view of a BGA package according to one embodiment.
4 is a bottom view of a BGA package according to one embodiment.

이하에서, 도면을 참조하여 본 발명의 몇몇 예시적인 실시예들에 대하여 상세히 살펴본다.Hereinafter, some exemplary embodiments of the present invention will be described in detail with reference to the drawings.

본 명세서에서 어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 수반되지 않는다.Where reference in the specification to "above " another part, it may be directly on the other part or be accompanied by another part therebetween. In contrast, when a section is referred to as being "directly above" another section, no other section is involved.

본 명세서에서 제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션(section)들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.Herein, the terms first, second and third, etc. are used to describe various parts, components, regions, layers and / or sections, but are not limited thereto. These terms are only used to distinguish any moiety, element, region, layer or section from another moiety, moiety, region, layer or section. Thus, a first portion, component, region, layer or section described below may be referred to as a second portion, component, region, layer or section without departing from the scope of the present invention.

본 명세서에서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular forms as used herein include plural forms as long as the phrases do not expressly express the opposite meaning thereto. Means that a particular feature, region, integer, step, operation, element and / or component is specified and that the presence or absence of other features, regions, integers, steps, operations, elements, and / It does not exclude addition.

본 명세서에서 "아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 보다 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90˚ 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.The term " below ", "above ", and the like, which denote relative space in this specification, can be used to more easily describe the relationship to other parts of a part shown in the drawings. These terms are intended to include other meanings or acts of the apparatus in use, as well as intended meanings in the drawings. For example, when inverting a device in the figures, certain parts that are described as being "below" other parts are described as being "above " other parts. Thus, an exemplary term "below" includes both up and down directions. The device can be rotated by 90 degrees or rotated at different angles, and terms indicating relative space are interpreted accordingly.

다르게 정의하지는 않았지만, 본 명세서에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms including technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Commonly used predefined terms are further interpreted as having a meaning consistent with the relevant technical literature and the present disclosure, and are not to be construed as ideal or very formal meanings unless defined otherwise.

도 3은 일 실시예에 따른 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 사시도이며, 도 4는 도 3에 도시된 BGA 패키지의 저면도이다.FIG. 3 is a perspective view of a ball grid array (BGA) package according to an embodiment, and FIG. 4 is a bottom view of the BGA package shown in FIG.

도 3 및 도 4를 참조하면, 본 실시예에 따른 BGA 패키지는 기판(1)과, 기판(1)의 일 표면에 부착된 복수 개의 솔더 볼(solder ball)(2)와, 복수 개의 솔더 볼(2)의 기준 방향을 표시하도록 기판(1)의 상기 표면에 형성된 인덱스 마커(index marker)(30)를 포함한다. 또한, BGA 패키지는 도 1 또는 도 2를 참조하여 전술한 것과 같은 종래 기술에 따라 형성된 인덱스 마커(20)를 더 포함할 수도 있다.3 and 4, the BGA package according to the present embodiment includes a substrate 1, a plurality of solder balls 2 attached to one surface of the substrate 1, (30) formed on the surface of the substrate (1) so as to indicate the reference direction of the substrate (2). In addition, the BGA package may further include an index marker 20 formed according to the prior art as described above with reference to FIG. 1 or FIG.

BGA 패키지는 집적회로(Integrated Circuit; IC) 칩의 실장을 위한 부품이므로, 통상 BGA 패키지의 상부면에는 IC 칩 및 IC 칩과의 전기적 연결을 위한 복수의 전극단자 또는 패드(미도시)들이 구비되며, BGA 패키지의 기판(1)에는 상기 전극단자 또는 패드와 기판(1) 하부면의 각 솔더 볼(2)을 전기적으로 연결하기 위하여 기판(1)을 관통하는 복수 개의 비아를 포함하는 비아 패턴(via pattern)(미도시) 등이 형성된다. 또한, BGA 패키지의 기판(1)은 하나 이상의 층으로 구성될 수도 있다.Since the BGA package is a component for mounting an integrated circuit (IC) chip, a plurality of electrode terminals or pads (not shown) for electrically connecting the IC chip and the IC chip are usually provided on the upper surface of the BGA package The substrate 1 of the BGA package is provided with a via pattern (not shown) including a plurality of vias passing through the substrate 1 for electrically connecting the electrode terminals or pads to the solder balls 2 on the lower surface of the substrate 1 via pattern (not shown) and the like are formed. Further, the substrate 1 of the BGA package may be composed of one or more layers.

BGA 패키지의 이와 같은 구성은 본 발명의 기술분야의 통상의 기술자에게 잘 알려져 있으므로, 발명의 특징을 분명하게 하기 위하여 본 명세서에서는 이에 대한 자세한 설명을 생략한다. 즉, 본 명세서에서 단순히 "기판"이라고 기재할 경우, 이는 솔더 볼을 제외하고 BGA 패키지의 기능 실현을 위한 전극단자 또는 패드와 비아 패턴 등을 모두 포함하는 상태의 기판을 지칭하는 것으로 의도된다.Since such a configuration of the BGA package is well known to those skilled in the art, a detailed description thereof will be omitted in order to clarify the features of the present invention. In other words, when referred to simply as "substrate " herein, it is intended to refer to a substrate that includes both electrode terminals or pads and via patterns, etc., for the functional realization of the BGA package, except for solder balls.

본 실시예에서, 인덱스 마커(30)는 복수 개의 솔더 볼(2)의 기준 방향을 표시하도록 기판(1)에서 복수 개의 솔더 볼(2)이 부착되는 하부면, 즉, 기판(1)이 시스템 인쇄회로기판(Printed Circuit Board; PCB) 등에 접촉되는 표면에 형성된다.In the present embodiment, the index marker 30 is a lower surface on which a plurality of solder balls 2 are attached on the substrate 1 so as to indicate the reference direction of the plurality of solder balls 2, that is, A printed circuit board (PCB) or the like.

본 명세서에서 기준 방향이란, IC 칩의 방향을 나타내도록 복수 개의 솔더 볼(2)의 어레이에 대하여 정의되는 방향으로서, 예컨대, 통상 복수 개의 솔더 볼(2)의 어레이 최상단의 가장 좌측에 위치하는 기준 솔더 볼(2')의 위치를 나타내는 방향이다. 어레이 최상단의 가장 좌측에 위치하는 기준 솔더 볼(2')은 통상 어레이의 열과 행을 알파벳 및 숫자로 지칭함으로써 A1 볼(A1 ball)이라고도 지칭된다.In this specification, the reference direction refers to a direction defined with respect to the array of the plurality of solder balls 2 so as to indicate the direction of the IC chip, for example, a standard located at the leftmost end of the uppermost end of the array of solder balls 2 Is the direction indicating the position of the solder ball 2 '. The leftmost reference solder ball 2 'at the top of the array is also referred to as an A1 ball by conventionally referring to the columns and rows of the array as alphanumeric characters.

이때, 종래에는 PCB 수준에서 인덱스 마커(20)를 형성하더라도 인덱스 마커(20)가 기준 솔더 볼(2')이 위치하는 기판(1)의 모서리에 인접하여 형성되었던 것과 달리, 일 실시예에 따른 인덱스 마커(30)는 기판(1)의 표면 중에서 복수 개의 솔더 볼(2)이 부착되지 않는 공백 영역에 형성된다.Unlike the conventional case where the index marker 20 is formed at the PCB level, the index marker 20 is formed adjacent to the edge of the substrate 1 on which the reference solder ball 2 'is located. The index markers 30 are formed on the surface of the substrate 1 in a blank area where a plurality of solder balls 2 are not attached.

서버(server) 또는 개인용 컴퓨터(Personal Computer) 등 컴퓨터에 주로 사용되는 DDR(Double Data Rate) 3 또는 DDR 4 방식의 DRAM(dynamic RAM)을 실장하기 위한 BGA 패키지를 예로 들어 설명하면, 상기 BGA 패키지의 하부면에는 총 78개의 솔더 볼(2)이 6개의 행 및 13개의 열을 가진 어레이의 형태로 배열된다. 이때, 솔더 볼(2)이 부착되는 영역은 위쪽 3개 행이 배열된 제1 영역(200) 및 아래쪽 3개 행이 배열된 제2 영역(2)으로 구분되며, 제1 영역(200)과 제2 영역(300)은 통상 이격되어 그 사이에 솔더 볼(2)이 없는 공백 영역이 존재한다. 이 공백 영역은 DRAM 칩과 PCB를 연결하는 와이어 접합(wire bonding)을 실현하기 위한 영역으로서, 몰딩 컴파운드(molding compound)로 덮이는 것이 일반적이다.For example, a BGA package for mounting DDR (Double Data Rate) 3 or DDR 4 dynamic RAM, which is mainly used in a computer such as a server or a personal computer, On the lower surface, a total of 78 solder balls 2 are arranged in the form of an array having six rows and thirteen rows. In this case, the region to which the solder ball 2 is attached is divided into a first region 200 in which the upper three rows are arranged and a second region 2 in which the lower three rows are arranged. The second region 300 is normally spaced apart and there is a void region in which there is no solder ball 2 therebetween. This blank area is a region for realizing the wire bonding that connects the DRAM chip and the PCB, and is generally covered with a molding compound.

위와 같은 점에 착안하여, 본 발명의 일 실시예에서 인덱스 마커(30)는 기판(1)의 표면에서 몰딩 컴파운드로 덮여 있는 몰드 영역(mold area)(100)에 형성된다. 예컨대, 몰딩 컴파운드는 DRAM 칩을 보호하기 위해 사용되는 물질과 동일한 물질로서 에폭시(epoxy) 계열 물질일 수 있으나, 이에 한정되는 것은 아니다. 몰드 영역(100)에 인덱스 마커(30)를 추가함으로써, 제품의 동작상 아무런 문제를 유발시키지 않으면서 육안으로 쉽게 구별이 가능한 형태로 인덱스 마커(30)를 형성할 수 있다.In view of the above points, in one embodiment of the present invention, the index markers 30 are formed in a mold area 100 covered with a molding compound at the surface of the substrate 1. For example, the molding compound may be the same material as the material used to protect the DRAM chip, but it is not limited thereto. By adding the index marker 30 to the mold area 100, the index marker 30 can be formed in a form that can be easily distinguished by the naked eye without causing any problem on the operation of the product.

일 실시예에서, 인덱스 마커(30)는 레이저 빔에 의하여 형성된다. 예컨대, 통상 BGA 패키지의 상부면의 마킹에 사용되는 것과 동일한 레이저 빔을 이용하여 기판(1) 하부면에 인덱스 마커(30)를 형성할 수 있다. 레이저 빔에 의한 인덱스 마커(30)의 형성은 레이저에 의하여 기판(1)의 표면 일부를 녹이거나, 태우거나, 벗겨내거나, 산화시키거나, 깎아내거나, 변색시키는 등 임의의 방법으로 변형시키는 것에 의하여 실현될 수 있으며, 특정 방법에 의한 것으로 한정되지 않는다. 또한, 본 실시예에 의한 인덱스 마커(30)는 종래의 인덱스 마커(20)와 동일한 방법에 의해 형성될 수도 있다.In one embodiment, the index marker 30 is formed by a laser beam. For example, the index markers 30 can be formed on the lower surface of the substrate 1 using the same laser beam as used for marking the upper surface of the BGA package. The formation of the index markers 30 by the laser beam can be carried out by any method such as melting, burning, peeling, oxidizing, carving, discoloring or the like of a part of the surface of the substrate 1 by means of a laser And is not limited to a specific method. The index markers 30 according to the present embodiment may be formed by the same method as that of the conventional index markers 20.

인덱스 마커(30)에 형성되는 레이저 빔 조사 장치는 이산화탄소(CO2) 레이저, 자외선(UV) 레이저, 적외선(IR) 레이저 등 임의의 상용 레이저 장치를 포함할 수 있으며, 특정 종류에 한정되지 않는다. The laser beam irradiating device formed on the index marker 30 may include any commercial laser device such as a carbon dioxide (CO2) laser, an ultraviolet (UV) laser, an infrared (IR) laser or the like.

일 실시예에서, 인덱스 마커(30)의 형성에 사용되는 레이저 빔의 출력은 40 W 이하일 수 있다. 또한, 레이저에 의한 인덱스 마커(30)의 형성 시 광학 렌즈를 이용하여 레이저 빔의 직경 크기 및/또는 폭을 조절하는 것에 의하여, 목적하는 형상의 인덱스 마커(30)를 형성하는 것이 가능하다.In one embodiment, the output of the laser beam used to form the index marker 30 may be 40 W or less. It is also possible to form the index markers 30 of a desired shape by adjusting the diameter and / or width of the laser beam by using an optical lens when forming the index markers 30 by laser.

일 실시예에서, 인덱스 마커(30)의 위치 및/또는 형상은 기준 솔더 볼(2')의 위치를 나타내도록 결정된다. 예컨대, 인덱스 마커(30)는 기판(1)의 가로 방향을 기준으로 기준 솔더 볼(2')(예컨대, A1 볼)과 동일한 위치에 배치되어, 솔더 볼(2)의 어레이에서 기준 솔더 볼(2')이 속하는 열의 연장선상에 배치될 수 있다. 그러나 이는 예시적인 것으로서, 반드시 인덱스 마커(30)가 기준 솔더 볼(2')과 동일한 열에 배치될 필요는 없으며, 인덱스 마커(30)가 기판(1)의 중심으로부터 어느 한쪽 측면에 치우쳐 배치되어 있기만 하면, 인덱스 마커(30)가 치우친 측면에서 가장 끝에 위치하는 열이 기준 솔더 볼(2')이 속하는 것으로 특정할 수 있다.In one embodiment, the position and / or shape of the index marker 30 is determined to indicate the position of the reference solder ball 2 '. For example, the index marker 30 may be disposed at the same position as the reference solder ball 2 '(e.g., the A1 ball) with respect to the transverse direction of the substrate 1 so that the reference solder ball 2' 2 '). ≪ / RTI > However, this is an example, and it is not necessary that the index markers 30 be arranged in the same row as the reference solder balls 2 ', and the index markers 30 are arranged on either side from the center of the substrate 1 , It can be specified that the reference solder ball 2 'belongs to the heat-positioned endmost position on the side where the index markers 30 are shifted.

또한, 인덱스 마커(30)는 일 방향으로 돌출되도록 꺾어지거나 휘어진 형상을 가짐으로써, 인덱스 마커(30)가 돌출된 방향을 통하여 기판(1)의 세로 방향을 기준으로 기준 솔더 볼(2')이 위치하는 방향을 나타낸다. 즉, 솔더 볼(2)의 어레이에서 인덱스 마커(30)가 돌출된 방향으로 가장 끝에 위치하는 행이 기준 솔더 볼(2')이 속하는 행이 된다. 도 3 및 도 4에 도시된 실시예의 경우, 인덱스 마커(30)는 기판(1)의 중심에 대하여 좌측에 배치되어 있고 위로 돌출되도록 꺾인 형상을 가짐으로써, 솔더 볼(2)의 어레이의 최상단의 가장 좌측에 위치하는 기준 솔더 볼(2')의 위치를 표시한다. 그러나 이는 예시적인 것으로서, 기준 솔더 볼(2')의 위치를 표시하기 위한 인덱스 마커(30)의 배치나 형상은 도면에 도시된 것으로 한정되는 것은 아니다.The index markers 30 are bent or bent so as to protrude in one direction so that the reference solder balls 2 'are formed on the basis of the longitudinal direction of the substrate 1 through the direction in which the index markers 30 protrude And indicates the direction in which it is positioned. That is, the row at the end of the array of the solder balls 2 in the direction in which the index markers 30 protrude becomes the row to which the reference solder ball 2 'belongs. 3 and 4, the index markers 30 are arranged on the left side with respect to the center of the substrate 1 and have a bent shape so as to protrude upward, so that the uppermost end of the array of solder balls 2 The position of the reference solder ball 2 'located at the leftmost position is indicated. However, this is an exemplary one, and the arrangement and shape of the index marker 30 for indicating the position of the reference solder ball 2 'are not limited to those shown in the drawings.

도 5는 일 실시예에 따른 BGA 패키지의 제조 방법의 각 단계를 나타내는 순서도이다.FIG. 5 is a flowchart showing each step of a method of manufacturing a BGA package according to an embodiment.

일 실시예에 따른 BGA 패키지의 제조를 위해서, 먼저 기판(1) 및 복수 개의 솔더 볼(2)의 어레이를 포함하는 패키지를 제작한다. 전술한 것과 마찬가지로, 기판(1)은 IC 칩, IC 칩과의 전기적 연결을 위한 전극단자 또는 패드, 및 기판(1)을 관통하는 비아 패턴 등을 포함하는 상태의 기판을 지칭하는 것으로 의도된다.To manufacture a BGA package according to an embodiment, a package including an array of substrates 1 and a plurality of solder balls 2 is first fabricated. As described above, the substrate 1 is intended to refer to an IC chip, an electrode terminal or pad for electrical connection with an IC chip, and a substrate in a state including a via pattern, etc., passing through the substrate 1. [

이때, 기판(1)의 하부면에 몰딩 컴파운드로 덮인 몰드 영역(100)을포함할 수 있다. 기판(1)의 하부면이란 기판(1)이 시스템 PCB 등에 결합되기 위한 면으로서 복수 개의 솔더 볼(2)의 어레이가 형성된 표면을 지칭한다. 또한, 몰드 영역은 BGA 패키지와 시스템 PCB 등의 결합을 실현하기 위하여 에폭시와 같은 몰딩 컴파운드로 덮이는 영역을 지칭한다.At this time, a mold region 100 covered with a molding compound may be formed on the lower surface of the substrate 1. [ The lower surface of the substrate 1 refers to a surface on which an array of a plurality of solder balls 2 is formed as a surface for bonding the substrate 1 to a system PCB or the like. In addition, the mold region refers to a region covered with a molding compound such as an epoxy to realize bonding between the BGA package and the system PCB.

다음으로, 기판(1) 하부면의 몰드 영역(100)에 제1 인덱스 마커(30)를 형성한다. 제1 인덱스 마커(30)는 복수 개의 솔더 볼(2)의 어레이에서 기준 솔더 볼(2')의 위치를 육안으로 식별 가능한 정도로 표시하는 것으로서, 기준 솔더 볼(2')의 위치를 나타내기 위한 위치 및/또는 형상을 갖는다. 제1 인덱스 마커(30)는 기판(1)의 일부 영역을 레이저 빔을 조사하여 변형시키는 방법으로 형성될 수 있다.Next, a first index marker 30 is formed in the mold region 100 on the lower surface of the substrate 1. Then, The first index marker 30 displays the position of the reference solder ball 2 'in an array of a plurality of solder balls 2 to a degree visually recognizable and is used for indicating the position of the reference solder ball 2' Position and / or shape. The first index markers 30 may be formed by a method of deforming a part of the substrate 1 by irradiating a laser beam.

일 실시예에서는, 전술한 것과 같이 형성된 인덱스 마커(30)에 더하여, 기판(1) 하부면에서 기준 솔더 볼(2')과 가장 인접한 부분의 기판(1) 모서리 영역에 제2 인덱스 마커(20)를 더 형성한다. 제2 인덱스 마커(20)는 도 1 및 도 2를 참조하여 전술한 종래 기술과 동일한 방법으로 형성되는 마커를 지칭한다. 제2 인덱스 마커(20)는 제1 인덱스 마커(10)와 동일한 공정 또는 제1 인덱스 마커(30)의 형성에 선행하는 공정에서 형성될 수도 있다.In one embodiment, in addition to the index markers 30 formed as described above, a second index marker 20 (not shown) is provided in the edge region of the substrate 1 at the portion closest to the reference solder ball 2 ' ). The second index marker 20 refers to a marker formed in the same manner as the conventional technique described above with reference to Figs. The second index markers 20 may be formed in the same step as the first index markers 10 or in a step preceding the formation of the first index markers 30. [

이상에서 설명한 본 발명의 실시예들에 따른 BGA 패키지는, 기준 솔더 볼(2')의 위치를 나타내는 인덱스 마커(30)를 기판(1) 하부면의 몰드 영역(100)에 추가함으로써, 제품의 동작상 아무런 문제를 유발시키지 않으면서 육안으로 쉽게 구별이 가능한 형태로 인덱스 마커(30)를 형성할 수 있다. 특히, IC 칩의 재활용 등의 목적으로 패키지의 상부면 또는 다른 부분에서 마킹에 대한 제거를 진행하는 제품에 있어 본 발명의 실시예를 적용함으로써, 패키지의 다른 부분의 인덱스 마커를 지운 경우에도 본 발명에 따라 추가된 인덱스 마커를 이용하여 육안으로 기준 솔더 볼의 위치를 용이하게 확인할 수 있다.The BGA package according to the embodiments of the present invention described above can be manufactured by adding the index marker 30 indicating the position of the reference solder ball 2 'to the mold region 100 on the lower surface of the substrate 1, The index markers 30 can be formed in a form that can be easily distinguished by the naked eye without causing any trouble in operation. Particularly, when the embodiment of the present invention is applied to a product for which marking is removed from the upper surface or another part of the package for the purpose of recycling the IC chip or the like, even when the index markers of other parts of the package are erased, The position of the reference solder ball can be easily confirmed with the naked eye by using the added index marker.

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. However, it should be understood that such modifications are within the technical scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

1: 기판 2: 솔더 볼
10, 20, 30: 인덱스 마커 100: 몰드 영역
200: 제1 영역 300: 제2 영역1: substrate 2: solder ball
10, 20, 30: Index marker 100: Mold area
200: first area 300: second area

Claims (8)

상부면에 집적회로 칩의 실장을 위한 전극단자 또는 패드가 형성된 기판;
상기 기판의 하부면에 부착되며, 상기 기판에 형성된 비아 패턴을 통하여 상기 전극단자 또는 상기 패드에 전기적으로 연결되는 복수 개의 솔더 볼; 및
상기 복수 개의 솔더 볼의 기준 방향을 표시하도록 상기 기판의 상기 하부면에 형성되며, 상기 기판의 중심에 대하여 상기 복수 개의 솔더 볼 중 미리 설정된 기준 솔더 볼이 위치하는 측면에 치우쳐 위치하고, 레이저 빔에 의하여 상기 기판이 부분적으로 변형되어 형성된 제1 인덱스 마커를 포함하되,
상기 기준 방향은 상기 기판에 실장될 상기 집적회로 칩의 방향을 정의하며,
상기 기판의 상기 하부면은 상기 솔더 볼의 복수 개의 행이 각각 배열되며 서로 이격되어 위치하는 제1 영역과 제2 영역을 포함하고, 상기 제1 인덱스 마커는 상기 기판의 상기 하부면에서 상기 복수 개의 솔더 볼이 부착되지 않는 공백 영역에 형성되며,
상기 기판의 상기 하부면에 형성되고 상기 기판의 모서리 중 상기 기준 솔더 볼에 가장 인접한 모서리로부터 미리 설정된 거리 내에 위치하는 제2 인덱스 마커를 더 포함하는 볼 그리드 어레이 패키지.A substrate on which an electrode terminal or pad for mounting an integrated circuit chip is formed on a top surface thereof;
A plurality of solder balls attached to a lower surface of the substrate and electrically connected to the electrode terminals or the pad through a via pattern formed on the substrate; And
A plurality of solder balls formed on the lower surface of the substrate so as to display a reference direction of the plurality of solder balls and being biased by a side surface on which a predetermined reference solder ball is located with respect to a center of the substrate, And a first index marker formed by partially deforming the substrate,
Wherein the reference direction defines a direction of the integrated circuit chip to be mounted on the substrate,
Wherein the lower surface of the substrate comprises a first area and a second area, each of the plurality of rows of solder balls being arranged and spaced apart from one another, Is formed in a blank region where the solder ball is not attached,
And a second index marker formed on the lower surface of the substrate and positioned within a predetermined distance from an edge of the substrate that is closest to the reference solder ball. 삭제delete 제1항에 있어서,
상기 공백 영역은 상기 제1 영역과 상기 제2 영역 사이에 위치하고 상기 기판과 인쇄회로기판의 와이어 접합을 위하여 몰딩 컴파운드로 덮인 몰드 영역인 볼 그리드 어레이 패키지.The method according to claim 1,
Wherein the blank region is a mold region located between the first region and the second region and covered with a molding compound for wire bonding of the substrate and the printed circuit board. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 인덱스 마커는 상기 기준 솔더 볼이 위치한 방향으로 돌출되도록 휘어지거나 꺾인 형상을 갖는 볼 그리드 어레이 패키지.The method according to claim 1,
Wherein the index marker is bent or bent so as to protrude in a direction in which the reference solder ball is located.
KR1020170090444A 2017-07-17 2017-07-17 Ball grid array package having index marker and method for manufacturing the same KR101824117B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170090444A KR101824117B1 (en) 2017-07-17 2017-07-17 Ball grid array package having index marker and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170090444A KR101824117B1 (en) 2017-07-17 2017-07-17 Ball grid array package having index marker and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101824117B1 true KR101824117B1 (en) 2018-02-02

Family

ID=61223206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170090444A KR101824117B1 (en) 2017-07-17 2017-07-17 Ball grid array package having index marker and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101824117B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626243B1 (en) * 2002-12-20 2006-09-20 야마하 가부시키가이샤 Surface mount chip package
JP2006294670A (en) * 2005-04-06 2006-10-26 Renesas Technology Corp Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626243B1 (en) * 2002-12-20 2006-09-20 야마하 가부시키가이샤 Surface mount chip package
JP2006294670A (en) * 2005-04-06 2006-10-26 Renesas Technology Corp Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
KR100881183B1 (en) Semiconductor chip having a different height bump and semiconductor package including the same
US7042098B2 (en) Bonding pad for a packaged integrated circuit
KR20010067329A (en) A method of manufacturing a semiconductor device
KR101006777B1 (en) A semiconductor devices with leds and a fabricating method thereof
US20050194353A1 (en) Laser micromachining and electrical structures formed thereby
US20100314755A1 (en) Printed circuit board, semiconductor device comprising the same, and method of manufacturing the same
JP2009099840A (en) Semiconductor substrate, and method of manufacturing semiconductor device
JP2009182236A (en) Wiring board of semiconductor device, semiconductor device, electronic device, and mother board
US20100071943A1 (en) Package and substrate structure with at least one alignment pattern
KR101824117B1 (en) Ball grid array package having index marker and method for manufacturing the same
KR20050106581A (en) Structure of flip chip semiconductor package for testing a bump and method of fabricating the same
TWI527133B (en) Semiconductor packaging system with an aligned interconnect and method of manufacture thereof
US20070002545A1 (en) Semiconductor package board having dummy area with copper pattern
KR100924552B1 (en) Substrate for semiconductor package and semiconductor package having the same
US20170092593A1 (en) Display apparatus
TW201444041A (en) Chip on film including different wiring pattern, flexible display device including the same, and manufacturing method of flexible display device
KR101015265B1 (en) Method of reducing warpage in an over-molded ic package
KR102581387B1 (en) Alignment key and probe card including the same
JP4948035B2 (en) Manufacturing method of resin-encapsulated semiconductor device
EP1478022A1 (en) Integrated circuit package marked with product tracking information
CN108109926B (en) Method for manufacturing semiconductor device
JPH05335438A (en) Leadless chip carrier
JP2007214217A (en) Wiring board, semiconductor device using same and method for manufacturing the device
JP5308464B2 (en) Manufacturing method of semiconductor device
JP2009141126A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant