KR20000018355A

KR20000018355A - Oscillation circuit having a low current consumption characteristic

Info

Publication number: KR20000018355A
Application number: KR1019980035913A
Authority: KR
Inventors: 장계언
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-09-01
Filing date: 1998-09-01
Publication date: 2000-04-06

Abstract

PURPOSE: An oscillation circuit is provided to have a less current consumption at operating in a high voltage. CONSTITUTION: The oscillation circuit comprises: a feedback resistor element (33) connected to both oscillation input and output terminals (30, 31) of a crystal oscillator; an amplification circuit (34) connected to the oscillation input terminal (30) of the oscillator; a level converter(35) for receiving an output from the amplification circuit to convert a voltage level of the output to a power supply voltage level; and an element (PM32) coupled to the amplification circuit for driving the oscillation circuit.

Description

Oscillator circuitry with low current consumption

본 발명은 다양한 전자 회로에 널리 응용되는 발진 회로(oscillator circuitry)에 관한 것으로, 구체적으로는 저 전류 소비 특성을 갖는 발진 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to oscillator circuitry widely applied to various electronic circuits, and more particularly, to an oscillator circuit having low current consumption characteristics.

발진 회로는 다양한 전자 회로에 널리 응용된다. 특히, 디지털 전자 회로(digital electronic circuitry)에서는 대부분 필수적인 구성 요소가 된다. 현재 반도체 집적 회로는 대부분의 전자 회로에 탑재되고 있으며, 이들 집적 회로의 동작 주파수와 전압은 다양한데, 발진 회로는 이들에 적합하게 설계되어야 한다. 도 1에는 종래의 발진 회로의 일 예를 보여주는 회로도가 도시되어 있다.Oscillating circuits are widely applied to various electronic circuits. In particular, digital electronic circuitry is an essential component in most cases. Currently, semiconductor integrated circuits are mounted in most electronic circuits, and the operating frequency and voltage of these integrated circuits vary, and the oscillator circuit must be designed for them. 1 is a circuit diagram showing an example of a conventional oscillation circuit.

도 1에 도시된 바와 같이, 발진 회로는 수정 발진자(crystal oscillator)(미도시)가 연결되는 접속 단자 XI(10), XO(11)와 발진 정지 신호(STOP)의 입력을 위한 단자(12)와, 인버터 IV10, IV11과 피드백 저항(feedback resister)(13)으로 구성되는 트랜지스터 NM10, PM10과 반전 증폭기(14)를 구성하는 트랜지스터 PM11, NM12와 XI(10)로 입력되는 발진 신호가 상기 반전 증폭기(14)로 입력되는 것을 차단하기 위한 트랜지스터 NM11 그리고 출력단에 구성되는 논리회로 ND10으로 구성된다. 이상과 같이 구성된 발진 회로는 수정 발진자의 발진에 따라 발진 동작을 하여 발진 신호(Fosc)를 출력한다.As shown in Fig. 1, the oscillation circuit has a terminal 12 for inputting a connection terminal XI 10, XO 11 and an oscillation stop signal STOP to which a crystal oscillator (not shown) is connected. And an oscillation signal input to the transistors NM10, PM10 composed of inverters IV10, IV11 and a feedback resistor 13, and the transistors PM11, NM12 composed of an inverting amplifier 14, NM12, and XI (10). And a transistor NM11 for blocking input to 14 and a logic circuit ND10 configured at the output terminal. The oscillation circuit configured as described above oscillates according to the oscillation of the crystal oscillator and outputs an oscillation signal Fosc.

저주파수의 발진 회로는 그 회로 구성이 비교적 간단하나, 고주파수의 발진회로의 경우에는 상대적으로 그 회로 구성이 복잡하게 된다. 발진 회로에서 소비되는 전류는 전압이 높아질수록 집적 회로의 전체 소비전류에서 차지하는 비율이 높아진다. 그러므로 높은 주파수의 발진이 요구 될 경우에는 발진기 회로의 크기가 매우 커지게 되고, 더욱이 고 전압에서는 발진기의 소비전류가 급격히 증가하게 된다. 발진 회로의 소비 전류 증가는 배터리를 사용하는 전자 장치의 경우 배터리의 수명을 급격히 단축시키는 문제점을 발생하게 되며, EMI(Electro-Magnetic Interference) 측면에도 악영향을 미치게 된다. 종래의 발진기의 이러한 문제점을 개선하기 위해 정전압 회로를 사용하여 전압을 제한하는 방법이 제안되었다. 첨부 도면 도 2에는 도 1에 도시된 발진 회로에 전압 레귤레이터(voltage regulator) 및 레벨 쉬프터(level shifter)가 추가된 발진 회로를 보여주는 도면이 도시되어 있다.The circuit configuration of the low frequency oscillator circuit is relatively simple, but in the case of the high frequency oscillator circuit, the circuit configuration is relatively complicated. As the voltage is increased, the current consumed in the oscillator circuit accounts for a percentage of the total current consumption of the integrated circuit. Therefore, when a high frequency oscillation is required, the size of the oscillator circuit becomes very large, and at a high voltage, the current consumption of the oscillator increases rapidly. Increasing the current consumption of the oscillating circuit causes a problem of dramatically shortening the battery life of an electronic device using the battery, and also adversely affects the Electro-Magnetic Interference (EMI). In order to solve this problem of the conventional oscillator, a method of limiting the voltage using a constant voltage circuit has been proposed. 2 is a diagram illustrating an oscillator circuit in which a voltage regulator and a level shifter are added to the oscillator circuit shown in FIG. 1.

도 2에 도시된 발진 회로는 도 1에 도시된 발진 회로의 구성과 동일하며, 전압 레귤레이터(voltage regulator)(20)와 레벨 쉬프터(level shifter)(21)가 구성된다. 그러나 전압 레귤레이터(20)를 이용한 정전압 회로를 사용할 경우 추가 회로가 필요하고 회로 구성이 복잡하게되어 집적 회로의 면적이 증가되며, 전류 소비 또한 증가하는 문제점이 발생하게 된다.The oscillation circuit shown in FIG. 2 is the same as that of the oscillation circuit shown in FIG. 1, and a voltage regulator 20 and a level shifter 21 are formed. However, when a constant voltage circuit using the voltage regulator 20 is used, additional circuits are required and the circuit configuration becomes complicated, resulting in an increase in the area of the integrated circuit and an increase in current consumption.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 고전압에서 동작하는 경우에도 전류 소비가 작고, 회로 구성이 간단하여 집적회로의 사이즈를 감소시킬 수 있는 발진 회로를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above-mentioned problems, and to provide an oscillation circuit capable of reducing the size of an integrated circuit due to a small current consumption and a simple circuit configuration even when operating at a high voltage.

도 1은 종래의 발진 회로의 일 예를 보여주는 회로도;1 is a circuit diagram showing an example of a conventional oscillation circuit;

도 2는 도 1에 도시된 발진 회로에 전압 레귤레이터(voltage regulator) 및 레벨 쉬프터(level shifter)가 추가된 발진 회로를 보여주는 도면; 그리고FIG. 2 is a diagram illustrating an oscillator circuit in which a voltage regulator and a level shifter are added to the oscillator circuit shown in FIG. 1; And

도 3은 본 발명의 실시예에 따른 저 전류형 발진 회로를 보여주는 도면이다.3 is a view showing a low current oscillation circuit according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

33: 피드백 저항 34: 증폭부33: feedback resistor 34: amplifier

35: 레벨 변환부35: level converter

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 발진 회로는: 수정 발진자의 발진 입/출력 양 단자에 접속되는 피드백 저항 수단과; 상기 발진자의 발진 입력 단자에 연결되는 증폭 수단과; 상기 증폭 수단의 출력을 입력하여 전원 전압 레벨로 전환하여 출력하는 레벨 변환 수단을 포함한다.According to a feature of the present invention for achieving the object of the present invention as described above, the oscillation circuit comprises: feedback resistance means connected to both oscillation input / output terminals of the crystal oscillator; Amplifying means connected to the oscillating input terminal of the oscillator; And a level converting means for inputting the output of the amplifying means to convert the power supply voltage level to output the amplifying means.

이 실시예에 있어서, 상기 발진 회로는 상기 증폭 수단에 접속되어 발진 회로의 초기 구동을 위한 수단을 포함한다.In this embodiment, the oscillating circuit includes means for initial driving of the oscillating circuit connected to the amplifying means.

이 실시예에 있어서, 상기 수단은 P 타입의 MOS 트랜지스터로 구성된다.In this embodiment, the means is composed of a P-type MOS transistor.

이 실시예에 있어서, 상기 발진 회로는 상기 레벨 변환 수단에 접속되어 상기 레벨 변환 수단의 출력이 일정한 듀티비를 갖도록 하는 수단을 포함한다.In this embodiment, the oscillating circuit comprises means connected to the level converting means such that the output of the level converting means has a constant duty ratio.

이 실시예에 있어서, 상기 수단은 P 타입의 MOS 트랜지스터이다.In this embodiment, the means is a P-type MOS transistor.

이 실시예에 있어서, 상기 증폭 수단은 전원 전압에 드랜인이 연결되는 공핍형 트랜지스터와; 상기 공핍형 트랜지스터의 소오스와 접지 전압간에 직렬로 연결되는 제 1 내지 제 3 트랜지스터를 포함한다.In this embodiment, the amplifying means includes a depletion transistor having a drain connected to a power supply voltage; And first to third transistors connected in series between the source of the depletion transistor and the ground voltage.

(실시예)(Example)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 발진 회로는 크게 발진기의 증폭부(34)와 이 발진기의 출력을 전원 전압 레벨로 전환하여 주는 레벨 변환부(35)로 구성된다. 상기 증폭부(34)에는 N 타입의 공핍형 트랜지스터(N-type depletion transistor)가 사용되어 저 전압에서는 정상적인 구동 능력을 갖게 되며, 고 전압에서는 구동 능력이 감소되어 소비 전류와 노이즈가 감소된다.As shown in FIG. 3, the oscillator circuit according to the preferred embodiment of the present invention is largely composed of an amplifier 34 of an oscillator and a level converter 35 for converting an output of the oscillator to a power supply voltage level. An N-type depletion transistor is used in the amplifier 34 to have a normal driving capability at low voltage, and to reduce driving current and noise at high voltage.

발진 회로는 수정 발진자(crystal oscillator)(미도시)가 연결되는 접속 단자 XI(30), XO(31)와 발진 정지 신호(STOP)의 입력을 위한 단자(32)와 인에이블 신호(EN)의 입력을 위한 단자(34)를 갖는다. 상기 정지 신호(STOP)의 입력 단자(32)에는 인버터 IV30, IV31이 직렬로 접속되어 있다. 피드백 저항(feedback resister)(33)으로 구성되는 트랜지스터 NM30, PM30은 XI(30), XO(31)의 양단에 접속된다. 상기 XI(10)로 입력되는 발진 신호가 상기 증폭부(34)로 입력되는 것을 차단하기 위한 트랜지스터 NM31이 구성된다. 상기 증폭부(34)는 트랜지스터 PM31, NM32, NM33과 공핍형 트랜지스터 NDP30으로 구성되고, 상기 레벨 변환부(35)는 트랜지스터 PM33, PM34, NM34, NM35, NM36으로 구성된다. 그리고 상기 레벨 변환부(35)의 출력과, 상기 인버터 IV31의 출력을 입력받아 발진 신호(Fosc)를 출력하는 논리 회로 NOR30으로 구성된다. 이상과 같이 구성되는 발진 회로의 동작은 다음과 같다.The oscillation circuit includes a terminal 32 for enabling the connection of a crystal oscillator (not shown), XO 31 and an oscillation stop signal STOP and an enable signal EN. It has a terminal 34 for input. Inverters IV30 and IV31 are connected in series to the input terminal 32 of the stop signal STOP. Transistors NM30 and PM30 constituted by feedback resistors 33 are connected to both ends of XI 30 and XO 31. The transistor NM31 is configured to block the oscillation signal input to the XI 10 from being input to the amplifier 34. The amplifier 34 is composed of transistors PM31, NM32, NM33 and a depletion transistor NDP30, and the level converter 35 is composed of transistors PM33, PM34, NM34, NM35, NM36. And a logic circuit NOR30 that receives the output of the level converter 35 and the output of the inverter IV31 and outputs an oscillation signal Fosc. The operation of the oscillation circuit configured as described above is as follows.

도 3을 참조하여, 공핍형 트랜지스터 NDP30은 전원 전압(Vdd)에 드래인(drain)이 연결되고 게이트(gate)는 XI(30)단에 그리고 소오스(source)는 PM31의 소오스에 연결된다. 통상 NMOS 트랜지스터의 턴 온 전압(turn on; threshold voltage)은 +0.7V정도로 OV 인가시 턴 오프(turn off) 상태인데 반하여 공핍형 트랜지스터의 턴 온 전압은 -2∼-3V로 OV(Vss) 상태에서도 턴 온 상태를 유지하게 된다. 그러므로 저전압에서는 전원 전압(Vdd)과 공핍형 트랜지스터 NDP30의 게이트간의 전 위치가 작기 때문에 게이트에 인가되는 전압이 NDP30 채널의 채널 컨덕턴스(N type 불순물)에 미소한 영향을 주어 원래의 구동력을 갖는다. 그러나 고전압에서는 전원 전압(Vdd)과 NDP30의 게이트간에 전위차가 커지면서 게이트에 인가되는 높은 전압에 의해 NDP30의 채널 컨덕턴스에 영향을 주어 채널에 홀(hole)(P type 불순물)들을 모아 전압 증가에 따른 전류 증가를 억제시키며 발진기 출력전압의 높이를 일정하게 제한한다. 그러므로 발진 회로의 소비 전류 및 노이즈 감소 효과를 준다.Referring to FIG. 3, the drain of the depletion transistor NDP30 is connected to the power supply voltage Vdd, the gate is connected to the XI 30 terminal, and the source is connected to the source of PM31. In general, the turn-on voltage of the NMOS transistor is about 0.7V, which is turned off when OV is applied, whereas the turn-on voltage of the depletion transistor is -2 to -3V, which is OV (Vss) Will remain turned on. Therefore, at a low voltage, since the entire position between the power supply voltage Vdd and the gate of the depletion transistor NDP30 is small, the voltage applied to the gate has a small influence on the channel conductance (N type impurity) of the NDP30 channel, thereby having the original driving force. At high voltages, however, the potential difference between the power supply voltage (Vdd) and the gate of the NDP30 increases, which affects the channel conductance of the NDP30 due to the high voltage applied to the gate. It suppresses the increase and constantly limits the height of the oscillator output voltage. Therefore, the current consumption and noise reduction effect of the oscillation circuit are provided.

한편, NDP30의 소오스와 PM31이 연결된 노드는 NM33의 게이트에 연결된다. 그러므로 전원 전압(Vdd)에 따른 전압 강하를 NM33의 게이트에 연결함으로써 높은 전압에서는 전압 강하가 커지게 하여 게이트에 인가되는 전압을 낮게 하여 구동력을 저하시키고, 낮은 전압에서는 전압강하 없이 게이트에 인가되도록 하여 저전압에서는 구동 능력의 저하가 없도록 하여, NDP30과 함께 고전압에서 저소비 전류를 갖도록 한다.On the other hand, the node connected to the source of NDP30 and PM31 is connected to the gate of NM33. Therefore, by connecting the voltage drop according to the power supply voltage (Vdd) to the gate of the NM33, the voltage drop increases at high voltages, lowers the voltage applied to the gate, thereby lowering the driving force, and at low voltages, it is applied to the gate without voltage drop. At low voltages, there is no deterioration in driving capability, so that the NDP30 has a low current consumption at high voltages.

상기 레벨 변환부(35)는 출력 전압이 고전압에서 제한되어 나오는 것을 정상적인 전압 레벨로 바꾸어 주는 회로로 상기 증폭부(34)의 출력 전압을 NM34의 게이트에 인가한다. 또한 증폭부(34)의 출력을 PM35의 게이트에 인가하여 저 전압에서는 상기 PM35가 오프 상태가 되도록 하고 전압이 높아지면 점점 온 상태가 되도록 바이어스를 잡아준다. 그러므로 전압에 관계없이 레벨 변환부(35)는 듀티가 일정한 출력을 제공하여 준다. PM32는 빠른 발진 개시가 요구될 때 구동 능력을 크게 하여 발진 시작을 빨리 하도록 하며 발진 안정화 시간이 지난 뒤 동작을 멈추게 하여 소비 전류를 감소시키는 역할을 한다.The level converter 35 is a circuit that changes the output voltage from the high voltage to a normal voltage level and applies the output voltage of the amplifier 34 to the gate of the NM34. In addition, the output of the amplifier 34 is applied to the gate of the PM35 so that the PM35 is turned off at a low voltage and is biased so as to be turned on when the voltage is high. Therefore, the level converter 35 provides a constant duty output regardless of the voltage. The PM32 increases drive capability when a fast start of oscillation is required, making the oscillation start faster, and stopping the operation after the oscillation stabilization time passes, thereby reducing the current consumption.

이상과 같은 본 발명의 발진 회로는 그 회로 구성이 간단하며, 저전압에서는 종래의 발진회로와 동등한 구동능력을 갖으면서도 고전압 회로에서는 소비 전류를 현격히 줄이며 안정한 동작 특성을 갖는다. 또한 복잡한 추가 회로가 없음으로 반도체 장치로 집적화 하는 경우 해당 칩의 사이즈를 감소시킬 수 있다.As described above, the oscillation circuit of the present invention has a simple circuit configuration, and has a driving capability equivalent to that of a conventional oscillation circuit at low voltage, while significantly reducing current consumption in a high voltage circuit and having stable operating characteristics. In addition, since there are no complicated additional circuits, the size of the chip can be reduced when integrated into a semiconductor device.

Claims

In the oscillating circuit:

Feedback resistance means 33 connected to both oscillation input / output terminals 30 and 31 of the crystal oscillator;

Amplifying means (34) connected to the oscillation input terminal (30) of the oscillator;

And a level converting means (35) for inputting the output of said amplifying means, switching to a power supply voltage level, and outputting it.

The method of claim 1,

The oscillating circuit comprises means (PM32) connected to the amplifying means (34) for initial driving of the oscillating circuit.

The method of claim 2,

The means (PM32) is a p-type MOS transistor.

The method of claim 1,

The oscillating circuit comprises means (PM35) connected to the level converting means (35) such that the output of the level converting means (35) has a constant duty ratio.

The method of claim 4, wherein

The means (PM35) is a p-type MOS transistor.

The method of claim 1,

The amplifying means 34 includes a depletion transistor NDP30 having a drain connected to a power supply voltage;

An oscillation circuit comprising first to third transistors (PM31, NM32, NM33) connected in series between a source of the depletion transistor (NDP30) and a ground voltage (Vss).