KR20000015366A - Output buffer of semiconductor ic - Google Patents

Output buffer of semiconductor ic Download PDF

Info

Publication number
KR20000015366A
KR20000015366A KR1019980035239A KR19980035239A KR20000015366A KR 20000015366 A KR20000015366 A KR 20000015366A KR 1019980035239 A KR1019980035239 A KR 1019980035239A KR 19980035239 A KR19980035239 A KR 19980035239A KR 20000015366 A KR20000015366 A KR 20000015366A
Authority
KR
South Korea
Prior art keywords
output
unit
connection lines
antistatic
pad
Prior art date
Application number
KR1019980035239A
Other languages
Korean (ko)
Other versions
KR100505617B1 (en
Inventor
함석헌
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-1998-0035239A priority Critical patent/KR100505617B1/en
Publication of KR20000015366A publication Critical patent/KR20000015366A/en
Application granted granted Critical
Publication of KR100505617B1 publication Critical patent/KR100505617B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Abstract

PURPOSE: An output buffer of semiconductor IC is provided to easily determine optimum resistance having minimum EMI(electromagnetic interference), optimum capacitance and optimum magnitude of an output driver because the magnitudes of the resistance, capacitance and the output driver can be varied by selectively cutting a portion of connecting lines in testing. CONSTITUTION: An output buffer of semiconductor IC comprises an output pad(DOUT), an output driver(300), a resistor unit(400) and a capacitor unit(600). The output driver receives output signals to drive the output pad and the driving performance of the driver is variable. The resistor unit is connected between the output pad and the output terminal of the output driver and the resistance of the unit is variable. The capacitor is connected to the output pat and its capacitance is variable.

Description

반도체 집적회로의 출력버퍼Output buffer of semiconductor integrated circuit

본 발명은 반도체 집적회로의 출력버퍼에 관한 것으로, 특히 EMI를 줄일 수 있도록 최적화가 가능한 반도체 집적회로의 출력버퍼에 관한 것이다.The present invention relates to an output buffer of a semiconductor integrated circuit, and more particularly, to an output buffer of a semiconductor integrated circuit which can be optimized to reduce EMI.

종래에 보드(Board)나 씨스템 세트(Set)에서 심각하게 다루어지던 EMI(Electromagnetic Interference) 문제가 근래에는 반도체 집적회로에서도 문제시 되고 있으며, 특히 반도체 집적회로가 고주파화, 고집적화, 고잡음화되어 가면서 칩 레벨에서의 EMI는 더욱 무시할 수 없는 상황이 되고 있다. 반도체 집적회로에서의 EMI는 트랜지스터의 크기가 가장 큰 출력버퍼와 관련이 있으며, EMI를 줄이기 위해서는 출력버퍼가 천이할 때 발생되는 링잉(Ringing) 전류를 줄이는 것이 필요하다. 일반적으로 공진(Resonance) 때 링잉의 발생정도를 나타내는 공진이득은 로 주어지며, 결국 링잉의 정도를 줄이기 위해서는 저항(R)과 커패시턴스(C)를 키우고 인덕턴스(L)을 줄여야 한다. 그런데 반도체 집적회로에서는 인덕턴스 성분이 매우 작기 때문에 저항(R)과 커패시턴스(C)를 키우는 것이 효과적이다.Electromagnetic Interference (EMI) problem, which has been seriously dealt with in the board or system set in the past, has recently become a problem in semiconductor integrated circuits. In particular, as semiconductor integrated circuits have become high frequency, high integration, and high noise, EMI at the chip level is becoming more and more negligible. EMI in semiconductor integrated circuits is related to the output buffer with the largest transistor size. To reduce EMI, it is necessary to reduce the ringing current generated when the output buffer transitions. In general, the resonance gain, which indicates the degree of ringing occurrence during resonance, In order to reduce the degree of ringing, the resistance (R) and capacitance (C) must be increased and the inductance (L) must be reduced. However, in the semiconductor integrated circuit, since the inductance component is very small, it is effective to increase the resistance (R) and the capacitance (C).

그런데 출력버퍼에서 저항(R)과 커패시턴스(C)가 지나치게 커질 경우에는 반도체 집적회로의 속도가 감소될 수 있으므로, 출력버퍼에서의 저항(R)과 커패시턴스(C)는 속도를 감소시키지 않는 범위에서 EMI를 줄일 수 있도록 최적화되어야 한다.However, if the resistance (R) and capacitance (C) in the output buffer is too large, the speed of the semiconductor integrated circuit can be reduced, so the resistance (R) and capacitance (C) in the output buffer in a range that does not reduce the speed It should be optimized to reduce EMI.

도 1은 종래의 출력버퍼의 회로도로서, 이를 참조하면 종래의 출력버퍼는, 출력패드(DOUT)와, 출력신호(OUT)를 받아 상기 출력패드(DOUT)를 구동하는 출력 드라이버(100), 및 상기 출력패드(DOUT)에 접속되는 정전기 방지부(200)를 구비하고 있다. 여기에서 상기 출력 드라이버(100)는 피모스 트랜지스터(P1) 및 엔모스 트랜지스터(N1)로 이루어지는 인버터로 구성되어 있으며, 상기 정전기 방지부(200)는 전원전압(VDD)과 상기 출력패드(DOUT) 사이에 접속되는 제1정전기 방지 트랜지스터(P2) 및 접지전압(VSS)과 상기 출력패드(DOUT) 사이에 접속되는 제2정전기 방지 트랜지스터(N2)로 구성되어 있다.1 is a circuit diagram of a conventional output buffer. Referring to this, the conventional output buffer includes an output pad DOUT, an output driver 100 receiving the output signal OUT and driving the output pad DOUT, and The antistatic unit 200 is connected to the output pad DOUT. Here, the output driver 100 includes an inverter including a PMOS transistor P1 and an NMOS transistor N1, and the antistatic unit 200 includes a power supply voltage VDD and the output pad DOUT. The first antistatic transistor P2 connected between the ground voltage VSS and the second antistatic transistor N2 connected between the output pad DOUT.

그런데 상기 종래의 출력버퍼는 여러 응용을 고려하여 마진을 충분히 갖도록 설계되어 있기 때문에, EMI를 고려한 저항(R)과 커패시턴스(C)를 포함하고 있지 않으며 또한 EMI를 줄일 수 있도록 최적화되어 있지도 않다.However, since the conventional output buffer is designed to have sufficient margin in consideration of various applications, it does not include a resistor (R) and a capacitance (C) in consideration of EMI and is not optimized to reduce EMI.

따라서 본 발명이 이루고자하는 기술적 과제는, EMI를 줄일 수 있도록 최적화가 가능한 반도체 집적회로의 출력버퍼를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an output buffer of a semiconductor integrated circuit that can be optimized to reduce EMI.

본 발명이 이루고자하는 다른 기술적 과제는, EMI를 줄일 수 있도록 최적화된 반도체 집적회로의 출력버퍼를 제공하는 데 있다.Another object of the present invention is to provide an output buffer of a semiconductor integrated circuit optimized to reduce EMI.

도 1은 종래의 출력버퍼의 회로도1 is a circuit diagram of a conventional output buffer

도 2는 본 발명에 따른 출력버퍼의 일실시예의 회로도2 is a circuit diagram of one embodiment of an output buffer according to the present invention;

도 3은 도 2에 도시된 본 발명에 따른 출력버퍼에서 최적화된 일실시예3 is an embodiment optimized in the output buffer according to the present invention shown in FIG.

도 4는 도 2에 도시된 본 발명에 따른 출력버퍼에서 최적화된 다른 일실시예4 is another embodiment optimized in the output buffer according to the present invention shown in FIG.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 출력버퍼는, 출력패드와, 출력신호를 받아 상기 출력패드를 구동하고 구동능력이 가변될 수 있는 출력 드라이버와, 상기 출력패드와 상기 출력 드라이버의 출력단 사이에 접속되고 저항의 크기가 가변될 수 있는 저항부, 및 상기 출력패드에 접속되고 커패시턴스의 크기가 가변될 수 있는 커패시터부를 구비하는 것을 특징으로한다.According to an aspect of the present invention, an output buffer includes an output pad, an output driver capable of receiving an output signal to drive the output pad and varying driving capability, and between the output pad and an output terminal of the output driver. And a resistor portion connected to the output pad and capable of varying the magnitude of the resistor, and a capacitor portion connected to the output pad and of which the magnitude of the capacitance is variable.

상기 출력버퍼는 상기 출력패드에 접속되는 정전기 방지부를 더 구비할 수 있다. 상기 저항부는 복수개의 단위 저항들을 구비하고, 상기 각 단위 저항 사이의 연결라인들을 선택적으로 절단하여 상기 저항의 크기가 가변될 수 있다.The output buffer may further include an antistatic part connected to the output pad. The resistor unit may include a plurality of unit resistors, and the size of the resistor may be varied by selectively cutting the connection lines between the unit resistors.

상기 커패시터부는, 전원전압과 상기 출력패드 사이에 접속되는 복수개의 제1단위 커패시터들과, 접지전압과 상기 출력패드 사이에 접속되는 복수개의 제2단위 커패시터를 구비하고, 상기 각 제1단위 커패시터와 상기 전원전압 사이의 연결라인들, 상기 각 제1단위 커패시터와 상기 출력패드 사이의 연결라인들, 상기 각 제2단위 커패시터와 상기 접지전압 사이의 연결라인들, 및 상기 각 제2단위 커패시터와 상기 출력패드 사이의 연결라인들을 선택적으로 절단하여 상기 커패시턴스의 크기가 가변될 수 있다.The capacitor unit includes a plurality of first unit capacitors connected between a power supply voltage and the output pad, and a plurality of second unit capacitors connected between a ground voltage and the output pad. Connection lines between the power supply voltages, connection lines between each of the first unit capacitors and the output pads, connection lines between each of the second unit capacitors and the ground voltage, and each of the second unit capacitors and the The capacitance may be varied by selectively cutting the connection lines between the output pads.

상기 출력 드라이버는, 상기 출력신호를 받아 상기 출력패드를 구동하는 단위 출력 드라이버와, 게이트가 상기 단위 출력 드라이버의 게이트와 공통 접속되는 복수개의 정전기 방지 겸용 단위 출력 드라이버들을 구비하고, 상기 각 정전기 방지 겸용 단위 출력 드라이버의 게이트에 접속되는 연결라인들을 선택적으로 절단하여 상기 구동능력이 가변될 수 있다.The output driver may include a unit output driver that receives the output signal and drives the output pad, and a plurality of antistatic unit output drivers having a gate commonly connected to a gate of the unit output driver. The driving capability may be varied by selectively cutting the connection lines connected to the gate of the unit output driver.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 출력버퍼는, 출력패드와, 출력신호를 받아 상기 출력패드를 구동하는 출력 드라이버를 구비하고, 상기 출력패드와 상기 출력 드라이버의 출력단 사이에 접속되는 저항부 및 상기 출력패드에 접속되는 커패시터부중 적어도 어느 하나를 더 구비하는 것을 특징으로한다.According to another aspect of the present invention, an output buffer includes an output pad and an output driver configured to receive an output signal to drive the output pad, and a resistor connected between the output pad and an output terminal of the output driver. And at least one of a capacitor and a capacitor connected to the output pad.

상기 출력버퍼는 상기 출력패드에 접속되는 정전방지부를 더 구비할 수 있다. 상기 저항부는 복수개의 단위 저항들을 구비하고, 상기 각 단위 저항 사이의 연결라인들은 선택적으로 절단되어 있다.The output buffer may further include an antistatic unit connected to the output pad. The resistor unit includes a plurality of unit resistors, and connection lines between the unit resistors are selectively cut.

상기 커패시터부는, 전원전압과 상기 출력패드 사이에 접속되는 복수개의 제1단위 커패시터들과, 접지전압과 상기 출력패드 사이에 접속되는 복수개의 제2단위 커패시터를 구비하고, 상기 각 제1단위 커패시터와 상기 전원전압 사이의 연결라인들, 상기 각 제1단위 커패시터와 상기 출력패드 사이의 연결라인들, 상기 각 제2단위 커패시터와 상기 접지전압 사이의 연결라인들, 및 상기 각 제2단위 커패시터와 상기 출력패드 사이의 연결라인들은 선택적으로 절단되어 있다.The capacitor unit includes a plurality of first unit capacitors connected between a power supply voltage and the output pad, and a plurality of second unit capacitors connected between a ground voltage and the output pad. Connection lines between the power supply voltages, connection lines between each of the first unit capacitors and the output pads, connection lines between each of the second unit capacitors and the ground voltage, and each of the second unit capacitors and the The connecting lines between the output pads are optionally cut off.

상기 출력 드라이버는, 상기 출력신호를 받아 상기 출력패드를 구동하는 단위 출력 드라이버와, 게이트가 상기 단위 출력 드라이버의 게이트와 공통 접속되는 복수개의 정전기 방지 겸용 단위 출력 드라이버들을 구비하고, 상기 각 정전기 방지 겸용 단위 출력 드라이버의 게이트에 접속되는 연결라인들은 선택적으로 절단되어 있다.The output driver may include a unit output driver that receives the output signal and drives the output pad, and a plurality of antistatic unit output drivers having a gate commonly connected to a gate of the unit output driver. The connection lines connected to the gate of the unit output driver are selectively cut off.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 출력버퍼의 일실시예의 회로도이다.2 is a circuit diagram of one embodiment of an output buffer according to the present invention.

도 2를 참조하면, 상기 본 발명에 따른 출력버퍼는, 출력패드(DOUT)와, 반도체 집적회로 내부에서 발생되는 출력신호(OUT)를 받아 상기 출력패드(DOUT)를 구동하는 출력 드라이버(300)와, 상기 출력패드(DOUT)와 상기 출력 드라이버(300)의 출력단(C) 사이에 접속되는 저항부(400)와, 상기 출력패드(DOUT)에 접속되는 정전기 방지부(500), 및 상기 출력패드(DOUT)에 접속되는 커패시터부(600)을 구비한다.Referring to FIG. 2, the output buffer according to the present invention receives an output pad DOUT and an output driver 300 that receives the output signal OUT generated inside the semiconductor integrated circuit and drives the output pad DOUT. And a resistor unit 400 connected between the output pad DOUT and the output terminal C of the output driver 300, an antistatic unit 500 connected to the output pad DOUT, and the output unit. The capacitor unit 600 is connected to the pad DOUT.

상기 출력 드라이버(300)는, 상기 출력신호(OUT)를 받아 상기 출력패드(DOUT)를 구동하는 단위 출력 드라이버(300a)와, 게이트가 연결라인들(1,3,5,7)을 통해 상기 단위 출력 드라이버(300a)의 게이트와 공통 접속되는 복수개의 정전기 방지 겸용 단위 출력 드라이버(300b,300c)를 포함한다.The output driver 300 receives the output signal OUT and drives the unit output driver 300a for driving the output pad DOUT, and the gate is connected to each other through the connection lines 1, 3, 5, and 7. And a plurality of anti-static combined unit output drivers 300b and 300c commonly connected to the gate of the unit output driver 300a.

여기에서 상기 단위 출력 드라이버(300a)는 피모스 트랜지스터(P3) 및 엔모스 트랜지스터(N3)로 구성되는 인버터로 구성되어 있다.Here, the unit output driver 300a includes an inverter composed of a PMOS transistor P3 and an NMOS transistor N3.

상기 정전기 방지 겸용 단위 출력 드라이버(300b)는 피모스 트랜지스터(P4) 및 엔모스 트랜지스터(N4)로 구성되어 있으며, 이들의 각 게이트는 연결라인들(1,5)을 통해 상기 피모스 트랜지스터(P3) 및 엔모스 트랜지스터(N3)의 각 게이트에 연결된다. 또한 상기 피모스 트랜지스터(P4)의 게이트는 연결라인(2)을 통해 이의 소오스에 연결되고 이의 소오스는 전원전압(VDD)에 연결되며 이의 드레인은 출력단(C)에 연결된다. 상기 엔모스 트랜지스터(N4)의 게이트는 연결라인(6)을 통해 이의 소오스에 연결되고 이의 소오스는 접지전압(VSS)에 연결되며 이의 드레인은 출력단(C)에 연결된다.The antistatic dual unit output driver 300b includes a PMOS transistor P4 and an NMOS transistor N4, and each gate thereof is connected to the PMOS transistor P3 through connection lines 1 and 5. ) And each gate of the NMOS transistor N3. In addition, the gate of the PMOS transistor P4 is connected to the source thereof through the connection line 2, the source thereof is connected to the power supply voltage VDD, and the drain thereof is connected to the output terminal C. The gate of the NMOS transistor N4 is connected to its source through a connection line 6, and its source is connected to the ground voltage VSS and its drain is connected to the output terminal C.

상기 정전기 방지 겸용 단위 출력 드라이버(300c)는 피모스 트랜지스터(P5) 및 엔모스 트랜지스터(N5)로 구성되어 있으며, 이들의 각 게이트는 연결라인들(3,7)을 통해 상기 피모스 트랜지스터(P4) 및 엔모스 트랜지스터(N4)의 각 게이트에 연결된다. 또한 상기 피모스 트랜지스터(P5)의 게이트는 연결라인(4)을 통해 이의 소오스에 연결되고 이의 소오스는 전원전압(VDD)에 연결되며 이의 드레인은 출력단(C)에 연결된다. 상기 엔모스 트랜지스터(N5)의 게이트는 연결라인(8)을 통해 이의 소오스에 연결되고 이의 소오스는 접지전압(VSS)에 연결되며 이의 드레인은 출력단(C)에 연결된다.The antistatic dual unit output driver 300c includes a PMOS transistor P5 and an NMOS transistor N5, and each gate thereof is connected to the PMOS transistor P4 through connection lines 3 and 7. And each gate of the NMOS transistor N4. In addition, the gate of the PMOS transistor P5 is connected to the source thereof through the connection line 4, and the source thereof is connected to the power supply voltage VDD and the drain thereof is connected to the output terminal C. The gate of the NMOS transistor N5 is connected to its source through a connection line 8, the source of which is connected to the ground voltage VSS, and the drain thereof is connected to the output terminal C.

특히 상기 연결라인들(1 내지 8)은 메탈(Metal)로 구성되며 절단 가능하다. 이에 따라 테스트시 상기 연결라인들(1 내지 8)을 선택적으로 절단함으로써 상기 출력 드라이버(300)의 크기, 즉 구동능력을 가변시킬 수 있으며 최적화시킬 수 있다. 이에 대해서는 도 3 및 도 4에서 상세히 설명하도록 하겠다.In particular, the connection lines 1 to 8 are made of metal and can be cut. Accordingly, by selectively cutting the connection lines 1 to 8 during the test, the size of the output driver 300, that is, the driving capability may be varied and optimized. This will be described in detail with reference to FIGS. 3 and 4.

상기 저항부(400)는 복수개의 단위 저항들(R1 내지 R6)을 포함하고, 상기 단위 저항들(R1 내지 R6)은 역시 메탈로 구성되어 절단 가능한 연결라인들(9 내지 21)로 연결되어 있다. 이에 따라 테스트시 상기 각 단위 저항 사이의 연결라인들(9 내지 21)을 선택적으로 절단함으로써 상기 저항부(400)의 저항의 크기를 가변시킬 수 있으며 최적화시킬 수 있다.The resistor unit 400 includes a plurality of unit resistors R1 to R6, and the unit resistors R1 to R6 are also made of metal and are connected to cutable connection lines 9 to 21. . Accordingly, the resistance of the resistor unit 400 may be varied and optimized by selectively cutting the connection lines 9 to 21 between the unit resistors during the test.

상기 커패시터부(600)는, 전원전압(VDD)과 상기 출력패드(DOUT) 사이에 접속되는 복수개의 제1단위 커패시터들(CP1,CP2)과, 접지전압(VSS)과 상기 출력패드(DOUT) 사이에 접속되는 복수개의 제2단위 커패시터들(CN1,CN2)을 포함한다. 상기 제1단위 커패시터들(CP1,CP2)은 연결라인들(22,23)을 통해 전원전압(VDD)에 접속되고 연결라인들(24,25)을 통해 상기 출력패드(DOUT)에 접속된다. 또한 상기 제2단위 커패시터들(CN1,CN2)은 연결라인들(26,27)을 통해 상기 출력패드(DOUT)에 접속되고 연결라인들(28,29)을 통해 접지전압(VSS)에 접속된다. 상기 연결라인들(22 내지 29)은 역시 메탈로 구성되며 절단 가능하다. 이에 따라 테스트시 상기 연결라인들(22 내지 29)을 선택적으로 절단함으로써 상기 커패시터부(600)의 커패시턴스의 크기를 가변시킬 수 있으며 최적화시킬 수 있다.The capacitor unit 600 includes a plurality of first unit capacitors CP1 and CP2 connected between a power supply voltage VDD and the output pad DOUT, a ground voltage VSS, and the output pad DOUT. It includes a plurality of second unit capacitors (CN1, CN2) connected between. The first unit capacitors CP1 and CP2 are connected to the power supply voltage VDD through the connection lines 22 and 23 and to the output pad DOUT through the connection lines 24 and 25. In addition, the second unit capacitors CN1 and CN2 are connected to the output pad DOUT through connection lines 26 and 27 and to the ground voltage VSS through connection lines 28 and 29. . The connecting lines 22 to 29 are also made of metal and can be cut. Accordingly, by selectively cutting the connection lines 22 to 29 in the test, the size of the capacitance of the capacitor unit 600 may be varied and optimized.

상기 정전기 방지부(500)는, 전원전압(VDD)과 상기 출력패드(DOUT) 사이에 접속되는 복수개의 제1정전기 방지 트랜지스터들(PT1,PT2)과, 접지전압(VSS)과 상기 출력패드(DOUT) 사이에 접속되는 복수개의 제2정전기 방지 트랜지스터들(NT1,NT2)을 포함한다.The antistatic unit 500 may include a plurality of first antistatic transistors PT1 and PT2 connected between a power supply voltage VDD and the output pad DOUT, a ground voltage VSS, and the output pad. And a plurality of second antistatic transistors NT1 and NT2 connected between DOUT.

상기 제1정전기 방지 트랜지스터들(PT1,PT2)은 피모스 트랜지스터로 구성되며, 이들의 게이트는 소오스에 연결되고 소오스는 전원전압(VDD)에 연결되며 드레인은 상기 출력패드(DOUT)에 연결된다. 상기 제2정전기 방지 트랜지스터들(NT1,NT2)은 엔모스 트랜지스터로 구성되며, 이들의 게이트는 소오스에 연결되고 소오스는 접지전압(VSS)에 연결되며 드레인은 상기 출력패드(DOUT)에 연결된다.The first antistatic transistors PT1 and PT2 are formed of PMOS transistors, their gates are connected to a source, a source is connected to a power supply voltage VDD, and a drain is connected to the output pad DOUT. The second antistatic transistors NT1 and NT2 are formed of NMOS transistors, their gates are connected to a source, a source is connected to a ground voltage VSS, and a drain is connected to the output pad DOUT.

도 3은 도 2에 도시된 본 발명에 따른 출력버퍼에서 최적화된 일실시예를 나타내며, 저항부(400)의 저항의 크기가 최소, 즉 "0"이고, 커패시터부(600)의 커패시턴스의 크기가 최대이며, 출력 드라이버(300)의 크기, 즉 구동능력이 최소인 경우이다.FIG. 3 illustrates an embodiment optimized in the output buffer according to the present invention shown in FIG. 2, wherein the resistance of the resistor unit 400 has a minimum size, that is, "0", and the capacitance of the capacitor unit 600 is shown in FIG. Is the maximum and the size of the output driver 300, that is, the driving capability is the smallest.

도 3을 참조하면, 도 2에 도시된 저항부(400)의 연결라인들(9 내지 21)중 연결라인들(12,17)이 절단되고 나머지들은 연결상태를 유지하고 있다. 이에 따라 상기 저항부(400)의 저항의 크기, 즉 상기 출력 드라이버(300)의 출력단(C)와 출력패드(DOUT) 사이의 저항의 크기는 최소, 즉 거의 "0"가 된다. 또한 도 2에 도시된 커패시터부(600)의 연결라인들(22 내지 29)은 모두 연결상태를 유지하고 있다. 이에 따라 상기 커패시터부(600)의 커패시턴스의 크기는 최대가 된다. 또한 도 2에 도시된 출력 드라이버(300)의 연결라인들(1 내지 8)중 연결라인들(1,3,5,7)이 절단되고 나머지들은 연결상태를 유지하고 있다. 이에 따라 상기 출력 드라이버(300)의 정전기 방지 겸용 단위 출력 드라이버들(300b,300c)은 정전기 방지 트랜지스터들로서 동작되며, 상기 출력 드라이버(300)의 크기, 즉 구동능력은 최소가 된다.Referring to FIG. 3, the connection lines 12 and 17 of the connection lines 9 to 21 of the resistor unit 400 shown in FIG. 2 are cut and the others remain connected. Accordingly, the magnitude of the resistance of the resistor unit 400, that is, the resistance between the output terminal C of the output driver 300 and the output pad DOUT is minimum, that is, almost zero. In addition, all of the connection lines 22 to 29 of the capacitor unit 600 shown in FIG. 2 remain connected. Accordingly, the magnitude of the capacitance of the capacitor unit 600 is maximized. In addition, the connection lines 1, 3, 5, and 7 of the connection lines 1 to 8 of the output driver 300 shown in FIG. 2 are cut and the others remain connected. Accordingly, the antistatic dual unit output drivers 300b and 300c of the output driver 300 operate as antistatic transistors, and the size of the output driver 300, that is, the driving capability thereof is minimized.

도 4는 도 2에 도시된 본 발명에 따른 출력버퍼에서 최적화된 다른 일실시예를 나타내며, 저항부(400)의 저항의 크기가 최대이고, 커패시터부(600)의 커패시턴스의 크기가 최소이며, 출력 드라이버(300)의 크기, 즉 구동능력이 최대인 경우이다.4 shows another embodiment optimized in the output buffer according to the present invention shown in FIG. 2, the resistance of the resistor unit 400 is the maximum, the capacitance of the capacitor unit 600 is the minimum, The size of the output driver 300, that is, the driving capability is the maximum.

도 4를 참조하면, 도 2에 도시된 저항부(400)의 연결라인들(9 내지 21)중 연결라인들(9,11,13,16,18,20)이 절단되고 나머지들은 연결상태를 유지하고 있다. 이에 따라 상기 저항부(400)의 저항의 크기, 즉 상기 출력 드라이버(300)의 출력단(C)와 출력패드(DOUT) 사이의 저항의 크기는 최대가 된다. 또한 도 2에 도시된 커패시터부(600)의 연결라인들(22 내지 29)은 모두 절단되어 있다. 이에 따라 상기 커패시터부(600)의 커패시턴스의 크기는 최소가 된다. 또한 도 2에 도시된 출력 드라이버(300)의 연결라인들(1 내지 8)중 연결라인들(2,4,6,8)이 절단되고 나머지들은 연결상태를 유지하고 있다. 이에 따라 상기 출력 드라이버(300)의 정전기 방지 겸용 단위 출력 드라이버들(300b,300c)은 단위 출력 드라이버들로서 동작되며, 상기 출력 드라이버(300)의 크기, 즉 구동능력은 최대가 된다.Referring to FIG. 4, the connection lines 9, 11, 13, 16, 18, and 20 of the connection lines 9 to 21 of the resistor unit 400 shown in FIG. Keeping up. Accordingly, the magnitude of the resistance of the resistor 400, that is, the magnitude of the resistance between the output terminal C of the output driver 300 and the output pad DOUT becomes maximum. In addition, the connection lines 22 to 29 of the capacitor unit 600 shown in FIG. 2 are all cut off. Accordingly, the magnitude of the capacitance of the capacitor unit 600 is minimized. In addition, the connection lines 2, 4, 6, and 8 of the connection lines 1 to 8 of the output driver 300 shown in FIG. 2 are cut off and the others remain connected. Accordingly, the antistatic dual unit output drivers 300b and 300c of the output driver 300 operate as unit output drivers, and the size of the output driver 300, that is, the driving capability thereof, is maximized.

상술하였듯이 본 발명에 따른 출력버퍼는, 테스트시 상기 연결라인들(1 내지 8)을 선택적으로 절단함으로써 상기 출력 드라이버(300)의 크기, 즉 구동능력을 가변시킬 수 있고, 상기 연결라인들(9 내지 21)을 선택적으로 절단함으로써 상기 저항부(400)의 저항의 크기를 가변시킬 수 있으며, 상기 연결라인들(22 내지 29)을 선택적으로 절단함으로써 상기 커패시터부(600)의 커패시턴스의 크기를 가변시킬 수 있다. 이와 같이 되도록 하기 위해서 상기 연결라인들(1 내지 29)은 설계시에는 모두 연결된 상태로 구성되며, 옵션층(Option Layer), 즉 콘택(Contact)층, 제1 및 제2메탈층, 비아(Via) 콘택층을 사용하여 최적화가 가능하도록 구성된다.As described above, the output buffer according to the present invention may vary the size of the output driver 300, that is, the driving capability by selectively cutting the connection lines 1 to 8 during the test, and the connection lines 9 By selectively cutting the to 21 to vary the size of the resistance of the resistor unit 400, by selectively cutting the connection lines 22 to 29 to vary the size of the capacitance of the capacitor unit 600 You can. In order to achieve this, the connection lines 1 to 29 are all connected at the time of design, and include an option layer, that is, a contact layer, first and second metal layers, and vias. ) Can be optimized using a contact layer.

따라서 상기 본 발명에 따른 출력버퍼에서는, EMI가 최소화될 수 있도록 테스트시 상기 연결라인들중 일부를 선택적으로 절단함으로써 최적화된 저항의 크기, 최적화된 커패시턴스의 크기, 및 최적화된 출력 드라이버의 크기가 결정될 수 있다.Therefore, in the output buffer according to the present invention, the size of the optimized resistance, the size of the optimized capacitance, and the size of the optimized output driver may be determined by selectively cutting some of the connection lines during the test to minimize EMI. Can be.

이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.As described above, the present invention has been limited to one embodiment, but not limited thereto. It is obvious that various modifications to the present invention can be made by those skilled in the art within the scope of the spirit of the present invention. .

상술한 바와 같이 본 발명에 따른 출력버퍼에서는, 테스트시 연결라인들중 일부를 선택적으로 절단함으로써 저항의 크기, 커패시턴스의 크기, 및 출력 드라이버의 크기를 가변시킬 수 있으므로, EMI가 가장 적은 최적화된 저항의 크기, 최적화된 커패시턴스의 크기, 및 최적화된 출력 드라이버의 크기가 용이하게 결정될 수 있는 장점이 있다.As described above, in the output buffer according to the present invention, since the size of the resistance, the size of the capacitance, and the size of the output driver can be varied by selectively cutting some of the connection lines during the test, the optimized resistance with the lowest EMI The size of, the size of the optimized capacitance, and the size of the optimized output driver can be easily determined.

Claims (12)

출력패드;Output pads; 출력신호를 받아 상기 출력패드를 구동하고, 구동능력이 가변될 수 있는 출력 드라이버;An output driver capable of receiving an output signal to drive the output pad and having a variable driving capability; 상기 출력패드와 상기 출력 드라이버의 출력단 사이에 접속되고, 저항의 크기가 가변될 수 있는 저항부;A resistor unit connected between the output pad and the output terminal of the output driver and having a variable resistance; 상기 출력패드에 접속되고, 커패시턴스의 크기가 가변될 수 있는 커패시터부를 구비하는 것을 특징으로하는 반도체 집적회로의 출력버퍼.And a capacitor unit connected to the output pad and having a variable capacitance. 제1항에 있어서, 상기 출력버퍼는,The method of claim 1, wherein the output buffer, 상기 출력패드에 접속되는 정전방지부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And an antistatic portion connected to the output pad. 제1항에 있어서, 상기 저항부는,The method of claim 1, wherein the resistor unit, 복수개의 단위 저항들을 구비하고,A plurality of unit resistors, 상기 각 단위 저항 사이의 연결라인들을 선택적으로 절단하여 상기 저항의 크기가 가변될 수 있는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And selectively cutting the connection lines between the unit resistors to change the size of the resistors. 제1항에 있어서, 상기 커패시터부는,The method of claim 1, wherein the capacitor unit, 전원전압과 상기 출력패드 사이에 접속되는 복수개의 제1단위 커패시터들과,A plurality of first unit capacitors connected between a power supply voltage and the output pad; 접지전압과 상기 출력패드 사이에 접속되는 복수개의 제2단위 커패시터들을 구비하고,A plurality of second unit capacitors connected between a ground voltage and the output pad, 상기 각 제1단위 커패시터와 상기 전원전압 사이의 연결라인들, 상기 각 제1단위 커패시터와 상기 출력패드 사이의 연결라인들, 상기 각 제2단위 커패시터와 상기 접지전압 사이의 연결라인들, 및 상기 각 제2단위 커패시터와 상기 출력패드 사이의 연결라인들을 선택적으로 절단하여 상기 커패시턴스의 크기가 가변될 수 있는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.Connection lines between each first unit capacitor and the power supply voltage, connection lines between each first unit capacitor and the output pad, connection lines between each second unit capacitor and the ground voltage, and the And selectively cutting the connection lines between each second unit capacitor and the output pad, wherein the capacitance has a variable size. 제2항에 있어서, 상기 정전방지부는,The method of claim 2, wherein the antistatic unit, 전원전압과 상기 출력패드 사이에 접속되는 복수개의 제1정전방지 트랜지스터들과,A plurality of first antistatic transistors connected between a power supply voltage and the output pads; 접지전압과 상기 출력패드 사이에 접속되는 복수개의 제2정전방지 트랜지스터들을 구비하는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And a plurality of second antistatic transistors connected between a ground voltage and the output pad. 제1항에 있어서, 상기 출력 드라이버는,The method of claim 1, wherein the output driver, 상기 출력신호를 받아 상기 출력패드를 구동하는 단위 출력 드라이버와,A unit output driver configured to receive the output signal and drive the output pad; 게이트가 상기 단위 출력 드라이버의 게이트와 공통 접속되는 복수개의 정전기 방지 겸용 단위 출력 드라이버들을 구비하고,A plurality of antistatic combined unit output drivers, the gate of which is commonly connected with the gate of the unit output driver, 상기 각 정전기 방지 겸용 단위 출력 드라이버의 게이트에 접속되는 연결라인들을 선택적으로 절단하여 상기 구동능력이 가변될 수 있는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And selectively cutting the connection lines connected to the gates of the antistatic dual unit output drivers, thereby changing the driving capability of the semiconductor integrated circuit. 출력패드;Output pads; 출력신호를 받아 상기 출력패드를 구동하는 출력 드라이버를 구비하고,An output driver which receives an output signal and drives the output pad, 상기 출력패드와 상기 출력 드라이버의 출력단 사이에 접속되는 저항부 및 상기 출력패드에 접속되는 커패시터부중 적어도 어느 하나를 더 구비하는 것을 특징으로하는 반도체 집적회로의 출력버퍼.And at least one of a resistor unit connected between the output pad and an output terminal of the output driver, and a capacitor unit connected to the output pad. 제7항에 있어서, 상기 출력버퍼는,The method of claim 7, wherein the output buffer, 상기 출력패드에 접속되는 정전방지부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And an antistatic portion connected to the output pad. 제7항에 있어서, 상기 저항부는,The method of claim 7, wherein the resistor unit, 복수개의 단위 저항들을 구비하고,A plurality of unit resistors, 상기 각 단위 저항 사이의 연결라인들이 선택적으로 절단된 것을 특징으로 하는 반도체 집적회로의 출력버퍼.The output buffer of the semiconductor integrated circuit, characterized in that the connection lines between the respective unit resistance is selectively cut. 제7항에 있어서, 상기 커패시터부는,The method of claim 7, wherein the capacitor unit, 전원전압과 상기 출력패드 사이에 접속되는 복수개의 제1단위 커패시터들과,A plurality of first unit capacitors connected between a power supply voltage and the output pad; 접지전압과 상기 출력패드 사이에 접속되는 복수개의 제2단위 커패시터들을 구비하고,A plurality of second unit capacitors connected between a ground voltage and the output pad, 상기 각 제1단위 커패시터와 상기 전원전압 사이의 연결라인들, 상기 각 제1단위 커패시터와 상기 출력패드 사이의 연결라인들, 상기 각 제2단위 커패시터와 상기 접지전압 사이의 연결라인들, 및 상기 각 제2단위 커패시터와 상기 출력패드 사이의 연결라인들이 선택적으로 절단된 것을 특징으로 하는 반도체 집적회로의 출력버퍼.Connection lines between each first unit capacitor and the power supply voltage, connection lines between each first unit capacitor and the output pad, connection lines between each second unit capacitor and the ground voltage, and the The output buffer of the semiconductor integrated circuit, characterized in that the connection line between each second unit capacitor and the output pad is selectively cut. 제8항에 있어서, 상기 정전방지부는,The method of claim 8, wherein the antistatic unit, 전원전압과 상기 출력패드 사이에 접속되는 복수개의 제1정전방지 트랜지스터들과,A plurality of first antistatic transistors connected between a power supply voltage and the output pads; 접지전압과 상기 출력패드 사이에 접속되는 복수개의 제2정전방지 트랜지스터들을 구비하는 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And a plurality of second antistatic transistors connected between a ground voltage and the output pad. 제7항에 있어서, 상기 출력 드라이버는,The method of claim 7, wherein the output driver, 상기 출력신호를 받아 상기 출력패드를 구동하는 단위 출력 드라이버와,A unit output driver configured to receive the output signal and drive the output pad; 게이트가 상기 단위 출력 드라이버의 게이트와 공통 접속되는 복수개의 정전기 방지 겸용 단위 출력 드라이버들을 구비하고,A plurality of antistatic combined unit output drivers, the gate of which is commonly connected with the gate of the unit output driver, 상기 각 정전방지 겸용 단위 출력 드라이버의 게이트에 접속되는 연결라인이 선택적으로 절단된 것을 특징으로 하는 반도체 집적회로의 출력버퍼.And a connection line connected to the gates of the unit of the antistatic dual purpose output driver is selectively cut.
KR10-1998-0035239A 1998-08-28 1998-08-28 Output buffer for semiconductor integrated circuits KR100505617B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0035239A KR100505617B1 (en) 1998-08-28 1998-08-28 Output buffer for semiconductor integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0035239A KR100505617B1 (en) 1998-08-28 1998-08-28 Output buffer for semiconductor integrated circuits

Publications (2)

Publication Number Publication Date
KR20000015366A true KR20000015366A (en) 2000-03-15
KR100505617B1 KR100505617B1 (en) 2005-09-26

Family

ID=19548741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0035239A KR100505617B1 (en) 1998-08-28 1998-08-28 Output buffer for semiconductor integrated circuits

Country Status (1)

Country Link
KR (1) KR100505617B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230218A (en) * 1986-03-31 1987-10-08 Toshiba Corp Output buffer circuit
JPH098639A (en) * 1995-06-21 1997-01-10 Matsushita Electric Ind Co Ltd Output buffer circuit
KR970031309A (en) * 1995-11-30 1997-06-26 김주용 Noise reduction device
US5656947A (en) * 1996-07-16 1997-08-12 National Semiconductor Corporation Low noise digital output buffer

Also Published As

Publication number Publication date
KR100505617B1 (en) 2005-09-26

Similar Documents

Publication Publication Date Title
US7200054B2 (en) Semiconductor integrated circuit device
US6759868B2 (en) Circuit and method for compensation if high-frequency signal loss on a transmission line
US6057729A (en) Power circuit
US5453713A (en) Noise-free analog islands in digital integrated circuits
US5329174A (en) Circuit for forcing known voltage on unconnected pads of an integrated circuit
US5313118A (en) High-speed, low-noise, CMOS output driver
US5036215A (en) Pass gate multiplexer receiver circuit
KR100476506B1 (en) Ocd with low output capacitance
US5121036A (en) Semiconductor integrated circuit with pads and power supply lines
JP2670651B2 (en) Output device
US6153914A (en) Output circuit for integrated circuits
KR100505617B1 (en) Output buffer for semiconductor integrated circuits
US6573751B1 (en) Semiconductor device and electronic apparatus using the same
US6930508B2 (en) Integrated circuit with on-chip termination
EP1292031A2 (en) Integrated circuit and method of adjusting capacitance of a node of an integrated circuit
US20020040984A1 (en) I/O circuit of semiconductor integrated device
US5726601A (en) Integrated circuit and method for producing the same
EP1542360B1 (en) Integrated circuit power supply circuit
KR950012028B1 (en) Semiconductor memory device with low noise output structure
KR100323452B1 (en) Eletromagnetic Interference prevention circuit
US5382842A (en) Composite logic circuit with bipolar transistor-complementary field effect transistor
JPH04192717A (en) Mos transistor output circuit
JPH08203279A (en) Semiconductor integrated circuit device
KR100193452B1 (en) Data output circuit of semiconductor memory device and output method thereof
JPH04242319A (en) Cmos integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee