KR20000010095U

KR20000010095U - CPI oil input protector

Info

Publication number: KR20000010095U
Application number: KR2019980022254U
Authority: KR
Inventors: 김현석
Original assignee: 전주범; 대우전자 주식회사
Priority date: 1998-11-16
Filing date: 1998-11-16
Publication date: 2000-06-15

Abstract

본 고안은 CPU의 입력단에 슈미트 트리거 기능을 갖는 인버터를 연결시켜 CPU에 입력되는 신호들이 슈미트 트리거를 거쳐 입력되도록 함으로써 항상 안정적인 신호가 CPU에 입력되도록 한 CPU 입력 보호장치를 제공한다.The present invention provides a CPU input protection device that connects an inverter having a Schmitt trigger function to an input terminal of a CPU so that signals input to the CPU are input through a Schmitt trigger so that a stable signal is always input to the CPU.

본 고안은 슈미트 트리거 기능을 갖는 제1 인버터(11)와, 슈미트 트리거 기능을 갖으며, 상기 제1 인버터(11)의 출력신호를 다시 반전시켜 CPU(13)에 입력시키는 제2 인버터(12)로 구성되어 CPU에 입력되는 신호가 슈미트 트리거 기능을 갖는 제1, 제2 인버터(11),(12)를 거쳐 입력되도록 함으로써 CPU에는 항상 안정적인 신호가 입력되어 CPU가 안정적으로 동작할 수 있도록 한 것이다.The present invention has a first inverter 11 having a Schmitt trigger function, and a second inverter 12 having a Schmitt trigger function, which inverts the output signal of the first inverter 11 again and inputs it to the CPU 13. The signal input to the CPU is input through the first and second inverters 11 and 12 having the Schmitt trigger function so that a stable signal is always input to the CPU so that the CPU can operate stably. .

Description

CPI oil input protector

본 고안은 CPU가 사용되는 모든 시스템에 적용가능한 것으로, 더욱 상세하게는 CPU의 입력단에 입력되는 신호가 슈미트 트리거(Schmitt Trigger) 기능을 갖는 인버터를 거쳐 CPU 입력단에 입력되도록 하는 CPU 입력 보호장치에 관한 것이다.The present invention is applicable to all systems in which a CPU is used, and more particularly, a CPU input protection device for allowing a signal input at an input terminal of a CPU to be input to a CPU input terminal via an inverter having a Schmitt Trigger function. will be.

현대 정보사회에서 컴퓨터의 사용은 거의 필수적이며, 컴퓨터에서는 CPU가 컴퓨터의 전반적인 동작을 제어하며, CPU가 오동작을 할 경우 그 컴퓨터의 동작은 제대로 이루어지지 않게 된다.In the modern information society, the use of a computer is almost essential. In a computer, the CPU controls the overall operation of the computer, and if the CPU malfunctions, the computer's operation is improper.

CPU란 Central Processing Unit의 약어로, 컴퓨터의 경우 중앙 처리 장치로써 주기억 장치, 연산 장치, 제어 장치, 특수 레지스터 등을 갖추고 있다.CPU stands for Central Processing Unit. In the case of a computer, the central processing unit includes a main memory unit, a computing unit, a control unit, and special registers.

CPU는 데이터 처리 및 동작을 하는 부분으로 컴퓨터의 두뇌라 할 수 있으며, CPU는 크게 다음의 세 부분으로 구성된다.The CPU is the brain of a computer that processes and operates data. The CPU is composed of three parts.

명령의 호출, 해석 및 실행을 제어하는 제어 장치(Control Unit)와, 명령의 오퍼랜드에 대하여 산술 및 논리 연산을 하는 산술 및 논리 연산 장치(Arithmetic Logical Unit)와, 처리중에 있는 프로그램 명령어와 자료를 기억하는 주기억 장치(Main Memory)로 구성된다.Stores a control unit that controls the invocation, interpretation, and execution of instructions, an arithmetic logical unit that performs arithmetic and logical operations on the operands of instructions, and program instructions and data in process It is composed of a main memory (Main Memory).

또한, CPU는 주기억 장치를 제외한 제어 장치와 산술 및 논리 연산 장치를 가리키는 경우도 많다.In addition, the CPU often refers to a control device other than the main memory device, and an arithmetic and logical operation device.

도 1은 CPU의 일반적인 구성도를 도시한 것으로, 프로그램 계수기(1), 명령어 레지스터(2), 명령어를 해독하는 명령어 해독기(3), 제어 장치(4) 및 각종 레지스터 등을 포함하여 구성된다.1 shows a general configuration diagram of a CPU, and includes a program counter 1, an instruction register 2, an instruction decoder 3 for decoding an instruction, a control device 4, various registers, and the like.

이러한 CPU는 입력단에 직접 입력핀을 연결하여 사용하고 있다.These CPUs are used by connecting input pins directly to the input terminals.

따라서 노이즈 등이 발생할 경우 노이즈가 직접 CPU 입력단에 입력되어 CPU가 오동작할 우려가 있었다.Therefore, when noise or the like occurs, noise may be directly input to the CPU input terminal, causing the CPU to malfunction.

예들 들어, CPU의 입력핀 중에는 인터럽트를 거는 인터럽트 핀이 있는데, 이 인터럽트 핀에 노이즈가 입력될 경우 CPU 자체가 오동작을 할 수도 있게 된다.For example, one of the input pins of the CPU is an interrupt pin that interrupts. If noise is input to the interrupt pin, the CPU itself may malfunction.

인터럽트란 시스템이나 루틴의 정상적인 수행을 멈추고 다른 작업을 한 뒤에 다시 중단된 수행을 재수행하는 것으로, 항상 외부적 근원으로부터의 신호에 의해 야기된다.An interrupt is a resumption of an interrupted execution after stopping the normal execution of a system or routine, performing other tasks, and is always caused by a signal from an external source.

CPU의 인터럽트 핀에 인터럽트가 걸릴 경우 CPU는 인터럽트 처리를 행해야 하는데, 종래는 CPU의 입력핀중의 하나인 인터럽트 핀에 직접 인터럽트가 걸리게 되므로 인터럽트 핀에 노이즈가 껴 로우 신호가 하이 신호로 변경되어 입력될 경우 CPU는 정상적인 인터럽트 루틴을 수행하지 못하게 된다.When the interrupt pin of the CPU is interrupted, the CPU must perform interrupt processing. Conventionally, the interrupt pin is directly interrupted, which is one of the input pins of the CPU. The CPU will not execute normal interrupt routines.

또한, CPU 입력핀에 노이즈가 낄 경우 CPU는 살아서 동작되는데 프로그램이 비정상 모드에서 수행되는 래치 아웃(Latch Out) 현상도 발생할 수 있게 된다.In addition, when the CPU input pin is noisy, the CPU is alive and can cause a latch out phenomenon in which the program is executed in an abnormal mode.

즉, 종래에는 CPU의 입력단에 신호 입력시 직접 CPU 입력핀에 입력되므로써 노이즈 등이 발생할 경우 CPU가 오동작할 문제점이 있었다.That is, in the related art, when a signal is input directly to the CPU input pin when a signal is input to the CPU input terminal, the CPU malfunctions when noise occurs.

본 고안은 상기와 같은 문제점을 해결하기 위한 것으로, 본 고안의 목적은 CPU의 입력단에 슈미트 트리거 기능을 갖는 인버터를 연결시켜 CPU에 입력되는 신호가 슈미트 트리거 기능을 갖는 인버터를 거쳐 입력되도록 함으로써 항상 안정적인 신호가 CPU에 입력되도록 한 CPU 입력 보호장치를 제공함에 있다.The present invention is to solve the above problems, the object of the present invention is to connect the inverter having the Schmitt trigger function to the input terminal of the CPU so that the signal input to the CPU through the inverter having the Schmitt trigger function is always stable Provided is a CPU input protection device that allows a signal to be input to the CPU.

도 1은 일반적인 CPU의 구성도1 is a configuration diagram of a general CPU

도 2는 본 고안에 따른 CPU 입력 보호장치의 구성도2 is a block diagram of a CPU input protection device according to the present invention

도 3은 일반적인 슈미트 트리거의 구성 회로도3 is a configuration circuit diagram of a general Schmitt trigger

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11 : 제1 인버터 12 : 제2 인버터11: first inverter 12: second inverter

13 : CPU13: CPU

상기와 같은 목적을 달성하기 위한 본 고안에 따른 CPU 입력 보호장치는 슈미트 트리거 기능을 갖는 제1 인버터와, 상기 제1 인버터에 직렬로 연결되며 출력이 CPU에 입력되는 슈미트 트리거 기능을 갖는 제2 인버터로 구성되어 CPU에 입력되는 신호가 안정적으로 입력될 수 있도록 함을 특징으로 한다.CPU input protection device according to the present invention for achieving the above object is a first inverter having a Schmitt trigger function, and a second inverter having a Schmitt trigger function that is connected in series with the first inverter and the output is input to the CPU It is configured to be characterized in that the signal input to the CPU can be stably input.

이하, 본 고안을 첨부된 도면과 함께 보다 상세히 설명한다.Hereinafter, the present invention will be described in detail with the accompanying drawings.

도 2는 본 고안에 따른 CPU 입력 보호장치의 구성도를 도시한 것으로, 입력되는 신호를 안정화시키기 위해 반전시키며, 슈미트 트리거 기능을 갖는 제1 인버터(11)와, 상기 제1 인버터(11)의 출력신호를 다시 반전시켜 CPU(13)의 입력단(Input)에 입력시키며, 슈미트 트리거 기능을 갖는 제2 인버터(12)로 구성된다.2 is a block diagram of a CPU input protection device according to the present invention, and inverted to stabilize an input signal, and has a first inverter 11 having a Schmitt trigger function, and the first inverter 11 of FIG. The output signal is inverted again and inputted to the input terminal (Input) of the CPU 13, and is constituted by the second inverter 12 having a Schmitt trigger function.

상기 제1 및 제2 인버터(11),(12)는 74HC13 TTL 게이트를 사용한다.The first and second inverters 11 and 12 use 74HC13 TTL gates.

슈미트 트리거란 천천히 변화하는 애널로그 신호를 상승 및 하강시간이 짧은 개개의 신호 레벨로 변화하는 것으로, 스위칭 레벨에 상한과 하한이 있는 것이 특징이며, 이러한 슈미트 트리거에 대하여 도 3을 참조로 보다 상세히 설명하면 다음과 같다.The Schmitt trigger is a slowly changing analog signal that changes into individual signal levels with short rise and fall times. The Schmitt trigger has an upper limit and a lower limit. The Schmitt trigger is described in more detail with reference to FIG. 3. Is as follows.

슈미트 트리거 회로는 쌍안정 멀티 바이브레이터 회로의 변형으로써, 1단에서 2단에는 콜렉터-베이스, 2단에서 1단에는 에미터 결합으로 되어 있다.The Schmitt trigger circuit is a variation of the bistable multivibrator circuit, which has a collector-base in stages 1 and 2, and an emitter coupling in stages 2 and 1.

입력이 어떤 레벨 이하일 때는 1단의 트랜지스터(TR1)가 오프, 2단의 트랜지스터(TR2)가 온으로 되어 있으나, 여기서 입력이 증가하여 1단의 트랜지스터(TR1)에 전류가 흐르기 시작하면, 그 변화로 하여 2단의 트랜지스터(TR2)의 베이스 전압을 낮추고, 2단의 트랜지스터(TR2)의 에미터 전류의 감소가 1단의 트랜지스터(TR1)의 에미터 전위를 낮추면서 콜렉터 전류를 증가시킨다는 순으로, 갑자기 1단의 트랜지스터(TR1)가 온되고, 2단의 트랜지스터(TR2)가 오프되는데, 입력이 어떤 레벨 이하로 감소되면 이 상태는 다시 처음으로 되돌아 간다.When the input is below a certain level, the transistor TR1 of one stage is turned off and the transistor TR2 of two stages is turned on. However, if the input increases and current flows through the transistor TR1 of one stage, the change is made. In this order, the base voltage of the two-stage transistor TR2 is lowered, and the decrease of the emitter current of the two-stage transistor TR2 increases the collector current while lowering the emitter potential of the first-stage transistor TR1. Suddenly, the first stage transistor TR1 is turned on and the second stage transistor TR2 is turned off. When the input decreases below a certain level, the state returns to the beginning again.

이 때문에, 어떤 레벨 이상을 끊는 리미터나 슬라이서 회로로써 이용되기도 하고, 입력파형을 방형파로 변환시키는데 사용되는 외에도 릴레이 회로 같은 곳에 이용되기도 한다.For this reason, it is used as a limiter or slicer circuit that cuts a certain level or more, and is also used for a relay circuit as well as used to convert an input waveform into a square wave.

상기와 같이 구성된 본 고안은 CPU(13)에 입력되는 신호가 있을 경우 이는 제1 인버터(11)를 거쳐 반전되고, 다시 제2 인버터(12)를 거쳐 반전된 후에 CPU(13)의 입력단(Input)에 입력된다.According to the present invention configured as described above, when there is a signal input to the CPU 13, it is inverted through the first inverter 11, and again after being inverted through the second inverter 12. ) Is entered.

이와 같이 CPU(13)에 입력되는 입력신호를 제1, 제2 인버터(11),(12)를 거쳐 CPU(13)의 입력단(Input)에 입력하면 상기 제1 및 제2 인버터(11),(12)는 슈미트 트리거 기능이 있으므로 입력신호가 하이 또는 로우로 안정되어 입력된다.As such, when the input signal input to the CPU 13 is input to the input terminal of the CPU 13 via the first and second inverters 11 and 12, the first and second inverters 11, Since 12 has a Schmitt trigger function, the input signal is input stable with high or low.

따라서 CPU(13)는 원래 입력신호에 노이즈가 끼어 불안정 하더라도 상기 제1 및 제2 인버터(11),(12)를 거쳐 안정된 신호를 입력받으므로 안정적으로 동작할 수 있게 된다.Therefore, the CPU 13 can operate stably because the stable signal is input through the first and second inverters 11 and 12 even if the original input signal is unstable due to noise.

이에 따라 종래 입력신호의 불안정에 의해 발생하던 래치 아웃 현상이나 인터럽트 오동작 현상도 방지할 수 있게 된다.Accordingly, the latch-out phenomenon and the interrupt malfunction phenomenon caused by the instability of the conventional input signal can be prevented.

여기서, 상기 제1 및 제2 인버터(11),(12) 두 개를 사용한 이유는 입력신호가 하이 신호일 경우 제1 인버터(11)를 거치면 로우 신호로 되므로 이를 다시 원래의 하이 신호로 만들기 위해 제2 인버터(12)를 사용한 것이다.Here, the reason why the two first and second inverters 11 and 12 are used is that when the input signal is a high signal, the first inverter 11 becomes a low signal. 2 Inverter 12 is used.

상기와 같이 인버터를 2개를 사용하지 않고 하나를 사용할 수도 있다.As described above, one inverter may be used instead of two inverters.

이 경우에는 CPU(13)에 입력되는 신호가 원래 입력되는 신호가 아닌 인버터에 의해 반전된 신호이므로 입력신호가 로우 신호이면 CPU(13)는 하이 신호로 인식하고, 하이신호이면 로우 신호로 인식하여 동작되도록 하면 된다.In this case, since the signal input to the CPU 13 is a signal inverted by the inverter instead of the original input signal, if the input signal is a low signal, the CPU 13 recognizes it as a high signal, and if it is a high signal, it recognizes it as a low signal. It works.

이상에서 살펴본 바와같이 본 고안에 따른 CPU 입력 보호장치에 의하면 CPU에 입력되는 신호가 슈미트 트리거 기능을 갖는 인버터를 거쳐 입력되도록 함으로써 CPU에는 항상 안정적인 신호가 입력되어 CPU가 안정적으로 동작할 수 있게 되며, 종래 입력신호의 노이즈 등에 의해 발생하던 래치 아웃 현상이나 인터럽트 오동작 현상도 방지할 수 있게 된다.As described above, according to the CPU input protection device according to the present invention, a signal input to the CPU is input through an inverter having a Schmitt trigger function, so that a stable signal is input to the CPU so that the CPU can operate stably. It is also possible to prevent the latch out phenomenon and the interrupt malfunction phenomenon caused by the noise of the input signal.

Claims

Inverting to stabilize the input signal, the first inverter 11 having a Schmitt trigger function and the output signal of the first inverter 11 is inverted again and input to the input terminal (CPU) of the CPU 13, And a second inverter (12) having a Schmitt trigger function.