KR890005353B1 - Error movement check method of micro processor - Google Patents

Error movement check method of micro processor Download PDF

Info

Publication number
KR890005353B1
KR890005353B1 KR1019860008346A KR860008346A KR890005353B1 KR 890005353 B1 KR890005353 B1 KR 890005353B1 KR 1019860008346 A KR1019860008346 A KR 1019860008346A KR 860008346 A KR860008346 A KR 860008346A KR 890005353 B1 KR890005353 B1 KR 890005353B1
Authority
KR
South Korea
Prior art keywords
microprocessor
malfunction
time
check method
micro processor
Prior art date
Application number
KR1019860008346A
Other languages
Korean (ko)
Other versions
KR880005519A (en
Inventor
지동근
Original Assignee
금성계전 주식회사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성계전 주식회사, 최근선 filed Critical 금성계전 주식회사
Priority to KR1019860008346A priority Critical patent/KR890005353B1/en
Publication of KR880005519A publication Critical patent/KR880005519A/en
Application granted granted Critical
Publication of KR890005353B1 publication Critical patent/KR890005353B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware

Abstract

내용 없음.No content.

Description

마이크로 프로세서의 오동작 방지법How to prevent malfunction of microprocessor

제1도는 종래의 마이크로 프로세서의 오동작을 방지하기 위한 오동작 검출회로의 간략도.1 is a simplified diagram of a malfunction detection circuit for preventing a malfunction of a conventional microprocessor.

제2도는 본 발명에 따른 오동작 검출회로이다.2 is a malfunction detection circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

4 : 멀티바이브레이터 10 : 마이크로프로세서4 multivibrator 10 microprocessor

11 : 어드레스 디코더 R1~R8: 풀업저항11: Address decoder R 1 to R 8 : Pullup resistor

본 발명은 마이크로 프로세서의 오동작방지 방법에 관한 것으로, 특히 마이크로 프로세서의 오동작시 정상동작을 하도록 유도하는 방법에 관한 것이다. 종래 기술에서는 마이크로 프로세서의 정상 동작중의 외부 노이즈등의 외란에 의해 발생되는 마이크로 프로세서의 오동작을 방지하기 위하여 첨부도면 제1도와 같은 오동작 검출회로(Watchdog-Timer)만을 사용하고 있다. 그러나 이러한 오동작 검출회로는 이후 상세히 기술되는 바와 같이 외란이 유기된 시점부터 이 호로 자체내에 설정된 시정수의 시간 범위내에서 발생되는 마이크로 프로세서의 오동작은 방지할 수 없게 되어 있다. 즉, 제1도에 도시한 바와 같이 마이크로 프로세서의 트랩(TRAP)입력은 외란에 의한 소프트 웨어 업셋(UPset)이 발생한 시점에서 바로 액티브하게 되지 못하므로 소프트 웨어업셋이 발생된 시점부터 마이크로 프로세서의 트랩 입력이 액티브하게 되기 전까지 발생될 수 있는 마이크로 프로세서의 오동작을 방지할 수가 없다. 따라서 본 발명은 상기한 결점을 해소하기 위하여 이루어진 것으로, 마이크로 프로세서의 소프트웨어 업셋이 발생한 시점부터 마이크로프로세서의 트랩 입력이 액티브하게 되기 전까지 발생되는 오동작을 방지하기 위한 방법을 제공함을 그 목적으로 한다.The present invention relates to a method of preventing malfunction of a microprocessor, and more particularly, to a method of inducing a normal operation when a microprocessor malfunctions. In the prior art, only a malfunction detection circuit (Watchdog-Timer) as shown in FIG. 1 is used in order to prevent malfunction of the microprocessor caused by disturbance such as external noise during normal operation of the microprocessor. However, as described in detail later, such a malfunction detection circuit cannot prevent a malfunction of the microprocessor occurring within the time range of the time constant set in the call itself from the time when disturbance is induced. That is, as shown in FIG. 1, the trap (TRAP) input of the microprocessor is not immediately activated at the time of the software upset due to the disturbance, so the trap of the microprocessor from the time of the software upset occurs. It is not possible to prevent a microprocessor malfunction that can occur before the input becomes active. Accordingly, an object of the present invention is to provide a method for preventing a malfunction that occurs from the time when a software upset of a microprocessor occurs until the trap input of the microprocessor becomes active.

본 발명을 첨부도면에 의거하여 상세히 기술하면 다음과 같다. 제1도는 종래 기술을 도시한 것으로, 마이크로 프로세서(도시안됨)의 상위 8비트의 어드레스 버스(A8~A15)를 8입력 낸드게이트(1)의 입력단에 연결하고 그 출력을 인버어터(2)를 경유하여 상기 마이크로 프로세서의 IO/

Figure kpo00001
단자와 함께 2입력 앤드 게이크(3)의 입력안에 연결시키면 이 앤드 게이트(3)의 출력단은 마이크로 프로세서가 "OUT FF"명령을 수행할 때마다 펄스를 발생하게 된다. 이 펄스를 재트리거 가능한 단안정 멀티 바이브레이터(4)의 입력단
Figure kpo00002
에 인가하면 이 멀티바이브레이터(4)의 출력 Q는 멀티바이브레이터(4) 외부에 연결된 저항(R)과 개패시터(C)에 의해 결정되는 시정수 동안의 펄스를 발생하게 된다. 따라서, 제1도와 같은 오동작 검출회로에서 "OUT FF"명령을 멀티바이브레이터(4)에 연결된 RC에 의해 결정되는 시정수 시간 이내에 계속해서 내보내면 멀티바이브레이터(4)의 출력은 항상 고레벨의 신호를 출력하게 된다. 그러나, 노이즈 등의 외란에 의해 마이크로 프로세서가 오동작을 하게 되면, 즉 소프트웨어 업셋을 일으키면 더 이상 "OUT FF"명령이 수행되지 않게 되므로 멀티바이브레이터(4)의 출력신호는 바로전의 "OUT FF"명령 수행시점 부터 RC에 의해 경정되는 시정수 시간 이후에 저레벨로 떨어져 마이크로 프로세서의 트랩이 액티브하게 되고 이어서 에러 회복 프로그램(errpr recovery program)을 수행할 수 없게 된다.The present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows a prior art, which connects the upper 8-bit address buses A 8 to A 15 of the microprocessor (not shown) to the input terminal of the eight input NAND gate 1 and outputs the inverter 2. IO of the microprocessor via
Figure kpo00001
When connected to the input of the two input and gage 3 together with the terminal, the output of this end gate 3 generates a pulse each time the microprocessor executes an "OUT FF" instruction. Input stage of the monostable multivibrator 4 capable of retriggering this pulse
Figure kpo00002
When applied to, the output Q of the multivibrator 4 generates a pulse during the time constant determined by the resistor R and the capacitor C connected to the outside of the multivibrator 4. Therefore, if the "OUT FF" instruction is continuously issued within the malfunction detection circuit as shown in FIG. 1 within the time constant time determined by RC connected to the multivibrator 4, the output of the multivibrator 4 always outputs a high level signal. Done. However, if the microprocessor malfunctions due to disturbance such as noise, that is, software upset, the "OUT FF" instruction is no longer executed. Therefore, the output signal of the multivibrator 4 performs the "OUT FF" instruction immediately before. From the time point, after the time constant time determined by RC, the microprocessor trap becomes low and becomes unable to execute the error recovery program.

그러나 이와 같은 방법으로는 멀티 바이브레이터(4)의 RC에 의해 결정되는 시정수 시간후에야 비로서 트랩이 액티브하게 되므로 실제 마이크로프로세서가 소프트웨어 업셋을 일으킨 시점부터 트랩이 액티브 되기 전까지의 시간동안 마이크로 프로세서가 일으키는 오동작은 방지할 수 있게 된다.However, in this method, since the trap becomes active only after the time constant time determined by RC of the multivibrator 4, the microprocessor generates the time from the time when the actual microprocessor causes the software upset until the trap becomes active. Malfunctions can be prevented.

제2도는 본 발명의 방법을 구현하기 위한 회로도를 나타낸 것으로, 상술한 바와 같은 종래의 오동작 검출회로의 단점을 해결하기 위해 마이크로 프로세서(10)의 테이터 버스(AD0~AD7)를 저항(R1~R8)을 통해 전원(Vcc)에 풀업(Pull up)시켜 2800H번지에서 OFFFFH번지를 읽을때 FF가 읽히게하고, 메모리를 풀 티코드하며, O/S(Operating System)가 있는 ROM(12)내의 프로그램으로 사용하지 않는 영역을 모두 FF로 프로그램하여 두면 마이크로 프로세서가 소프트웨어 업셋을 일으킨 직후 인출(fetch)하게 되는 명령코오드는 FF가 된다. 이때 풀업저항(R1~R8)는 CPU가 사용하지 않는 영역의 데이타 라인의 상태를 읽으려 할 때 라인의 상태를 "1"의 상태로 명확히하여 "FF"가 읽히게 하고 이때 "FF"란 8085 마이크로프로세서의 "RST7"명령코오드이다. 이 명령코드가 "FF"는 8085 마이크로 프로세서에서는 "RST7"명령이므로 8085마이크로 프로세서에서는 "RST7"명령을 수행하여 0038H번지로 점프하고 따라서 0038H번지에 트랩이 액티브하게 될때 수행되는 에러회복 프로그램을 수행하도록 프로그램을 작성해 놓음으로써 상기와 같이 소프트웨어 업셋을 일으킨 시점에서 바로 마이크로 프로세서의 오동작을 방지할 수 있는 지대한 효과가 있다.2 is a circuit diagram for implementing the method of the present invention. In order to solve the disadvantages of the conventional malfunction detection circuit as described above, the data buses AD 0 to AD 7 of the microprocessor 10 are resistors R Pull up to Vcc through 1 ~ R 8 ) to make FF read when reading OFFFFH address from 2800H address, full memory code, ROM with O / S (Operating System) If all the unused areas in 12) are programmed as FF, the instruction code that the microprocessor fetches immediately after the software upset is FF. At this time, when the pull-up resistor (R 1 ~ R 8 ) tries to read the state of the data line in the unused area of the CPU, the state of the line is defined as "1" so that "FF" is read. Is the "RST7" instruction code for the 8085 microprocessor. "FF" is "RST7" instruction in 8085 microprocessor, so 8085 microprocessor executes "RST7" instruction and jumps to 0038H address. Therefore, error recovery program is executed when trap is activated at 0038H address. Writing a program has a great effect of preventing the microprocessor from malfunctioning at the time when the software upset occurs as described above.

Claims (1)

마이크로 프로세서(10)의 오동작을 정상 동작으로 유도하기 위한 방법에 있어서, 마이크로 프로세서(10)의 데이터 버스(AD0~AD7)라인상에 개별적으로 저항(R1~R8)을 접속시켜 풀업되게 하여, 메모리를 플디코드하며, 마이크로 프로세서가 소프트웨어 업셋을 일으킨 직후 데이터 라인(AD0~AD7)에 풀업된 저항(R1~R8)에 의해 "FF"를 인출하게 함으로써 ROM(12)에 기억시킨 에러 회복루틴을 수행하도록 한 마이크로 프로세서의 오동작 방지방법.In the method for inducing the malfunction of the microprocessor 10 to the normal operation, the pull-up by connecting the resistor (R 1 ~ R 8 ) individually on the data bus (AD 0 ~ AD 7 ) line of the microprocessor 10 ROM 12 by decoding the memory and having the microprocessor withdraw the " FF " by the resistors R 1 through R 8 pulled up to the data lines AD 0 -AD 7 immediately after the software upset. A method of preventing a malfunction of a microprocessor to execute an error recovery routine stored in the memory.
KR1019860008346A 1986-10-06 1986-10-06 Error movement check method of micro processor KR890005353B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860008346A KR890005353B1 (en) 1986-10-06 1986-10-06 Error movement check method of micro processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860008346A KR890005353B1 (en) 1986-10-06 1986-10-06 Error movement check method of micro processor

Publications (2)

Publication Number Publication Date
KR880005519A KR880005519A (en) 1988-06-29
KR890005353B1 true KR890005353B1 (en) 1989-12-23

Family

ID=19252652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008346A KR890005353B1 (en) 1986-10-06 1986-10-06 Error movement check method of micro processor

Country Status (1)

Country Link
KR (1) KR890005353B1 (en)

Also Published As

Publication number Publication date
KR880005519A (en) 1988-06-29

Similar Documents

Publication Publication Date Title
US4752930A (en) Watch dog timer
GB2070821A (en) Memory protection
US4587655A (en) Fail-safe system for vehicular computer
KR890005353B1 (en) Error movement check method of micro processor
US5715411A (en) Apparatus and method of converting subtractive decode device cycles to positive peripheral component interface decode device cycles
JPS57164347A (en) Undefined instruction detector for one chip microcomputer
KR860003740Y1 (en) Microprecessor operation protecting circuit from error instruction
JPH05501168A (en) Microprocessor circuit device with watchdog circuit and method for monitoring the flow of its processor program
JP2871429B2 (en) Processor with runaway monitoring function
JP2616140B2 (en) Microcomputer
KR900008242Y1 (en) Automatic selection circuit of 16bit / 32bit coprocessor
JPS61196337A (en) Detecting system for unused area access of memory
JPH039487B2 (en)
JP2725680B2 (en) Bus error detection circuit
KR920008354Y1 (en) Watch-dog circuit
JPS60196849A (en) Method for detecting runaway of microprocessor
JPS6323598B2 (en)
JP2847224B2 (en) microwave
JPS60156145A (en) Microcomputer
JPH06250864A (en) Method for preventing generation of error output from programmable controller
JPH04255036A (en) Microprocessor
JPS61110242A (en) Method for detecting interrupt signal of microcomputer
JPH0477924A (en) Microcomputer
JPS6160467B2 (en)
JPS59148200A (en) Detector of unfair writing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19931224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee