KR20000008722A - Manufacturing method of diamond electron emitter array using select growth method - Google Patents

Manufacturing method of diamond electron emitter array using select growth method Download PDF

Info

Publication number
KR20000008722A
KR20000008722A KR1019980028665A KR19980028665A KR20000008722A KR 20000008722 A KR20000008722 A KR 20000008722A KR 1019980028665 A KR1019980028665 A KR 1019980028665A KR 19980028665 A KR19980028665 A KR 19980028665A KR 20000008722 A KR20000008722 A KR 20000008722A
Authority
KR
South Korea
Prior art keywords
diamond
semiconductor substrate
emitter array
selective growth
insulating layer
Prior art date
Application number
KR1019980028665A
Other languages
Korean (ko)
Inventor
김기범
하승철
강대환
Original Assignee
이장무
서울대학교 공과대학 교육연구재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이장무, 서울대학교 공과대학 교육연구재단 filed Critical 이장무
Priority to KR1019980028665A priority Critical patent/KR20000008722A/en
Publication of KR20000008722A publication Critical patent/KR20000008722A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3044Point emitters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0407Field emission cathodes
    • H01J2329/0439Field emission cathodes characterised by the emitter material
    • H01J2329/0444Carbon types
    • H01J2329/0447Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604Control electrodes
    • H01J2329/4608Gate electrodes
    • H01J2329/463Gate electrodes characterised by the material

Abstract

PURPOSE: A manufacturing method of diamond electron emitter array using select growth method is provided to apply the thermal, chemical, mechanical characteristics and electron affinity of diamond into an electron emitter of a field emission display. CONSTITUTION: The present invention discloses a manufacturing method of diamond electron emitter array using select growth method comprising: (a) a step sequentially forming an insulation layer and a gate metal layer on a semiconductor substrate; (b) a step sequentially patterning the gate metal layer and insulation layer to selectively expose the semiconductor substrate; and a step selectively growing a diamond electron emitter array on the exposed semiconductor substrate.

Description

선택 성장법을 이용한 다이아몬드 전자 에미터 어레이의 제조 방법Fabrication method of diamond electron emitter array using selective growth method

본 발명은 다이아몬드의 선택 성장법을 이용한 다이아몬드 에미터 어레이 및 그 제조 방법에 관한 것이다.The present invention relates to a diamond emitter array using a selective growth method of diamond and a method of manufacturing the same.

평판 표시 장치(Flat Panel Display; FPD)는 기존의 음극선관(Cathode Ray Tube, CRT)을 대체하면서 앞으로 무한한 성장 가능성 및 시장성을 갖는 제품으로 대두되고 있다. 현재, FPD를 주도적으로 이끌고 있는 것 중의 하나가 능동 행렬 액정 표시 장치(Active Matrix Liquid Crystal Display; AMLCD)이다. AMLCD는 투명 기판 사이에 액정을 채우고 각 화소(pixel)를 구성한 후 화소별로 액정의 배향을 조절하여 전체적인 화상을 나타내는 화면 표시 방식을 갖는다. 그러나 이러한 AMLCD는 열적으로 안정하지 못하며, 밝기도 음극선관에 비해 매우 떨어질 뿐만 아니라 시야각(viewing angle) 또한 음극선관에 비해 매우 작다는 단점을 지니고 있다. 이와 같은 단점을 극복하기 위해 음극선관과 같은 원리로 작동하여 음극선관의 뛰어난 장점들을 지니는 평판 표시 장치로서 연구 중에 있는 것이 FED(Field Emission Display)이다. 이는 수 μm 크기를 지니는 전자 에미터(electron emitter)들의 어레이(array)를 만들고, 이 들에서 방출되는 전자들이 고 진공을 지나 스크린의 형광체(phosphor)를 활성화시켜 화면을 표시하는 것이다. 이는 아직 상용화되지는 않았지만 기존의 FPD들에 비해 많은 장점을 지니고 있어 많이 연구되고 있다. 전자 에미터(Electron emitter)로는 기존의 반도체 공정에서 확립된 기술로 제조 가능한 실리콘이나 금속 에미터(metal emitter)를 많이 사용하지만, 이들은 고온과 고전압 그리고 기계적으로 열악한 환경에 약하며 전자 방출을 위해 매우 강한 전계(electric field)가 가해져야 한다는 단점을 지니고 있다.Flat Panel Display (FPD) is emerging as a product having unlimited growth potential and marketability, replacing the existing cathode ray tube (CRT). Currently, one of the leading drivers for FPDs is the Active Matrix Liquid Crystal Display (AMLCD). AMLCD has a screen display method that fills a liquid crystal between transparent substrates, configures each pixel, and adjusts the orientation of the liquid crystal for each pixel to display an overall image. However, these AMLCDs are not thermally stable and have the disadvantage that the brightness is not very low compared to the cathode ray tube, and the viewing angle is also very small compared to the cathode ray tube. In order to overcome this drawback, FED (Field Emission Display) is being studied as a flat panel display device that operates on the same principle as cathode ray tube and has the outstanding advantages of cathode ray tube. This creates an array of electron emitters that are several μm in size, and the electrons emitted from them pass through a high vacuum to activate the phosphors on the screen to display the screen. This has not been commercialized yet, but it has many advantages over existing FPDs and is being studied a lot. Electron emitters use many silicon or metal emitters, which can be manufactured using techniques established in conventional semiconductor processes, but they are susceptible to high temperatures, high voltages and mechanically harsh environments and are very resistant to electron emission. The disadvantage is that an electric field must be applied.

현재 FED의 에미터 어레이를 만드는 대표적인 방법으로는 금속 에미터 어레이를 만드는 스핀트(spindt)법과 에칭을 통해 실리콘 에미터 어레이를 만드는 방법이 있다. 이 중 스핀트(Spindt)법에 의한 에미터 어레이의 제조 방법이 도 1a 내지 도 1d에 도시되어 있다.Currently, representative methods of making an emitter array of FED include a spindt method of forming a metal emitter array and a method of making a silicon emitter array by etching. Among them, a method of manufacturing the emitter array by the Spindt method is illustrated in FIGS. 1A to 1D.

먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 위에 약 1~0.5 μm 정도의 실리콘 산화물(silicon dioxide)과 같은 절연체(insulator)(2) 및 2000Å~4000Å 정도의 게이트 금속(gate metal)(3)을 순차로 증착한 다음, 포토리소그래피(photolithography)법으로 게이트 금속층(3)을 패터닝(patterning)하고, 절연체(2)도 습식 에칭(wet etching)법으로 식각하여 에미터 형성을 위한 홀(2a)을 형성한다. 이와 같이 하면, 절연체(2)에는 언드 컷(under cut)이 존재하게 된다.First, as shown in FIG. 1A, an insulator 2 such as silicon dioxide of about 1 to 0.5 μm and a gate metal of about 2000 μm to 4000 μm are formed on the silicon substrate 1. After sequentially depositing (3), the gate metal layer 3 is patterned by photolithography, and the insulator 2 is also etched by wet etching to form holes for emitter formation. (2a) is formed. In this way, an under cut exists in the insulator 2.

다음에, 도 1b에 도시된 바와 같이, 녹는점이 낮은 희생층(sacrifice layer)(4)를 증착기(evaporator)로 증착한 후, 실리콘 기판(1)을 적당한 각도로 기울여 회전시키면서 그 위에 수직한 방향으로 전자 에미터 형성용 금속을 증착하거나, 도 1c에 도시된 바와 같이, 실리콘 기판(1)을 회전시키면서 전자 에미터 형성용 금속의 전자빔을 경사지게 입사시키면서 전자 에미터(2')를 형성한다.Next, as shown in FIG. 1B, after depositing a sacrificial layer 4 having a low melting point with an evaporator, the silicon substrate 1 is inclined at an appropriate angle and rotated vertically thereon. The electron emitter forming metal is deposited, or as shown in FIG. 1C, the electron emitter 2 ′ is formed by inclining the electron beam of the electron emitter forming metal while rotating the silicon substrate 1.

다음에, 도 1d에 도시된 바와 같이 희생층(3)을 제거하여 줌으로써 금속 에미터 어레이를 완성한다.Next, the metal emitter array is completed by removing the sacrificial layer 3 as shown in FIG. 1D.

한편, 실리콘 에미터를 만드는 방법은 다음과 같다.Meanwhile, the method of making a silicon emitter is as follows.

우선, 도 2a에 도시된 바와 같이, 실리콘 산화물(silicon oxide)을 실리콘 기판(11) 위에 증착하고 패터닝하여 마스크(mask)(12)를 형성한다. 다음에, 도 2b에 도시된 바와 같이, 실리콘 산화물 마스크(12)을 이용하여 실리콘 기판(11)을 에칭한 다음, 식가된 부분의 실리콘을 산화시켜 열 산화물(thermal oxide)(11')을 를 형성함으로써 실리콘 에미터(13)를 보다 예리(sharp)하게 만든다.First, as shown in FIG. 2A, a silicon oxide is deposited on the silicon substrate 11 and patterned to form a mask 12. Next, as shown in FIG. 2B, the silicon substrate 11 is etched using the silicon oxide mask 12, and then the silicon in the etched portion is oxidized to form thermal oxide 11 '. Formation makes the silicon emitter 13 sharper.

다음에, 도 2c에 도시된 바와 같이, 열 산화물(11') 위에 실리콘 산화물(silicon oxide)을 증착시켜 절연층(14)을 형성하고, 도 2d에 도시된 바와 같이, 절연층(14) 위에 게이트 금속층(15)을 증착한다.Next, as shown in FIG. 2C, silicon oxide is deposited on the thermal oxide 11 ′ to form the insulating layer 14, and as shown in FIG. 2D, on the insulating layer 14. The gate metal layer 15 is deposited.

다음에, 도 2e에 도시된 바와 같이, 습식 식각법으로 실리콘 산화물(10')의 노출된 부분을 제거하여 실리콘 에미터 어레이를 완성한다.Next, as shown in FIG. 2E, the exposed portion of the silicon oxide 10 ′ is removed by wet etching to complete the silicon emitter array.

FED 제조에 있어서, 현재 전자 에미터 제조에 널리 사용되고 있는 상기 실리콘이나 금속 에미터 제조 방법은 이미 정립되어 있는 방법이지만 실리콘이나 금속 에미터의 경우 전자 방출을 위해 에미터 주위에 매우 강한 전계가 가해져야 하므로 오랜 시간 사용할 때 이와 같은 강한 전계(electric field)에 의해 발생되는 열을 에미터가 견디기 힘들며, 에미터와 양극(anode) 사이에 존재하는 이온화된 불순물(impurity)의 스퍼터링(sputtering)과 형광체(phosphor)의 오염에 의해 방출(emission) 성질이 나빠진다는 문제점을 지니고 있다. 따라서, 이와같은 열악한 환경 하에서도 그 방출 성질이 나빠지지 않을 뿐 아니라 낮은 전계에서도 전자 방출이 가능한 다이아몬드를 전자 에미터로 사용하기 위한 연구가 활발히 진행되고 있다.In FED manufacturing, the method of manufacturing silicon or metal emitters, which are widely used in the manufacture of electron emitters, is already established, but in the case of silicon or metal emitters, a very strong electric field must be applied around the emitter for electron emission. Therefore, it is difficult for an emitter to endure heat generated by such a strong electric field when used for a long time, and sputtering and phosphors of ionized impurity existing between the emitter and the anode The pollution of the phosphor (emission) has a problem that the emission (emission) property is bad. Therefore, research is being actively conducted to use diamond as an electron emitter, which can not only deteriorate its emission property even under such a harsh environment but also can emit electrons even at a low electric field.

다이아몬드는 매우 단단하여 이온화된 불순물(impurity)들에 의한 스퍼터링을 견딜 수 있고, 화학적으로도 안정하며, 열 전도도가 매우 뛰어나 전자 방출시 발생되는 열에 의한 손상을 막을 수 있다. 특히, 다이아몬드는 전자 친화력(electron affinity) 값이 작거나 음의 값을 가지기 때문에 매우 낮은 전계(electric field)에서도 전자 방출(electtron emission)이 가능한 장점이 있다. 다이아몬드의 여러 가지 특성(properties)의 정량적인 값은 다음 표 1과 같다.Diamonds are very hard to withstand sputtering by ionized impurities, are chemically stable, and have very good thermal conductivity to prevent heat damage caused by electron emission. In particular, since diamond has a small or negative electron affinity value, diamond has an advantage of enabling electron emission even at a very low electric field. Quantitative values of various properties of diamonds are shown in Table 1 below.

특성characteristic 실리콘silicon 다이아몬드Diamond 다이아몬드의 장점Advantages of Diamond 열 전도도Thermal conductivity 1.5 W/cm℃1.5 W / cm ℃ 2.0 W/cm℃2.0 W / cm ℃ 상대적 고방출 전류Relative high emission current 표면의 화학적 안정성Chemical stability of the surface 흡착에 민감Sensitive to adsorption 흡착된 물질에 상대적으로 불활성Inert relative to adsorbed material 상대적으로 높은 안정성 및 상대적으로 넓은 방출 영역Relatively high stability and relatively wide emission area 전자 친화력Electronic affinity 4.05eV4.05eV 일부계면에서 NEAIn some respects NEA 상대적으로 낮은 동작 전압, 상대적 고효율Relatively low operating voltage, relatively high efficiency 브레이크 다운 전기장Breakdown electric field 5 x 106V/cm5 x 10 6 V / cm 1 x 107V/cm1 x 10 7 V / cm 고전력 응용High power applications 전자 이동도Electron mobility 1.5 x 103cm/V·s1.5 x 10 3 cm / Vs 2.0 x 103cm/V·s2.0 x 10 3 cm / Vs 상대적으로 높은 전류 제한Relatively high current limit

그러나 다이아몬드는 화학적으로 매우 안정하여 에칭이 용이하지 않고 증착 공정상 기존의 실리콘이나 금속 에미터들을 제조하는 방법으론 에미터 어레이를 만들 수 없다. 따라서 다이아몬드를 FED의 전자 에미터로 실제 응용하기 위해서는 다이아몬드를 수 μm 크기를 가지는 에미터들의 어레이로 만드는 새로운 기술이 개발되어야 할 필요성에 의해 많은 연구자들이 다이아몬드 에미터 어레이의 제조 방법에 대한 연구를 행하여 왔다. 실리콘과 금속 에미터를 사용한 FED에서 이미 개발된 기술들을 적용할 수 있고 다이아몬드의 우수한 성질을 응용하기 위해서는 규칙적으로 배열된 수 μm 크기의 게이트를 지닌 다이아몬드 에미터들의 어레이를 만들 수 있어야 한다.However, diamond is chemically so stable that it is not easy to etch and cannot produce emitter arrays using conventional silicon or metal emitters in the deposition process. Therefore, in order for the practical application of diamond as an electron emitter of FED, many researchers have studied how to manufacture a diamond emitter array due to the necessity of developing a new technique for making diamond into an array of emitters having a size of several μm. come. The techniques already developed in the FED using silicon and metal emitters can be applied, and to apply the diamond's superior properties, it is necessary to create arrays of diamond emitters with regularly arranged gates of several μm in size.

앞서 설명한 바와 같이, 다이아몬드는 에칭이 쉽게 이루어지지 않으며, 증착기(evaporator)로 증착이 불가능하여 위의 두 방법을 사용하여서는 에미터를 만들 수 없고, 또한 다이아몬드의 경우 규칙적인 어레이를 만들기가 용이하지 않고 게이트를 만드는 공정 또한 개발되지 않아 실리콘이나 금속 에미터와는 달리 아직까지 규칙적인 다이아몬드 에미터 어레이 제조 방법이 확립되어 있지 않은채, 게이트 없이 다이아몬드 박막을 에미터로 사용하는 다이오드형(diode type)으로 만들고 있다. 그러나 이러한 다이오드형은 전자 방출을 위해 매우 큰 전압을 인가하여 주어야 할 뿐 만아니라 화면을 재현하기 위해 전자 방출을 제어하는데 어려움이 있다.As mentioned earlier, diamonds are not easily etched, cannot be deposited by an evaporator, so emitters can't be created using the above two methods, and diamonds aren't easy to make regular arrays. Unlike the silicon or metal emitters, the gate making process has not been developed. Therefore, even though a method of manufacturing a regular diamond emitter array has not been established, a diode type using a diamond thin film as an emitter without a gate is established. making. However, this diode type not only has to apply a very large voltage for electron emission, but also has difficulty in controlling electron emission to reproduce a screen.

오카노(Okano) 등은, 도 3a 내지 도 3e에 도시된 바와 같이, 실리콘 몰드(Silicom mold)를 이용한 다이아몬드 전자 에미터 어레이(Electron emitter array)의 제작 공정들을 개발하였다. 이 방법은 우선, 도 3a에 도시된 바와 같이, 실리콘 기판(21)에 실리콘 산화물(22)을 증착한 다음, 도 3b에 도시된 바와 같이, 포토리소그래피법으로 실리콘 산화물층(22)을 패터닝하여 마스크(22')를 형성하고, 도 3c에 도시된 바와 같이, 마스크(22')를 이용하여 실리콘 기판(21')을 에칭하여 피라밋(pyramid) 모양의 몰드(mold)를 만든다.Okano et al. Developed manufacturing processes for a diamond electron emitter array using a silicon mold, as shown in FIGS. 3A-3E. This method first deposits a silicon oxide 22 on a silicon substrate 21, as shown in FIG. 3A, and then patterns the silicon oxide layer 22 by photolithography, as shown in FIG. 3B. A mask 22 'is formed, and as shown in FIG. 3C, the silicon substrate 21' is etched using the mask 22 'to form a pyramid shaped mold.

다음에, 도 3d에 도시된 바와 같이, 피라밋 모양의 실리콘 몰드(21') 위에 다이아몬드를 증착하여 규칙적인 다이아몬드 팁(tip)의 어레이(23)를 만든 다음, 도 3e에 도시된 바와 같이, 실리콘 몰드(21')를 제거하여 다이아몬드 팁 어레이(23)를 완성한다.Next, as shown in FIG. 3D, diamond is deposited on the pyramid-shaped silicon mold 21 'to make an array 23 of regular diamond tips, and then as shown in FIG. 3E. The mold 21 ′ is removed to complete the diamond tip array 23.

이와 같은 방법에 더하여 최근에는 상기 다이아몬드 팁 어레이(23) 위에 게이트를 만들기도 하였지만, 이러한 방법은 실제 공정에 사용하기에는 공정이 복잡하다는 단점이 있다.In addition to such a method, a gate is formed on the diamond tip array 23 in recent years, but this method has a disadvantage in that the process is complicated to use in an actual process.

또한, 아사노(Asano) 등과등은 각각 이온 밀링(ion milling) 과 Ar 스퍼터링(sputtering)을 이용하여 예리한 다이아몬드 에미터를 만들었지만 규칙적이지 못하고 재현성이 없는 문제점이 있었다.In addition, Asano et al. Et al. Produced sharp diamond emitters using ion milling and Ar sputtering, respectively, but there was a problem that was not regular and reproducible.

본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 다이아몬드의 선택적 성장법을 이용하여 열적, 화학적 및 기계적으로 안정할 뿐 만 아니라 낮은 전압에서도 전자 방출이 가능한 선택 성장법을 이용한 다이아몬드 에미터 어레이 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to improve the above problems, diamond emitter array using a selective growth method that is not only thermally, chemically and mechanically stable but also electron emission at low voltage using the selective growth method of diamond and The object is to provide a method for producing the same.

도 1a 내지 도 1d는 종래의 스핀트(Spindt)법에 의한 금속 에미터 어레이(Metal Emitter array)의 제작 단계별 공정들을 보여주는 수직 단면도,1A to 1D are vertical cross-sectional views showing steps of fabricating a metal emitter array by a conventional Spindt method; FIG.

도 2a 내지 도 2e는 종래의 실리콘 에미터 어레이(Silicon emitter array) 제작 단계별 공정들을 보여주는 수직 단면도,2a to 2e is a vertical cross-sectional view showing the steps of fabricating a conventional silicon emitter array (Silicon emitter array),

도 3a 내지 도 3e는 종래의 실리콘 몰드(Silicom mold)를 이용한 다이아몬드 전자 에미터 어레이(Electron emitter array)의 제작 단계별 공정들을 보여주는 수직 단면도,3a to 3e are vertical cross-sectional views showing the step-by-step process of manufacturing a diamond electron emitter array using a conventional silicon mold (Silicom mold),

도 4a 내지 도 4h는 본 발명에 따른 선택 성장법을 이용한 삼극형 다이아몬드 전자 에미터 어레이(Electron emitter array)의 제작 단계별 공정들을 보여주는 수직 단면도,4A to 4H are vertical cross-sectional views showing steps of fabricating a tripolar diamond electron emitter array using a selective growth method according to the present invention;

도 5a 및 도 5b는 도 4a 내지 도 4h의 다이아몬드 선택 성장법으로 만들어진 삼극형 다이아몬드 전자 에미터(Electron Emitter)의 단면 및 평면 사진,5A and 5B are cross-sectional and planar photographs of a tripolar diamond electron emitter (Electron Emitter) made by the diamond selective growth method of FIGS. 4A to 4H;

도 6a 및 도 6b는 각각 수소 플라즈마 분위기에서 700℃의 온도로 열처리한 후 도 4a 내지 도 4h의 다이아몬드 선택 성장법으로 만들어진 삼극형 다이아몬드 전자 에미터(Electron Emitter)의 단면 및 평면 사진,6A and 6B are cross-sectional and planar photographs of a tripolar diamond electron emitter (Electron Emitter) made by the diamond selective growth method of FIGS. 4A to 4H after heat treatment at a temperature of 700 ° C. in a hydrogen plasma atmosphere, respectively.

도 7a 및 도 7b는 각각 도 6a 및 도 6b의 삼극형 다이아몬드의 전기적 특성을 타나태는 그래프로서,7A and 7B are graphs showing electrical characteristics of the tripolar diamond of FIGS. 6A and 6B, respectively.

도 7a는 전류-전압 특성 곡선이고,7A is a current-voltage characteristic curve,

도 7b는 fowler-Nordheim plot이며,7b is a fowler-Nordheim plot,

그리고 도 8은 도 4a 내지 도 4h에 도시된 바와 같은 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법으로 제조된 다이아몬드 에미터 어레이의 부분 절개 사시도이다.8 is a partial cutaway perspective view of a diamond emitter array manufactured by a method of manufacturing a diamond emitter array using a selective growth method as illustrated in FIGS. 4A to 4H.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1. 실리콘 기판 2. 실리콘 산화물 절연체(insulator)1. Silicon Substrate 2. Silicon Oxide Insulator

2a. 홀 2'. 에미터2a. Hall 2 '. Emitter

3. 게이트 금속 4. 희생층(sacrifice layer)3. Gate metal 4. Sacrifice layer

11. 실리콘 기판 11'. 열 산화물(thermal oxide)11. Silicon substrate 11 '. Thermal oxide

12. 마스크(mask) 13. 실리콘 에미터12. Mask 13. Silicon emitter

14. 절연층(silicon oxide) 15. 게이트 금속층14. Silicon oxide layer 15. Gate metal layer

100. 실리콘 기판 105. 음극100. Silicon substrate 105. Cathode

111. SiO2절연층 120. 게이트 금속층111. SiO 2 insulation layer 120. Gate metal layer

120' 개구부 121, 121'. SiO2보호층120 'openings 121, 121'. SiO 2 protective layer

130. 다이아몬드 핵 131. 다이아몬드 에미터130.Diamond Core 131.Diamond Emitter

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법은, (가) 반도체 기판 상에 음극, 절연층 및 게이트 금속층을 순차로 형성하는 단계; (나) 상기 게이트 금속층 및 절연층을 순차로 패터닝하여 상기 반도체 기판을 선택적으로 노출시키는 단계; 및 (다) 상기 노출된 반도체 기판 상에 다이아몬드 전자 에미터 어레이를 선택적으로 성장시키는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a diamond emitter array using the selective growth method according to the present invention includes: (a) sequentially forming a cathode, an insulating layer, and a gate metal layer on a semiconductor substrate; (B) selectively exposing the semiconductor substrate by sequentially patterning the gate metal layer and the insulating layer; And (c) selectively growing a diamond electron emitter array on the exposed semiconductor substrate.

본 발명에 있어서, 상기 반도체 기판은 실리콘 기판이며, 상기 (가) 단계에 앞서 상기 실리콘 기판 위에 음극을 형성하는 단계;를 더 포함하고, 상기 (가) 단계는, (가-1) 상기 실리콘 기판 위에 열 산화법으로 실리콘 산화물을 형성하는 서브 단계; 및 (가-2) 화학 기상 증착법으로 상기 실리콘 산화물 상에 SiO2를 증착하여 절연층을 형성하는 서브 단계;를 포함하는 것이 바람직하고, 상기 (가) 단계에서 상기 게이트 금속층 상에 게이트 금속층 보호용의 보호층을 더 형성하고, 상기 (나) 단계에서는 포토리소그래피 공정 및 리액티브 이온 에칭법으로 상기 게이트 금속층 및 절연층에 홀들을 형성하거나, 혹은 상기 보호층, 게이트 금속층 및 절연층에 홀들을 형성하며, 상기 (다) 단계는, (다-1) 상기 노출된 반도체 기판 상에 다이아몬드 핵을 생성하는 서브 단계; 및 (다-2) 상기 다이아몬드 핵 상에 플라즈마 강화 화학 기상 증착법으로 다이아몬드 에미터를 성장시키는 서브 단계;를 포함하며, 상기 (다-1) 서브 단계에서는 상기 반도체 기판에 직류 바이어스 전압을 인가하면서 상기 노출된 반도체 기판 상에 다이아몬드 핵을 생성시키는 바이어스 강화 핵생성법을 이용하는 것이 바람직하며, 상기 (다-1) 서브 단계 직전에 상기 반도체 기판을 수소 플라즈마 분위기에서 700℃의 온도로 20분간 열처리하는 단계를 더 포함하는 것이 바람직하며, 상기 (다-1) 서브 단계에서는, 마이크로웨이브 파워를 800W로 하고, 증착로 내의 압력을 15 Torr로 하며, 상기 반도체 기판의 온도를 800℃로 하며, 상기 증착로 내의 CH4:H2가스 분위기를 5%:95% 비로 하며, 상기 반도체 기판에 인가하는 상기 직류 바이어스 전압을 -150V로 인가하는 조건에서 20분간 다이아몬드 증착 공정을 행하며, 상기 (다-2) 서브 단계에서는, 마이크로웨이브 파워를 1000W로 하고, 증착로 내의 압력을 20 Torr로 하며, 상기 반도체 기판의 온도를 600℃로 하며, 상기 증착로 내의 CH4:H2가스 분위기를 0.25%:99.75% 비로 하는 조건에서 5시간 동안 다이아몬드 증착 공정을 행하는 것이 바람직하다.In the present invention, the semiconductor substrate is a silicon substrate, and further comprising the step of forming a cathode on the silicon substrate prior to the (a) step, wherein the (a) step, (a-1) the silicon substrate Forming a silicon oxide on the silicon oxide by thermal oxidation; And (a-2) a sub-step of depositing SiO 2 on the silicon oxide by chemical vapor deposition to form an insulating layer. In step (a), the gate metal layer is protected on the gate metal layer. Further forming a protective layer, and in the step (b), holes are formed in the gate metal layer and the insulating layer by photolithography and reactive ion etching, or holes are formed in the protective layer, the gate metal layer and the insulating layer. (C) step (C)-(C-1) a sub-step of generating a diamond nucleus on the exposed semiconductor substrate; And (c-2) a sub-step of growing a diamond emitter on the diamond nucleus by plasma enhanced chemical vapor deposition. In the (c-1) sub-step, the direct current bias voltage is applied to the semiconductor substrate. It is preferable to use a bias-enhanced nucleation method for generating diamond nuclei on the exposed semiconductor substrate, and the step of heat-treating the semiconductor substrate for 20 minutes at a temperature of 700 ° C. in a hydrogen plasma atmosphere immediately before the substep (C-1). It is preferable to further include, in the (C-1) sub-step, the microwave power is 800W, the pressure in the deposition furnace is 15 Torr, the temperature of the semiconductor substrate is 800 ℃, the inside of the deposition furnace CH 4: the H 2 gas atmosphere of 5%: the ratio of 95%, and for applying the DC bias voltage applied to the semiconductor substrate to -150V A diamond deposition process is performed on the gun for 20 minutes, in the substep (C-2), the microwave power is 1000W, the pressure in the deposition furnace is 20 Torr, the temperature of the semiconductor substrate is 600 ° C, and It is preferable to perform the diamond deposition process for 5 hours under the condition that the ratio of CH 4 : H 2 gas in the deposition furnace is 0.25%: 99.75%.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 선택 성장법을 이용한 다이아몬드 에미터 어레이는, 반도체 기판; 상기 반도체 기판 상에 일방향의 스트라이프 상으로 형성된 음극들; 상기 반도체 기판 및 음극들 상에 적층되고, 상기 음극들 상에는 상기 음극들 방향으로 일정한 직경의 홀들을 갖도록 형성된 절연층; 상기 홀들에 의해 노출된 상기 음극들 상에 형성된 다이아몬드 에미터들; 및 상기 절연층 상에 상기 홀들에 대응하는 개구부를 가지며 상기 음극들과 교차하는 방향의 스트라이프 상으로 형성된 게이트들;을 구비한 것을 특징으로 한다.In addition, the diamond emitter array using the selective growth method according to the present invention in order to achieve the above object, the semiconductor substrate; Cathodes formed in a stripe shape in one direction on the semiconductor substrate; An insulating layer stacked on the semiconductor substrate and the cathodes and formed on the cathodes to have holes having a constant diameter in the direction of the cathodes; Diamond emitters formed on the cathodes exposed by the holes; And gates formed in a stripe shape in a direction intersecting the cathodes with openings corresponding to the holes on the insulating layer.

본 발명에 있어서, 상기 반도체 기판은 (100)면 실리콘 기판이고, 상기 실리콘 기판과 상기 음극들 및 절연층 사이에 SiO2열산화막이 더 형성되고, 상기 절연층은 SiO2로 형성된 것이 바람직하고, 상기 홀들은 직경이 2~3μm 이며, 상기 음극들은 Au, Cu, Ti, Ta, TiN, TiC, SiC, Mo 중 적어도 어느 하나로 형성되며, 상기 게이트들은 Mo, TaN, TiN, Ti, Ta, Al, Cu 중 적어도 어느 하나로 형성된 것이 바람직하다.In the present invention, the semiconductor substrate is a (100) plane silicon substrate, a SiO 2 thermal oxide film is further formed between the silicon substrate and the cathode and the insulating layer, the insulating layer is preferably formed of SiO 2 , The holes are 2 to 3 μm in diameter, and the cathodes are formed of at least one of Au, Cu, Ti, Ta, TiN, TiC, SiC, and Mo, TaN, TiN, Ti, Ta, Al, It is preferable that it is formed with at least one of Cu.

이하 도면을 참조하면서 본 발명에 따른 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a diamond emitter array using the selective growth method according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법은, 다이아몬드의 열적, 화학적 및 기계적 우수한 성질과 음의 또 낮은 전자 친화력(electron affinity)을 전계 방출 표시소자(Field Emission Display)의 전자 에미터로 응용하기 위한 것이다.The method of manufacturing a diamond emitter array using the selective growth method according to the present invention is characterized by the excellent thermal, chemical and mechanical properties of diamond and the negative and low electron affinity of electrons in a field emission display. It is intended for use as an emitter.

도 4a 내지 도 4h는 본 발명에 따른 선택 성장법을 이용한 삼극형 다이아몬드 전자 에미터 어레이(Electron emitter array)의 제작 단계별 공정들을 보여주는 수직 단면도들이다. 도시된 바와 같이, 본 발명에 따른 선택 성장법을 이용한 다이아몬드 전자 에미터 어레이의 제조 방법은 먼저, 실리콘 기판(100)위에 음극용 금속을 증착한 다음 패터닝하여, 도 4a에 도시된 바와 같이, 스트라이프 상의 음극(105)을 형성한다. 여기서, 음극(105)을 형성하기 전에 실리콘 기판(100)의 상면을 열 산화법으로 산화시켜 실리콘 산화물(thermal SiO2)(미도시)을 형성하기도 한다.4A to 4H are vertical cross-sectional views showing steps of fabricating a tripolar diamond electron emitter array using a selective growth method according to the present invention. As shown, the method of manufacturing a diamond electron emitter array using the selective growth method according to the present invention, first, by depositing a metal for the cathode on the silicon substrate 100 and then patterning, as shown in Figure 4a, stripe A cathode 105 on the phase is formed. Here, before forming the cathode 105, the upper surface of the silicon substrate 100 may be oxidized by thermal oxidation to form silicon oxide (thermal SiO 2 ) (not shown).

다음에, 도 4b에 도시된 바와 같이, 음극(105)이 형성된 실리콘 기판(100) 상에 화학 기상 증착법(CVD)으로 SiO2를 증착하여 앞으로 형성될 게이트와 기판(100)이 통전되는 것을 막아주는 절연층(111)을 형성한다. 이 때, 절연층(111)으로 증착되는 SiO2층의 두께는 적절한 높이의 에미터가 형성될 수 있도록 다음에 형성될 게이트의 기판으로부터의 높이를 고려하여 적절하게 조절한다.Next, as shown in FIG. 4B, SiO 2 is deposited on the silicon substrate 100 on which the cathode 105 is formed by chemical vapor deposition (CVD) to prevent the gate 100 and the substrate 100 to be formed from being energized. The main forms the insulating layer 111. At this time, the thickness of the SiO 2 layer deposited on the insulating layer 111 is appropriately adjusted in consideration of the height from the substrate of the next gate to be formed so that an emitter of an appropriate height can be formed.

다음에, 도 4c에 도시된 바와 같이, 절연층(111) 위에 게이트(120)로 사용할 금속층(metal layer)을 증착한다.Next, as shown in FIG. 4C, a metal layer to be used as the gate 120 is deposited on the insulating layer 111.

다음에, 도 4d에 도시된 바와 같이, 게이트 금속층(120) 상에 SiO2층(121')을 증착하고, 도 4e에 도시된 바와 같이, 포토리소그래피(photolithograhy) 공정과 리액티브 이온 에칭(reactive ion etching; RIE)법으로 다이아몬드가 성장할 홀(hole)들을 만든다. 여기서, 게이트 금속층(120) 위에 게이트 보호층(gate protecting layer)(121)을 만들어 줌으로써 다이아몬드 증착시 게이트 금속층(120)이 탄소(carbon)로부터 오염(contamination)되는 것을 보호해 준다.Next, as shown in FIG. 4D, a SiO 2 layer 121 ′ is deposited on the gate metal layer 120, and as shown in FIG. 4E, a photolithograhy process and reactive ion etching are performed. Ion etching (RIE) method makes holes for diamond to grow. Here, the gate protection layer 121 is formed on the gate metal layer 120 to protect the gate metal layer 120 from carbon contamination during diamond deposition.

다음에, 도 4f에 도시된 바와 같이, 다이아몬드를 성장시키기 전단계로서 다이아몬드 핵 생성을 위한 선조치(pretreatment)로 반도체 기판(100)(음극을 형성하지 않을 경우) 혹은 음극(105)에 음의 직류 바이어스(bias) 전압을 인가해준다. 이 때, 반도체 기판(100)(음극을 형성하지 않을 경우) 혹은 음극(105)이 노출된 곳에서만 바이어스 전압의 영향을 받아, 이 곳에서만 다이아몬드 핵(130) 생성이 촉진된다. 이러한, 바이어스 강화 핵생성(bias enhanced nucleation; BEN)법에 의해 음극(105)의 노출 부위에서만 다이아몬드가 성장할 여건이 마련된다.Next, as shown in FIG. 4F, a negative direct current is applied to the semiconductor substrate 100 (when the cathode is not formed) or the cathode 105 as a pretreatment for diamond nucleation as a step prior to growing the diamond. A bias voltage is applied. At this time, the semiconductor substrate 100 (when not forming the cathode) or the cathode 105 is affected by the bias voltage only at the exposed portion, whereby the diamond nucleus 130 is promoted to be generated. Such a bias enhanced nucleation (BEN) method provides a condition for diamond to grow only at the exposed portion of the cathode 105.

다음에, 도 4g에 도시된 바와 같이, 플라즈마 강화 화학 기상 증착(PECVD; plasma enhanced chemical vapor deposition)법 등을 이용한 다이아몬드 성장법으로 다이아몬드 에미터(131)를 성장시킨다.Next, as shown in FIG. 4G, the diamond emitter 131 is grown by a diamond growth method using plasma enhanced chemical vapor deposition (PECVD) or the like.

다음에, SiO2보호층(121)을 제거하여, 도 4h에 도시된 바와 같이, FED용 다이아몬드 에미터 어레이를 완성한다.Next, the SiO 2 protective layer 121 is removed to complete the diamond emitter array for the FED, as shown in FIG. 4H.

이와 같은 구조의 다이아몬드 에미터 어레이는 게이트(120)와 다이아몬드 에미터(131) 간의 거리가 1μm 정도이므로 낮은 전압으로도 큰 전계가 걸리게 되어 다이오드(diode)형의 다이아몬드 에미터 보다 낮은 전압에서 전자 방출이 가능하게 된다. 이와 같은 구조는 현재 실리콘 이나 금속 에미터에 적용된 구조와 같은 구조이므로 실리콘이나 금속 에미터를 이용하여 FED에서 화면 재현을 위해 개발된 방법을 그대로 사용할 수 있다. 비록 실리콘이나 금속 에미터와 같이 매우 뽀족한 팁을 만들지는 못하더라도 다이아몬드는 전자 방출(emission) 성질이 뛰어나 낮은 전압에서 전자 방출이 가능하다. 실제 평평한 다이아몬드 박막에서도 실리콘이나 금속 에미터에서 보다 더 낮은 전압에서도 전자가 방출 됨이 보고 되고 있다.The diamond emitter array having such a structure has a large electric field even at a low voltage because the distance between the gate 120 and the diamond emitter 131 is about 1 μm, thereby emitting electrons at a lower voltage than a diode-type diamond emitter. This becomes possible. Since such a structure is the same as that currently applied to silicon or metal emitters, the method developed for screen reproduction in FED using silicon or metal emitters can be used as it is. Although it is not possible to make very sharp tips such as silicon or metal emitters, diamonds have excellent electron emission properties and can emit electrons at low voltages. In fact, even flat diamond films have been reported to emit electrons at lower voltages than silicon or metal emitters.

도 5a 및 도 5b는 상기와 같은 다이아몬드 선택 성장법으로 만들어진 삼극형 다이아몬드 전자 에미터(Electron Emitter)의 단면 및 평면 사진이다. 이 사진의 실시예는 다음과 같은 공정들에 의해 형성되었다.5A and 5B are cross-sectional and planar photographs of a tripolar diamond electron emitter (Electron Emitter) made by the diamond selective growth method as described above. An example of this photograph was formed by the following processes.

먼저, (100)면 실리콘 웨이퍼를 산화시켜 절연체로 사용할 열산화막을 500 nm정도 만들어준 후 음극을 형성하고, 그 다음에 다이아몬드 에미터의 높이와 게이트의 높이를 고려하여 CVD법으로 열산화막 위에 1500nm 정도의 SiO2층을 더 형성하여 준다. 게이트로 사용할 Mo 을 300nm 정도의 두께로 스퍼터(sputter)를 사용하여 증착시키고, 다이아몬드 증착시 탄소(carbon)에 의해 게이트 금속이 오염되는 것을 막기 위해 금속층 위에 CVD를 이용하여 300nm 정도의 SiO2층을 만들어 게이트 금속을 보호하여 준다. 모든 층들의 증착이 끝나면 포토리소그래피 공정과 건식 식각 공정을 사용하여 2~3μm 크기의 다이아몬드 에미터 형성용 홀(hole)들을 만든다.First, oxidize the (100) plane silicon wafer to make a thermal oxide film about 500 nm to be used as an insulator, and then form a cathode. Then, considering the height of the diamond emitter and the gate height, 1500 nm on the thermal oxide film by CVD method. More SiO 2 layer is formed. A 300 nm thick Mo 2 gate is deposited using a sputter and a 300 nm SiO 2 layer is deposited on the metal layer by CVD to prevent the gate metal from being contaminated by carbon during diamond deposition. To protect the gate metal. After the deposition of all the layers, the photolithography process and the dry etching process are used to make holes for forming diamond emitters with a size of 2-3 μm.

홀들이 만들어진 시편을 다이아몬드 증착 장비에 넣은 후 1.0×10-2Torr 이하 까지 로터리 펌프(rotary pump)를 사용하여 압력을 낮추어준 후 홀 안에 다이아몬드 핵생성(nucleation)을 위하여 CH4+H2(5:95)의 플라즈마를 띄운 상태에서 기판 아래를 통해 -150V 크기의 음의 직류 전압을 20분 동안 가하여 준다(Bias Enhanced Nucleation).Put the specimen with holes into the diamond deposition equipment and lower the pressure by using a rotary pump to 1.0 × 10 -2 Torr or less and then use CH 4 + H 2 (5) for diamond nucleation in the hole. With a plasma of: 95), apply a negative DC voltage of -150V for 20 minutes under the substrate (Bias Enhanced Nucleation).

핵생성(Nucleation) 단계가 끝나면 제자리(in situ) 성장 공정으로 5시간 동안 PECVD법을 이용한 일반적인 다이아몬 성장 방법으로 다이아몬드에미터를 성장시킨다.After completion of the nucleation step, diamond emitters are grown by a general diamond growth method using PECVD for 5 hours in an in situ growth process.

마지막으로 시편을 챔버에서 꺼낸 후 버퍼드 하이드로플루오릭 용액(buffered hydrofluoric solution)에 담구어 게이트 위의 SiO2를 제거하여 준다. BEN(Bias Enhancde Nucleation)과 다이아몬드 성장 단계에서의 자세한 공정 조건은 표 2에 제시된 바와 같으며, 위와 같은 공정에 의해 제조된 손상(damage)들을 제거하기 위해 바이어스 강화 핵생성(BEN) 공정을 하기 전에 수소 플라즈마 아래서 700℃, 20분간 열처리하는 경우는, 도 6에 도시된 바와 같이, 다이아몬드 핵생성 밀도(nucleation density)를 더욱 줄일 수 있으며, 그 전기적 특성은 도 7a 및 도 7b에 도시된 바와 같다. 즉, 도 7a는 전류-전압 특성 곡선이고, 도 7b는 fowler-Nordheim plot이다.Finally, the specimen is removed from the chamber and then immersed in a buffered hydrofluoric solution to remove SiO 2 on the gate. The detailed process conditions at the BEN (Bias Enhancde Nucleation) and diamond growth stages are shown in Table 2 before the bias enhanced nucleation (BEN) process to remove the damage produced by the above process. In the case of heat treatment at 700 ° C. for 20 minutes under hydrogen plasma, as shown in FIG. 6, diamond nucleation density can be further reduced, and its electrical characteristics are shown in FIGS. 7A and 7B. That is, FIG. 7A is a current-voltage characteristic curve, and FIG. 7B is a fowler-Nordheim plot.

BENBEN 다이아몬드 성장Diamond growth 마이크로파 파워(Watt)Microwave Power (Watt) 600~1000 (800)600-1000 (800) 600~1000 (1000)600-1000 (1000) 압력(Torr)Torr 15~30 (15)15-30 (15) 15~30 (20)15-30 (20) 기판 온도(℃)Substrate temperature (℃) 600~1000 (800)600-1000 (800) 500~900 (600)500 ~ 900 (600) CH4/H2비(%)CH 4 / H 2 ratio (%) 1~10 (5)1 ~ 10 (5) 0.25~2 (0.25)0.25 ~ 2 (0.25) DC 바이어스 전압(Volt)DC bias voltage (Volt) -100 ~ -250 (-150)-100 to -250 (-150) -- 시간(분)Minutes 10~40분 (20분)10 ~ 40 minutes (20 minutes) 4~8시간 (5시간)4 ~ 8 hours (5 hours)

그리고 도 8은 도 4a 내지 도 4h에 도시된 바와 같은 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법으로 제조된 다이아몬드 에미터 어레이의 전체적인 모습을 보여주는 부분 절개 사시도이다.8 is a partial cutaway perspective view showing the overall appearance of a diamond emitter array manufactured by a method of manufacturing a diamond emitter array using a selective growth method as shown in FIGS. 4A to 4H.

이상 설명한 바와 같이, 본 발명에 따른 선택 성장법을 이용한 삼극형 다이아몬드 에미터 어레이의 제조 방법은 기존의 실리콘이나 금속 에미터를 사용할 경우 생기는 열적, 화학적 및 기계적 문제점을 해소함과 동시에 기존의 다이아몬드 에미터 제조 방법에서의 문제점들을 개선하여 기존의 실리콘 혹은 금속 에미터 제조 공정에 맞게 변혁시켜 에미터를 다이아몬드로 제작할 경우에 대두되는 공정상 문제들을 해결하여 다이아몬드의 우수한 특성을 FED의 전자 에미터로서 사용할 수 있게 한다. 뿐만 아니라, 아직 상용화되지는 않았지만 현재까지 가정 연구가 잘 되어 있는 실리콘이나 금속 에미터를 사용하는 FED의 구동 회로(drive circuit), 형광체(phosphor) 및 패키지(package) 등의 여러 가지 기술을 그대로 적용하여 이용할 수 있다. 다이아몬드 증착 공정에 있어서도, 이미 널리 사용되고 있는 다이아몬드 박막 제조 공정을 그대로 사용하기 때문에 공정조건은 이미 모두 확립되어 있다고 할 수 있으며, 다이아몬드 증착 공정 이외의 다른 공정들 또한 이미 반도체 공정에서 확립된 기술만으로 이루어져 있으므로 제조 과정 중에 별 어려움이 없이 실제 대량생산에 사용될 수 있다. 따라서 이 공정은 다이아몬드 에미터를 이용한 FED의 빠른 개발과 이에 따른 상용화를 앞당길 수 있다. 국가적으로는 현재 전 세계적으로 FED상용화를 위한 연구가 활발히 진행되고 있는 상황에서 보다 나은 성능을 지니는 FED를 보다 빨리 국내에서 개발할 수 있으리라 생각되며 앞으로 21세기에 디스플레이의 대부분을 차지하리라 보는 평판 디스플레이 시장에 대한 점유율을 높일 수 있으리라 생각된다.As described above, the method of manufacturing a tripolar diamond emitter array using the selective growth method according to the present invention solves the thermal, chemical and mechanical problems caused by using a conventional silicon or metal emitter and at the same time the existing diamond emitter By improving the manufacturing method problems and transforming them to the existing silicon or metal emitter manufacturing process, solving the process problems that arise when the emitter is made of diamond, the excellent properties of diamond can be used as the electron emitter of the FED. To be. In addition, many technologies such as drive circuits, phosphors and packages of FEDs using silicon or metal emitters, which have not been commercialized but are well-studied to date, are still applied. Can be used. In the diamond deposition process, since the diamond thin film manufacturing process, which is widely used, is used as it is, the process conditions are already established. Since the processes other than the diamond deposition process are made of only the technology already established in the semiconductor process, It can be used for actual mass production without any difficulties during the manufacturing process. Therefore, this process can accelerate the rapid development and commercialization of FEDs using diamond emitters. Nationally, we are planning to develop FED with better performance in Korea in a situation where research for commercialization of FED is actively being carried out around the world. I think it will increase the market share.

Claims (14)

(가) 반도체 기판 상에 절연층 및 게이트 금속층을 순차로 형성하는 단계; 및(A) sequentially forming an insulating layer and a gate metal layer on the semiconductor substrate; And (나) 상기 게이트 금속층 및 절연층을 순차로 패터닝하여 상기 반도체 기판을 선택적으로 노출시키는 단계; 및(B) selectively exposing the semiconductor substrate by sequentially patterning the gate metal layer and the insulating layer; And (다) 상기 노출된 반도체 기판 상에 다이아몬드 전자 에미터 어레이를 선택적으로 성장시키는 단계;를(C) selectively growing a diamond electron emitter array on the exposed semiconductor substrate; 포함하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.A method of producing a diamond emitter array using a selective growth method comprising a. 제1항에 있어서,The method of claim 1, 상기 반도체 기판은 실리콘 기판이며, 상기 (가) 단계에 앞서 상기 실리콘 기판 위에 음극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.The semiconductor substrate is a silicon substrate, and prior to the (a) step of forming a cathode on the silicon substrate; further comprising the method of manufacturing a diamond emitter array using a selective growth method. 제1항에 있어서,The method of claim 1, 상기 반도체 기판은 실리콘 기판이며, 상기 (가) 단계는,The semiconductor substrate is a silicon substrate, the (a) step, (가-1) 상기 실리콘 기판 상에 열 산화법으로 실리콘 산화물을 형성하는 서브 단계; 및(A-1) sub-steps of forming silicon oxide on the silicon substrate by thermal oxidation; And (가-2) 상기 실리콘 산화물 상에 화학 기상 증착법으로 SiO2를 증착하여 절연층을 형성하는 서브 단계;를(A-2) sub-step of depositing SiO 2 on the silicon oxide by chemical vapor deposition to form an insulating layer; 포함하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.A method of producing a diamond emitter array using a selective growth method comprising a. 제1항에 있어서,The method of claim 1, 상기 (가) 단계에서 상기 게이트 금속층 상에 게이트 금속층 보호용의 보호층을 더 형성하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.A method of manufacturing a diamond emitter array using a selective growth method, further comprising forming a protective layer for protecting the gate metal layer on the gate metal layer in the step (a). 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 (나) 단계에서는 포토리소그래피 공정 및 리액티브 이온 에칭법으로 상기 게이트 금속층 및 절연층에 홀들을 형성하거나, 혹은 상기 보호층, 게이트 금속층 및 절연층에 홀들을 형성하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.In the step (b), the selective growth method comprises forming holes in the gate metal layer and the insulating layer or forming holes in the protective layer, the gate metal layer and the insulating layer by a photolithography process and a reactive ion etching method. Method for producing a diamond emitter array using. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 (다) 단계는,The (c) step, (다-1) 상기 노출된 반도체 기판이나 음극 상에 다이아몬드 핵을 생성하는 서브 단계; 및(C-1) generating a diamond nucleus on the exposed semiconductor substrate or the cathode; And (다-2) 상기 다이아몬드 핵 상에 플라즈마 강화 화학 기상 증착법으로 다이아몬드 에미터를 성장시키는 서브 단계;를(C-2) a sub-step of growing a diamond emitter on the diamond nucleus by plasma enhanced chemical vapor deposition; 포함하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.A method of producing a diamond emitter array using a selective growth method comprising a. 제6항에 있어서,The method of claim 6, 상기 (다-1) 서브 단계에서는 상기 반도체 기판에 직류 바이어스 전압을인가하면서 상기 노출된 반도체 기판이나 음극 상에 다이아몬드 핵을 생성시키는 바이어스 강화 핵생성법을 이용하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.In the (C-1) sub-step, the diamond Emmy using the selective growth method is characterized by using a bias-enhanced nucleation method that generates a diamond nucleus on the exposed semiconductor substrate or the cathode while applying a DC bias voltage to the semiconductor substrate. Method for manufacturing a terminator array. 제7항에 있어서,The method of claim 7, wherein 상기 (다-1) 서브 단계 직전에 상기 반도체 기판을 수소 플라즈마 분위기에서 700℃의 온도로 20분간 열처리하는 단계를 더 포함하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.The method of manufacturing a diamond emitter array using the selective growth method further comprises the step of heat-treating the semiconductor substrate for 20 minutes at a temperature of 700 ° C. in a hydrogen plasma atmosphere immediately before the sub-step (c-1). 제7항에 있어서,The method of claim 7, wherein 상기 (다-1) 서브 단계에서는, 마이크로웨이브 파워를 600~1000W로 하고, 증착로 내의 압력을 15 Torr로 하며, 상기 반도체 기판의 온도를 600~1000℃로 하며, 상기 증착로 내의 CH4:H2가스 분위기를 1%:99%~10%:90% 비로 하며, 상기 반도체 기판에 인가하는 상기 직류 바이어스 전압을 -100~-300V로 인가하는 조건에서 10~40분간 다이아몬드 증착 공정을 행하며, 상기 (다-2) 서브 단계에서는, 마이크로웨이브 파워를 600~1000W로 하고, 증착로 내의 압력을 10~30 Torr로 하며, 상기 반도체 기판의 온도를 500~900℃로 하며, 상기 증착로 내의 CH4:H2가스 분위기를 0.25%:99.75% ~ 2%:98% 비로 하는 조건에서 4~8시간 동안 다이아몬드 증착 공정을 행하는 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이의 제조 방법.In the step (C-1), the microwave power is 600-1000 W, the pressure in the deposition furnace is 15 Torr, the temperature of the semiconductor substrate is 600-1000 ° C., and CH 4 : The diamond deposition process is performed for 10 to 40 minutes under the condition of applying a H 2 gas atmosphere at a ratio of 1%: 99% to 10%: 90%, applying the DC bias voltage applied to the semiconductor substrate at -100 to -300V, In the substep (C-2), the microwave power is 600-1000 W, the pressure in the deposition furnace is 10-30 Torr, the temperature of the semiconductor substrate is 500-900 ° C., and the CH in the deposition furnace is 4. A method for producing a diamond emitter array using a selective growth method, wherein a diamond deposition process is performed for 4 to 8 hours under a condition of a 4 : H 2 gas atmosphere at a ratio of 0.25%: 99.75% to 2%: 98%. 반도체 기판;Semiconductor substrates; 상기 반도체 기판 상에 일방향의 스트라이프 상으로 형성된 음극들;Cathodes formed in a stripe shape in one direction on the semiconductor substrate; 상기 반도체 기판 및 음극들 상에 적층되고, 상기 음극들 상에는 상기 음극들 방향으로 일정한 직경의 홀들을 갖도록 형성된 절연층;An insulating layer stacked on the semiconductor substrate and the cathodes and formed on the cathodes to have holes having a constant diameter in the direction of the cathodes; 상기 홀들에 의해 노출된 상기 음극들 상에 형성된 다이아몬드 에미터들; 및Diamond emitters formed on the cathodes exposed by the holes; And 상기 절연층 상에 상기 홀들에 대응하는 개구부를 가지며 상기 음극들과 교차하는 방향의 스트라이프 상으로 형성된 게이트들;을Gates having openings corresponding to the holes on the insulating layer and formed in a stripe shape in a direction crossing the cathodes; 구비한 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이.Diamond emitter array using a selective growth method characterized in that provided. 제10항에 있어서,The method of claim 10, 상기 반도체 기판은 (100)면 실리콘 기판이고, 상기 실리콘 기판과 상기 음극들 및 절연층 사이에 SiO2열산화막이 더 형성되고, 상기 절연층은 SiO2로 형성된 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이.The semiconductor substrate is a (100) plane silicon substrate, and a SiO 2 thermal oxide film is further formed between the silicon substrate, the cathodes, and the insulating layer, and the insulating layer is formed of SiO 2 . Diamond emitter array. 제10항에 있어서,The method of claim 10, 상기 홀들은 직경이 1~4μm 인 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이.The holes are a diamond emitter array using a selective growth method characterized in that the diameter of 1 ~ 4μm. 제10항에 있어서,The method of claim 10, 상기 음극들은 Cu, Au, Ti, Ta, TiN, TiC, SiC, Mo 중 적어도 어느 하나로 형성된 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이.And the cathodes are formed of at least one of Cu, Au, Ti, Ta, TiN, TiC, SiC, and Mo. 제10항에 있어서,The method of claim 10, 상기 게이트들은 Mo, TaN, TiN, Ti, Ta, Al, Cu 중 적어도 어느 하나로 형성된 것을 특징으로 하는 선택 성장법을 이용한 다이아몬드 에미터 어레이.And said gates are formed of at least one of Mo, TaN, TiN, Ti, Ta, Al, and Cu.
KR1019980028665A 1998-07-15 1998-07-15 Manufacturing method of diamond electron emitter array using select growth method KR20000008722A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028665A KR20000008722A (en) 1998-07-15 1998-07-15 Manufacturing method of diamond electron emitter array using select growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028665A KR20000008722A (en) 1998-07-15 1998-07-15 Manufacturing method of diamond electron emitter array using select growth method

Publications (1)

Publication Number Publication Date
KR20000008722A true KR20000008722A (en) 2000-02-15

Family

ID=19544339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028665A KR20000008722A (en) 1998-07-15 1998-07-15 Manufacturing method of diamond electron emitter array using select growth method

Country Status (1)

Country Link
KR (1) KR20000008722A (en)

Similar Documents

Publication Publication Date Title
US7247227B2 (en) Buffer layer in flat panel display
KR100480773B1 (en) Method for fabricating triode-structure carbon nanotube field emitter array
US5861707A (en) Field emitter with wide band gap emission areas and method of using
US5637950A (en) Field emission devices employing enhanced diamond field emitters
US5341063A (en) Field emitter with diamond emission tips
KR100702037B1 (en) Electron-emitting device and manufacturing method thereof
KR20000064461A (en) Integrated Circuit Devices and Methods of Using Amorphous Silicon Carbide Resistors
Uh et al. Process design and emission properties of gated n+ polycrystalline silicon field emitter arrays for flat-panel display applications
CN101494144B (en) Structure of nanometer line cold-cathode electron source array with grid and method for producing the same
US6984535B2 (en) Selective etching of a protective layer to form a catalyst layer for an electron-emitting device
JPH0594762A (en) Field emission type electron source and manufacture thereof
JP4312352B2 (en) Electron emission device
KR20000008722A (en) Manufacturing method of diamond electron emitter array using select growth method
JP3638264B2 (en) Cold cathode device manufacturing method, cold cathode device, and display device using the same
JP3086445B2 (en) Method of forming field emission device
JP4312331B2 (en) Electron emission device
KR100260260B1 (en) Method of manufacturing fed
JPH1012166A (en) Electric field emission image display device and manufacture thereof
KR100852764B1 (en) Manufacturing method of a semiconductor vacuum tube
JP3487230B2 (en) Field emission electron source, method of manufacturing the same, and display device
KR100286454B1 (en) Field emission emitter and method of manufacturing the same
KR100493696B1 (en) the manufacturing method for FED by CNTs
JP2000260300A (en) Electron emission element and its manufacture
JP2002203469A (en) Cold cathode electronic device
KR20010056138A (en) Fabrication Method of Field Emission Device Using Carbon Nanotube

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application