KR20000007777U - 컴퓨터의 시스템 클럭 발생장치 - Google Patents
컴퓨터의 시스템 클럭 발생장치 Download PDFInfo
- Publication number
- KR20000007777U KR20000007777U KR2019980019283U KR19980019283U KR20000007777U KR 20000007777 U KR20000007777 U KR 20000007777U KR 2019980019283 U KR2019980019283 U KR 2019980019283U KR 19980019283 U KR19980019283 U KR 19980019283U KR 20000007777 U KR20000007777 U KR 20000007777U
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- computer
- chip
- system clock
- core chip
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
본 고안은 컴퓨터의 시스템 클럭 발생 장치에 관한 것으로서, 컴퓨터에서 시스템 클록을 발생하는 컴퓨터 시스템 클록 발생 장치는, 다수의 클록값들을 저장하며, 외부에서 컴퓨터 인터페이스를 통해 다수의 클록값중에서 사용자가 선택한 클록값 정보를 출력하는 코어칩(core chip); 및 코어칩으로부터 입력받은 클록값 정보에 대응하는 주파수의 클록을 발생하여 시스템 클록으로 제공하는 클록칩(clock chip)을 구비한다.
본 고안에 의하면 컴퓨터의 셋업화면에서 사용자가 원하는 시스템 클록을 선택하면 그에따라 컴퓨터의 시스템 클록이 설정되어지므로 컴퓨터 시스템 클록 설정 및 변경이 용이하게 이뤄진다.
Description
본 고안은 컴퓨터의 시스템 클럭 설정에 관한 것으로서, 보다 상세하게는 컴퓨터 시스템 최초 부팅시, 또는 CPU 업그레이드시 해당 클럭 설정을 소프트웨어적으로 수행하는 컴퓨터 시스템 클럭 설정 장치에 관한 것이다.
도 1은 종래의 컴퓨터 시스템에서의 클럭 발생 및 시스템내 클럭 공급을 보이는 시스템 구성도이다. 여기서 클럭은, 중앙 처리 장치(CPU)(100)로의 클럭, 컴퓨터 메인 보드를 구성하는 디바이스들중 소정의 클럭을 필요로 하는 디바이스들(core chip)(110)로의 클럭, 캐쉬 메모리(120)로의 클럭 및 DIIM(130)으로의 클럭등이 있다. 각각의 클럭 주파수는 반드시 일치 하지 않으며, 일반적으로 CPU로의 클럭이 가장 빠른 주파수를 가진다. 각 디바이스의 필요에 부합되도록 클럭을 제공하는 것이 클럭 공급부(140)이다. 클럭 공급부(140)에서 다른 장치들로 각기 다른 클럭을 공급하기 위해서는, 클럭 공급부(140)로 공급되는 기본 클럭이 있어야 하며, 이를 위해 클럭 공급부(140)는 크리스탈이나 오실레이터(150)를 통해 기본 클럭을 제공받는다. 클럭 공급부(140)는 점퍼 스위치(160)로부터 CPU 클럭을 설정하기 위한 소정 신호를 입력받는다. 사용자가 점퍼를 어디에 위치시키느냐에 따라 클럭 공급부(140)로 입력되는 데이터값이 달라지며, 클럭 공급부(140)는 이 데이터에 대응하여 크리스탈 또는 오실레이터(150)로부터의 기본 클럭을 가지고 소정의 클럭을 발생시켜 CPU(100)로 출력한다.
도 1의 동작을 설명하기 위해 펜티엄급 CPU가 장착되는 컴퓨터 시스템의 예를 들면, 펜티엄급 CPU는 50, 60, 66, 75, 83MHz의 주(host)클럭을 필요로 한다. 이러한 클럭을 제공하기 위해 클럭 공급부(140)를 이용하는데 이것은 참조 클럭(reference clock)으로 14.31313MHz의 기본 클럭을 입력받는다. 또한 도 1에서 클럭을 선택하기 위해 클럭 공급부(140)로 입력되는 핀들의 신호, 즉 점퍼 스위치(160)의 점퍼 위치에 따라 입력되는 클럭 선택 신호에 따라, 상기 기본 클럭은 클럭 공급부(140) 내부의 위상동기루프(Phase Locked Loop) 회로를 통해 소정의 시스템(또는 CPU) 클럭 신호로 변환된다. 이 시스템 신호는 일반적으로 CPU와 같은 주파수의 클럭이다.
도 1에서와 같은 종래의 시스템 클럭 발생을 위해서는, CPU가 업그레이드 되거나 교환될 때 마다 CPU 클럭을 맞주기 위해 점퍼 스위치(160)의 점퍼 위치를 맞춰 주어야 한다. 아래의 표 1은 상술한 예에 있어서, 50, 60, 66, 75, 83MHz의 시스템 클럭을 발생시키기 위한 점퍼의 위치, 점퍼의 위치에 따른 클럭 공급부(140)로의 클럭 선택 신호 상태를 나타낸 것이다.
| 50MHz | 60MHz | 66MHz | 75MHz | 83MHz | |
| CS0(점퍼 1번) | off | off | off | on | on |
| CS1(점퍼 2번) | off | off | on | off | on |
| CS2(점퍼 3번) | off | on | off | off | off |
종래와 같이 CPU 클럭(시스템 클럭) 선택이 점퍼 스위치를 통해 이뤄지는 클럭 발생 장치에서는 CPU가 업그레이드 되거나 교체될 때마다 하드웨어적으로 사용자가 직접 점퍼의 위치를 바꿔주어야 하는 불편함이 발생한다.
본 고안이 이루고자하는 기술적 과제는, 컴퓨터의 CPU가 업그레이드 되어나 교체될 때 맞춰 주어야 하는 시스템 클럭을 롬 바이오스 내부에 포함시켜,사용자가 최초 컴퓨터 셋업 화면내에서 키보드나 마우스 조작을 통해 그 시스템 클럭을 선택할 수 있는 컴퓨터의 시스템 클럭 발생 장치 및 그 방법을 제공하는데 있다.
도 1은 종래의 컴퓨터 시스템에서의 클럭 발생 및 시스템내 클럭 공급을 보이는 시스템 구성도이다.
도 2는 본 고안을 설명하기위한 컴퓨터 시스템의 클록 발생 장치의 구성도이다.
도 3은 도 2에서의 클록 코드가 전송되는 I2C 버스의 프로토콜의 예를 도시한 것이다.
도 4는 본 고안의 컴퓨터 시스템의 클록 설정 동작의 흐름도를 도시한 것이다.
도 5는 도 2가 구성되어 있을 때의 셋업(setup) 화면을 이용한 시스템 클록 설정 방법의 흐름도이다.
상기 과제를 해결하기 위한, 컴퓨터에서 시스템 클록을 발생하는 컴퓨터 시스템 클록 발생 장치는, 다수의 클록값들을 저장하며, 외부에서 컴퓨터 인터페이스를 통해 상기 다수의 클록값중에서 사용자가 선택한 클록값 정보를 출력하는 코어칩(core chip); 및 상기 코어칩으로부터 입력받은 클록값 정보에 대응하는 주파수의 클록을 발생하여 상기 시스템 클록으로 제공하는 클록칩(clock chip)을 구비한다.
상기 코어칩 및 상기 클록칩 사이의 데이터 통신은, 아이 투 시(I2C) 버스를 사용함이 바람직하다.
상기 클록칩은, 상기 코어칩으로부터 입력된 클록 정보에 상응하는 주파수의 클록을 발생하기 위한 기본 클록 발생기를 구비함이 바람직하다.
상기 다수의 클록값은 컴퓨터의 바이오스(bios)에서 제공하는 셋업(setup) 디스플레이 화면을 통해 디스플레이되어, 사용자가 이로부터 한 클록값을 선택하면 상기 선택된 클록값의 정보가 상기 코어칩으로 입력됨이 바람직하다.
이하에서 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
도 2는 본 고안을 설명하기위한 컴퓨터 시스템의 클록 설정 장치의 구성도로서, 컴퓨터 시스템은, 캐쉬메모리(200), DIMM(Dual In-line Memory Module)(210), CPU(220), 코어칩(230) 및 클록칩(240)으로 구성된다. 캐쉬 메모리(200)는 자주 사용하는 데이터를 고속으로 처리하기 위한 메모리이다. DIMM(210)은 여러장의 메모리 모듈을 말한다. CPU(220)는 컴퓨터 시스템의 동작 및 데이터 처리를 중앙에서 제어하고 처리한다. 코어칩(230)은 컴퓨터 시스템에서 CPU와 기타 모든 장치를 인터페이스하는 메인 칩셋(main chipset)을 말한다. 여기에는 도시되지 않았으나 CPU와의 호스트 인터페이스 기능, 캐쉬 및 메인 메모리 제어기능, 각종 브리지 및 표준 버스 입출력 기능등이 포함되어 있다. 인텔 430TX, 440LX, 440EX 라든가 SiS사의 SiS5582, V2A사의 MVP3 칩등을 코어칩이라고 한다. 코어칩(230)은 I2C 버스를 지원하며, I2C 버스로부터의 데이터 송수신을 위해 2개의 핀이 할당되고 또한 I2C 프로토콜을 지원한다. 코어칩(230)은 사용자가 선택한 소정의 클록값에 대한 정보를 가지고 있다가 I2C 핀을 통해 I2C 버스로 그 클록 정보를 송신한다. 클록칩(240)은 크리스탈등의 클록 발생원과 연결되어 코어칩(230)으로부터 입력받은 소정의 신호에 따라 각종 주파수의 시스템 클록을 만든다. 즉, 코어칩(230)으로부터 클록 정보가 담긴 데이터를 수신하여 해당 클록 정보에 대응하는 실제 클록을 만들어 캐쉬 메모리(200), DIMM(210), CPU(220) 및 코어칩(230)에 각각 필요한 클록을 공급한다. 클록칩(240)은 코어칩(230)과 통신하기 위한 I2C 버스 및 프로토콜을 지원하고 그를 위한 핀을 2개 가진다. I2C 버스는 반도체 칩간의 통신을 위한 것이다. 클록칩(240)은 사용자 설정 전의 초기 설정(또는 동작) 주파수의 클록을 발생하기 위해 도 1에서와 같이 66/60# 핀의 상태로 점퍼 저항이 연결되어 있는데 CPU 클록이 정확히 맞지 않더라도 단지 호스트 클록을 설정하는데 필요한 동작을 하는데만 필요하기 때문에 초기에 클록 설정이 안되어 있더라도 문제는 없다. 도 2의 회로에서는 호스트 클록을 설정하기 전에 60MHz로 동작되게 되어 있다.
도 3은 I2C 버스의 프로토콜의 예를 도시한 것이다. I2C버스는 가전제품에 내에서 CPU 와 주변장치간의 간단한 데이터 교환용으로 사용되던 것으로서, 최근에는 컴퓨터 시스템에서 반도체 칩간의 간단한 통신용으로도 사용되고 있다. 컴퓨터에서 사용되는 버스들이 바이트(byte) 단위 전송의 병렬 버스인데 반해, I2C 버스는 두 개의 와이어(wire)로 구성된 시리얼 데이터 통신 버스이다. 두 개의 와이어중 한 라인은 데이터 라인이고, 나머지 한 라인은 클록 라인으로 사용한다. 도 3에서 SCL은 클록 라인의 신호이고, SDA는 데이터 라인의 신호이다. '1101'의 데이터를 전송하기 위해 데이터 전송 시작시에 SDA 라인의 신호를 먼저 로우로 한 다음 SCL 라인의 신호를 로우로 하여 데이터를 전송한다. 데이터 전송이 끝난후에는 SCL 라인을 하이로 한 후 SDA 라인을 로우로 하여 통신을 마친다.
도 4는 본 고안의 컴퓨터 시스템의 클록 설정 방법의 흐름도를 도시한 것으로서, 시스템 클록 설정을 위해서는 먼저 클록값과 그에 해당하는 코드를 설정하여 저장한다(400단계). 이것은 도 2에서의 코어칩(230)에 포함된 롬 바이오스(Rom bios)(미도시)내에 설정되어진다. 컴퓨터의 전원이 켜지면 모니터에는 컴퓨터의 현재 구성 상태를 기억시켜 두는 시모스(CMOS)램의 내용을 보여주는 셋업(setup) 화면이 띄워지고 이 화면상에 코어칩(230)의 롬 바이오스(미도시)에 저장되어 있는 클록값들이 디스플레이된다(410단계). 사용자가 셋업 화면을 보고 시스템 클록으로 사용하길 바라는 클록값 하나를 선택하면, 도 2의 코어칩(230)에서 해당 클록 정보를 가진 데이터가 클록칩(240)으로 전송되고, 클록칩(240)은 이 데이터를 해석하여 그에 대응하는 클록을 만들어 시스템 클록으로서 공급한다(420단계).
도 5는 도 2가 구성되어 있을 때의 셋업(setup) 화면을 이용한 시스템 클록 설정 방법의 흐름도이다. 먼저, 컴퓨터에 전원이 인가되면, 사용자에 의해 셋업 화면 상태로 들어가는 키가 눌러져 있는지를 확인한다(500단계). 셋업 키가 눌러졌으면, 셋업 화면을 실행한다(510단계). 셋업 화면상에 사용자가 클록을 설정할 수 있는 클록 설정 메뉴가 디스플레이된다(520단계). 사용자가 소정의 클록을 선택하면(530단계) 도 4의 420단계가 수행되어 시스템 클록이 설정된다(540단계).
상술한 바와 같이 하면, 기존에 컴퓨터 본체 내부를 열어 점퍼 스위치를 교체하는 식으로 시스템의 클록을 변경하지 않고도 컴퓨터 모니터상에 디스플레이된 셋업 화면상에서 컴퓨터 시스템 클록을 변경 설정할 수 있게 된다.
본 고안에 의하면 컴퓨터의 셋업화면에서 사용자가 원하는 시스템 클록을 선택하면 그에따라 컴퓨터의 시스템 클록이 설정되어지므로 컴퓨터 시스템 클록 설정 및 변경이 용이하게 이뤄진다.
Claims (4)
- 컴퓨터에서 시스템 클록을 발생하는 컴퓨터 시스템 클록 발생 장치에 있어서,다수의 클록값들을 저장하며, 외부에서 컴퓨터 인터페이스를 통해 상기 다수의 클록값중에서 사용자가 선택한 클록값 정보를 출력하는 코어칩(core chip); 및상기 코어칩으로부터 입력받은 클록값 정보에 대응하는 주파수의 클록을 발생하여 상기 시스템 클록으로 제공하는 클록칩(clock chip)을 포함함을 특징으로 하는 컴퓨터 시스템 클록 발생 장치.
- 제1항에 있어서,상기 코어칩 및 상기 클록칩 사이의 데이터 통신은, 아이 투 시(I2C) 버스를 사용함을 특징으로 하는 컴퓨터의 시스템 클록 발생 장치.
- 제1항에 있어서, 상기 클록칩은,상기 코어칩으로부터 입력된 클록 정보에 상응하는 주파수의 클록을 발생하기 위한 기본 클록 발생기를 구비함을 특징으로 하는 컴퓨터의 시스템 클록 발생 장치.
- 제1항에 있어서,상기 다수의 클록값은 컴퓨터의 바이오스(bios)에서 제공하는 셋업(setup) 디스플레이 화면을 통해 디스플레이되어, 사용자가 이로부터 한 클록값을 선택하면 상기 선택된 클록값의 정보가 상기 코어칩으로 입력됨을 특징으로 하는 컴퓨터의 시스템 클록 발생 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980019283U KR20000007777U (ko) | 1998-10-09 | 1998-10-09 | 컴퓨터의 시스템 클럭 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980019283U KR20000007777U (ko) | 1998-10-09 | 1998-10-09 | 컴퓨터의 시스템 클럭 발생장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000007777U true KR20000007777U (ko) | 2000-05-06 |
Family
ID=69710252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980019283U KR20000007777U (ko) | 1998-10-09 | 1998-10-09 | 컴퓨터의 시스템 클럭 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000007777U (ko) |
-
1998
- 1998-10-09 KR KR2019980019283U patent/KR20000007777U/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807282A (en) | Programmable P/C compatible communications card | |
| US6012111A (en) | PC chipset with integrated clock synthesizer | |
| JP2834330B2 (ja) | データストリームモード切換機能を備えたメモリ装置 | |
| TW382089B (en) | System clock frequency switching device and method for computer motherboard | |
| US5764529A (en) | Method and apparatus for automatic frequency and voltage selection for microprocessors | |
| JPH06291732A (ja) | 情報伝送処理装置 | |
| JPH1185219A (ja) | プログラマブルコントローラ | |
| US5537646A (en) | Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device | |
| US20060206763A1 (en) | Debugging system, semiconductor integrated circuit device, microcomputer, and electronic apparatus | |
| Kalinsky et al. | Introduction to I2C | |
| KR20000007777U (ko) | 컴퓨터의 시스템 클럭 발생장치 | |
| US6717477B2 (en) | Circuit for controlling a non-conductive state of a USB interface | |
| US7127628B2 (en) | Method for automatically regulating an oscillator | |
| JP2006210992A (ja) | 携帯端末 | |
| US7114092B2 (en) | Method of supplying a required clock frequency by a clock generator module through interface communication with a mainboard | |
| JPH05297982A (ja) | ポータブルコンピュータ | |
| KR200343611Y1 (ko) | 시스템메인보드의통합시피유보드 | |
| JP2002222024A (ja) | マイクロコンピュータ | |
| JPH0522365A (ja) | 通信処理装置 | |
| JPH05341872A (ja) | データ処理装置 | |
| JP3396107B2 (ja) | マイクロコンピュータ及びデバック装置 | |
| Stenhouse | Inter-IC Communications: The I2C Bus | |
| KR100487241B1 (ko) | 인쇄회로기판의버전관리방법및장치 | |
| KR100234548B1 (ko) | 중앙처리장치 동작 속도 자동 변경 장치 및 그 제어 방법 | |
| CN113934663A (zh) | 一种显示装置的接口电路、控制方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |