KR20000003976A - 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키형성방법 - Google Patents
웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키형성방법 Download PDFInfo
- Publication number
- KR20000003976A KR20000003976A KR1019980025284A KR19980025284A KR20000003976A KR 20000003976 A KR20000003976 A KR 20000003976A KR 1019980025284 A KR1019980025284 A KR 1019980025284A KR 19980025284 A KR19980025284 A KR 19980025284A KR 20000003976 A KR20000003976 A KR 20000003976A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- search
- alignment
- align
- search key
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키 형성방법
2. 발명이 해결하려고 하는 기술적 요지
본 발명은 웨이퍼의 플랫죤과 가장자리쪽에 다수의 서치키를 형성하여 프리얼라인과 서치얼라인을 동시에 실시하므로써, 증착막의 종류나 두께에 상관없이 얼라인시의 시간지연을 줄이고, 얼라인의 정확도를 향상시키는 웨이퍼의 프리얼라인 및 서치얼라인 동시실시를 위한 서치키 형성방법을 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은 웨이퍼의 플랫죤과 가장자리에 해당하는 부위에 서치키가 마킹된 레티클을 제작하는 제1단계; 상기 웨이퍼의 플랫죤과 가장자리에 서치키가 형성되도록 상기 레티클을 노광, 현상하는 제2단계; 상기 제2단계 수행 후, 웨이퍼의 플랫죤과 가장자리에 마킹된 얼라인키만을 식각하는 제3단계; 및 상기 식각 후, 웨이퍼의 나머지 감광막을 제거하는 제4단계를 포함하는 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키 형성방법을 제공한다.
4. 발명의 중요한 용도
본 발명은 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 것임.
Description
본 발명은 반도체 메모리 소자제조시 얼라인의 에러를 방지하기 위한 웨이퍼의 서치키 형성방법에 관한 것으로, 특히 포토 마스크시 프리얼라인과 서치얼라인(prealign and search align)을 동시에 실시할 수 있도록한 웨이퍼의 프리얼라인 및 서치얼라인의 동시 실시를 위한 서치키 형성방법에 관한 것이다.
일반적으로, 포토 마스크시 모든 필드 영역에서 회로소자를 형성하기 위해 포토 마스크의 기준이 되는 프리얼라인과 서치얼라인을 연속적으로 실시하고 있다.
특히, 종래에는 웨이퍼의 가장자리쪽에 빛을 주사하여 포토 마스크의 프리얼라인을 실시한 다음, 상기 웨이퍼의 각 필드내에서 다시 서치얼라인과 최종얼라인을 실시하고 있다. 그러나, 종래의 포토마스크 공정시에 증착막의 종류 또는 두께에 따라 이전 층의 프리얼라인 위치가 변하므로, 그 다음 단계인 서치얼라인과 최종얼라인으로 넘어가지 못할 뿐만아니라, 서치얼라인에서 에러가 발생되고, 프리얼라인과 서치얼라인을 연속적으로 실시함으로써, 공정시간이 지연되는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 문제점을 감안하여 안출한 것으로, 웨이퍼의 플랫죤과 가장자리쪽에 다수의 서치키를 형성하여 프리얼라인과 서치얼라인을 동시에 실시하므로써, 증착막의 종류나 두께에 상관없이 얼라인시의 시간지연을 줄이고, 얼라인의 정확도를 향상시키는 웨이퍼의 프리얼라인 및 서치얼라인 동시실시를 위한 서치키 형성방법을 제공함에 그 목적이 있다.
도1은 본 발명에 의한 웨이퍼의 서치키에 해당하는 부위만을 노광시키기 위한 레티클을 제작한 상태도.
도2는 본 발명에 의한 웨이퍼의 서치키 형성 후 감광막이 스트립된 상태도.
*도면의 주요 부분에 대한 부호의 설명
10 : 웨이퍼 11 : 플랫죤부
20 : 플랫죤 서치키 30 : Y측 서치키
40 : X측 서치키
상기 목적을 달성하기 위하여 본 발명은, 웨이퍼의 플랫죤과 가장자리에 해당하는 부위에 서치키가 마킹된 레티클을 제작하는 제1단계; 상기 웨이퍼의 플랫죤과 가장자리에 서치키가 형성되도록 상기 레티클을 노광, 현상하는 제2단계; 상기 제2단계 수행 후, 웨이퍼의 플랫죤과 가장자리에 마킹된 얼라인키만을 식각하는 제3단계; 및 상기 식각 후, 웨이퍼의 나머지 감광막을 제거하는 제4단계를 포함하는 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키 형성방법을 제공한다.
이하, 첨부된 도1 및 도2를 참조하여 본 발명으리 일실시예를 상세히 설명한다.
본 발명은 웨이퍼의 상면에 다수의 서치키를 형성하여, 웨이퍼와 포토마스크의 정렬이 용이하면서도 정확하게 이루어지도록 구현한 것으로, 도1에 도시된 바와 같이, 먼저, 웨이퍼(10)의 하측 플랫죤부(11)에 인접한 두 개의 필드를 선정하여 각각 플랫죤 서치키(20)를 디자인하고, 상기 플랫죤부(11)에 대향된 웨이퍼(10)의 상측 가장자리부에서 하나의 필드를 선정하여 Y측 서치키(30)를 디자인하고, 상기 웨이퍼(10)의 양단 가장자리부에 서로 대향되게 위치된 필드를 선정하여 X측 서치키(40)를 디자인한 레티클(reticle)을 제작한다.
그리고, 포토 마스크 공정시, 웨이퍼(10)의 브라인딩 세팅(blinding setting)값과 샷 오프셋(shot offset)값을 조정하므로써, 상기 플랫죤 서치키(20), Y측 서치키(30) 및 X측 서치키(40)를 웨이퍼에 정확히 노광, 현상시킨다. 이렇게 하면, 상기 웨이퍼의 플랫죤과 가장자리에 마킹된 플랫죤 서치키, X 및 Y측 서치키(20, 30, 40)들만 식각되고, 웨이퍼(10)의 나머지 필드들은 감광막이 도포되어 있게 된다.
상기 식각 후, 상기 웨이퍼(10)의 감광막을 제거하면, 도2에 도시된 바와 같이, 상기 웨이퍼(10)의 플랫죤부(11)와 가장자리부의 소정위치에는 플랫죤 서치키(20), Y측 서치키(30) 및 X측 서치키(40)가 각각 형성되고, 웨이퍼(10)의 나머지 부분들은 이전 단계와 동일한 상태로 존재하게 된다.
상기와 같이 웨이퍼에 형성된 얼라인 키들을 이용하면, 물질의 증착종류나 두께에 관계없이 프리얼라인의 위치가 항상 고정되기 때문에 얼라인 에러가 방지되고, 또한 상기 프리얼라인 자체가 서치얼라인을 대체하므로써, 종래와 같이 프리얼라인 후에 서치얼라인을 실시할 필요가 없게 된다.
한편, 본 발며은 포토 마스크 공정시 모든 층에 이용되며, 반도체 뿐만아니라 액정 표시장치(liquid crystal display) 등과 같이 다수의 층들이 중첩될 때, 중간측의 정확한 정렬을 필요로하는 모든 분야에 이용될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 따르면, 포토 마스크시의 브라인딩 세팅값과 샷 오프셋 값을 조정하므로써, 웨이퍼의 플랫죤과 가장자리쪽에 서치키를 노광, 현상한 후에 식각해서 상기 서치키를 이용하여 프리얼라인과 서치얼라인을 동시에 실시하여, 기존의 빛을 발사시켜 감지하는 프리얼라인보다 정확도가 향상되는 효과가 있다.
또한, 얼라인의 실패에 의한 장비의 가동중단시간을 감소시키며, 얼라인에 소요되는 시간을 감소시킬 뿐만아니라, 소자의 집적화와 웨이퍼의 대형화에 대처할 수 있는데 다른 효과가 있다.
Claims (3)
- 웨이퍼의 플랫죤과 가장자리에 해당하는 부위에 서치키가 마킹된 레티클을 제작하는 제1단계;상기 웨이퍼의 플랫죤과 가장자리에 서치키가 형성되도록 상기 레티클을 노광, 현상하는 제2단계;상기 제2단계 수행 후, 웨이퍼의 플랫죤과 가장자리에 마킹된 얼라인키만을 식각하는 제3단계; 및상기 식각 후, 웨이퍼의 나머지 감광막을 제거하는 제4단계를 포함하는 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키 형성방법.
- 제 1 항에 있어서,상기 제1단계가,상기 웨이퍼의 플랫죤에 인접한 두 개의 필드를 선정하여 플랫죤 얼라인키를 설계하고,상기 웨이퍼의 상부 중앙부의 한 필드를 선정하여 Y측 얼라인키를 설계하며,상기 웨이퍼의 양측중앙부에 각각 하나씩의 필드를 선정하여 X측 얼라인키를 설계하는 과정을 포함하는 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키 형성방법.
- 제 1 항에 있어서,상기 제2단계가,포토 마스크시, 브라인딩 세팅값과 샷 오프셋값을 조정하여 웨이퍼의 플랫죤과 가장자리쪽에 서치키를 노광하는 과정을 포함하는 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025284A KR20000003976A (ko) | 1998-06-30 | 1998-06-30 | 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025284A KR20000003976A (ko) | 1998-06-30 | 1998-06-30 | 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000003976A true KR20000003976A (ko) | 2000-01-25 |
Family
ID=19541771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980025284A KR20000003976A (ko) | 1998-06-30 | 1998-06-30 | 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000003976A (ko) |
-
1998
- 1998-06-30 KR KR1019980025284A patent/KR20000003976A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
US7674563B2 (en) | Pattern forming method and phase shift mask manufacturing method | |
US8563202B2 (en) | Single field zero mask for increased alignment accuracy in field stitching | |
US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
US6878506B2 (en) | Method for manufacturing semiconductor device | |
US6828071B2 (en) | Method of aligning a wafer and masks | |
US6296991B1 (en) | Bi-focus exposure process | |
KR20000003976A (ko) | 웨이퍼의 프리얼라인 및 서치얼라인의 동시실시를 위한 서치키형성방법 | |
JPH0448715A (ja) | 半導体装置の製造方法 | |
US6730608B2 (en) | Full image exposure of field with alignment marks | |
US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
KR20010028305A (ko) | 위치정합 보정 방법 | |
KR20090118663A (ko) | 반도체 소자의 패턴 형성방법 | |
KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
KR970009821B1 (ko) | 반도체소자의 제조방법 | |
KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
US20040023124A1 (en) | Photolithography process with hybrid chromeless phase shift mask | |
KR0164067B1 (ko) | 반도체 소자 제조방법 | |
JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
KR970008265B1 (ko) | 반도체 소자 제조용 노광 마스크 | |
KR20020002652A (ko) | 반도체 소자의 마스크 제조방법 | |
JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |