KR20000001908A - Semiconductor package with improved humidity resistance and lead frame used for the package - Google Patents
Semiconductor package with improved humidity resistance and lead frame used for the package Download PDFInfo
- Publication number
- KR20000001908A KR20000001908A KR1019980022385A KR19980022385A KR20000001908A KR 20000001908 A KR20000001908 A KR 20000001908A KR 1019980022385 A KR1019980022385 A KR 1019980022385A KR 19980022385 A KR19980022385 A KR 19980022385A KR 20000001908 A KR20000001908 A KR 20000001908A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- groove
- molding material
- semiconductor package
- chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000012778 molding material Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 206010040844 Skin exfoliation Diseases 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008602 contraction Effects 0.000 description 2
- 238000002788 crimping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 패키지와 이에 사용되는 리드프레임 제조방법에 관한 것으로서, 특히 내습성이 개선된 반도체 패키지 및 이에 사용되는 리드프레임의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing a lead frame used therein, and more particularly, to a semiconductor package having improved moisture resistance and a method of manufacturing a lead frame used therein.
반도체 패키지는 일반적으로, 기억소자나 중앙처리장치등과 같은 집적회로 칩(chip)이 리드프레임에 의해 지지되고 전체적으로 합성수지 등에 의해 몰딩된 것으로서, 리드프레임의 리드가 반도체 패키지의 내부와 외부를 연결하여 주는 도선역할을 하도록 구성된다. 이와 같이 구성된 반도체 패키지는 칩의 동작을 안정적으로 보장하기 위해 외부환경 예를 들면, 고온, 저온 또는 다습한 외부환경에 대해 내성이 강할 것이 요구된다. 특히, 반도체 패키지가 다습한 외부환경에 노출되더라도 칩 내부로 습기가 침투되어 고장이 발생되지 않아야 한다.BACKGROUND ART A semiconductor package generally includes an integrated circuit chip such as a memory device or a central processing unit supported by a lead frame and molded by synthetic resin as a whole. The lead of the lead frame connects the inside and the outside of the semiconductor package. States are configured to act as pilots. The semiconductor package configured as described above is required to be resistant to external environment, for example, high temperature, low temperature, or high humidity, in order to ensure the operation of the chip stably. In particular, even when the semiconductor package is exposed to a humid external environment, moisture must penetrate into the chip to prevent failure.
반도체 패키지는 리드프레임의 형태에 따라 여러 가지 유형으로 나뉘어지는데, 이 중 방열부재(heat sink)를 배면에 구비한 패키지는 특히 리드프레임과 몰딩재의 결합력이 약한 구조를 가지며 내습성에 취약하다. 이는 타 패키지와는 다르게 방열부재가 외부에 노출될 수 있도록, 리드프레임 하면 일부에만 몰딩재가 형성되기 때문이다. 일반적으로 반도체 패키지가 고온이나 저온 등의 외부환경에 노출되면 리드프레임과 몰딩재 각각은 열적팽창 또는 수축한다. 서로 다른 재질로 구성되는 리드프레임과 몰딩재는 열팽창계수가 서로 다르며(일반적으로 사용되는 리드프레임의 경우 17∼18×10-6/℃ 이고, 몰딩재의 경우 20∼30×10-6/℃), 이러한 열팽창계수 차이로 인해 리드프레임과 몰딩재의 계면 박리가 발생될 확률이 크고, 계면 박리 사이로 습기가 침투되어 내습성이 취약하게 된다.The semiconductor package is divided into various types according to the shape of the lead frame. Among them, a package having a heat sink on the back thereof has a weak coupling force between the lead frame and the molding material and is vulnerable to moisture resistance. This is because the molding material is formed only on a part of the lower surface of the lead frame so that the heat dissipation member may be exposed to the outside unlike other packages. In general, when the semiconductor package is exposed to an external environment such as high temperature or low temperature, each of the lead frame and the molding material thermally expands or contracts. The lead frame and the molding material made of different materials have different thermal expansion coefficients (17 to 18 × 10 -6 / ℃ for lead frames used in general, and 20 to 30 × 10 -6 / ℃ for molding materials). Due to such a difference in thermal expansion coefficient, there is a high possibility that the interface peeling between the lead frame and the molding material occurs, and moisture is penetrated between the interface peeling, so that the moisture resistance is weak.
도 1은 내습성 개선을 위해 제안된 종래의 반도체 패키지의 일 예를 도시한 단면도이다.1 is a cross-sectional view showing an example of a conventional semiconductor package proposed for improving moisture resistance.
도면을 참조하면, 일 표면에 V자 형의 그루브(3)가 형성된 리드프레임(1) 상에 반도체 칩(5)이 탑재되어 있고, 상기 반도체 칩(5)은 와이어(7)를 통해 리드프레임(1)과 연결되어 있으며, 이러한 모든 요소는 몰딩재(9)에 의해 몰딩되어 있다.Referring to the drawings, a semiconductor chip 5 is mounted on a lead frame 1 having a V-shaped groove 3 formed on one surface thereof, and the semiconductor chip 5 is connected to a lead frame through a wire 7. It is connected with (1), and all these elements are molded by the molding material 9.
상기 반도체 패키지는 외부 단자의 전기적 신호가 리드프레임(1)의 리드부에 의해 상기 반도체 칩(1)으로 전달되고, 반대로 반도체 칩(1)으로부터 나온 전기적 신호는 리드부를 통하여 외부 단자에 전해진다.In the semiconductor package, an electrical signal of an external terminal is transmitted to the semiconductor chip 1 by the lead portion of the lead frame 1, and on the contrary, an electrical signal from the semiconductor chip 1 is transmitted to the external terminal through the lead portion.
도 1에 도시된 도시된 바와 같이, 리드프레임(1)과 몰딩재(9)의 결합력을 강화시키기 위한 수단으로서 V자형의 그루브가 리드프레임(1) 표면에 형성되어 있다. 그러나, 그루브 구조상 서로 다른 열팽창계수에 의한 계면 박리가 발생되어, 계면 박리 사이로 습기가 침투할 가능성은 여전히 존재한다.As shown in FIG. 1, a V-shaped groove is formed on the surface of the lead frame 1 as a means for strengthening the coupling force between the lead frame 1 and the molding material 9. However, there is still a possibility of interfacial peeling due to different thermal expansion coefficients due to the groove structure, so that moisture penetrates between the interfacial peelings.
본 발명이 이루고자 하는 기술적 과제는 내습성을 향상시킬 수 있는 반도체 패키지를 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a semiconductor package that can improve the moisture resistance.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지에 사용되는 리드프레임 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a lead frame used in the semiconductor package.
도 1은 종래의 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional semiconductor package.
도 2는 본 발명에 따른 반도체 패키지를 도시한 단면도이다.2 is a cross-sectional view showing a semiconductor package according to the present invention.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 리드프레임 제조방법을 설명하기 위해 도시한 단면도들이다.3 to 5 are cross-sectional views illustrating a method for manufacturing a lead frame according to an embodiment of the present invention.
상기 과제를 달성하기 위한 본 발명의 반도체 패키지는, 반도체 칩과, 그 상면에 상기 반도체 칩이 탑재되는 리드프레임과, 상기 리드프레임 상면에 형성되고, 그 상단이 하단에 비해 좁은 형태의 도브테일(dovetail) 그루브(groove)를 적어도 하나 구비하는 그루브를 구비한다. 상기 리드프레임과 칩은 와이어를 통해 전기적으로 연결되며, 칩과 와이어가 형성된 상기 리드프레임 상면 및 하면 일부는 몰딩재에 의해 감싸진다.The semiconductor package of the present invention for achieving the above object is a semiconductor chip, a lead frame on which the semiconductor chip is mounted on the upper surface, and a dovetail formed on the upper surface of the lead frame, the upper end of which is narrower than the lower end. ) A groove having at least one groove. The lead frame and the chip are electrically connected through a wire, and a part of the upper and lower surfaces of the lead frame on which the chip and the wire are formed is surrounded by a molding material.
상기 그루브는, 상기 리드프레임 상면에 소정 깊이로 형성된 외측 그루브와 상기 외측 그루브 바닥면에 소정깊이로 형성된 도브테일 그루브를 구비할 수 있다.The groove may include an outer groove formed at a predetermined depth on an upper surface of the lead frame and a dovetail groove formed at a predetermined depth on a bottom surface of the outer groove.
상기 리드프레임은 칩으로부터 발생되는 열을 방출하기 위한 방열부재를 구비하며, 상기 그루브는, 리드프레임 상면에 형성된 몰딩재에 대응되는 몰딩재가 하면에 형성되지 않은, 리드프레임과 몰딩재의 결합력이 취약한 위치에 형성된다.The lead frame has a heat dissipation member for dissipating heat generated from a chip, and the groove has a weak bonding force between the lead frame and the molding material, in which a molding material corresponding to the molding material formed on the upper surface of the lead frame is not formed on the lower surface. Is formed.
상기 다른 과제를 달성하기 위한 본 발명의 리드프레임 제조방법은. 반도체 칩이 탑재되는 리드프레임의 상면 일부를 소정형상을 갖는 형철(swage)을 이용하여 압착함으로써 내측 그루브를 형성하고, 상기 내측 그루브와 오버랩 되도록 상기 리드프레임을 재압착하여 외측 그루브를 형성하되, 상기 내측 그루브보다 얕고 넓은 부분을 압착함으로써 상기 내측 그루브를 변형시켜 그 상단의 폭보다 하단의 폭이 넓은 도프테일 그루브를 형성한다.Leadframe manufacturing method of the present invention for achieving the above another problem. A portion of the upper surface of the lead frame on which the semiconductor chip is mounted is pressed using a swag having a predetermined shape to form an inner groove, and the lead frame is recompressed to form an outer groove so as to overlap the inner groove. The inner groove is deformed by squeezing a portion shallower and wider than the inner groove to form a dopetail groove having a lower width than the upper width thereof.
이때, 상기 외측 그루브는 상기 내측 그루브와 동심이 되도록 형성하는 것이 바람직하다.In this case, the outer groove is preferably formed to be concentric with the inner groove.
본 발명에 따르면, 도프테일 그루브에 의해 리드프레임과 몰딩재가 고정(lock)되어 결합되므로, 종래에 비해 그 결합력이 향상되고, 리드프레임과 몰딩재의 계면 박리가 발생될 확률이 거의 없다. 따라서, 반도체 패키지의 내습성이 향상된다.According to the present invention, since the lead frame and the molding material are locked and coupled by the dope tail grooves, the bonding force is improved as compared with the related art, and there is little possibility that the interface peeling between the lead frame and the molding material occurs. Thus, the moisture resistance of the semiconductor package is improved.
이하에서 첨부된 도면을 참조하면서 본 발명에 따른 반도체 패키지의 바람직한 일 실시예를 상세히 설명하고자 한다.Hereinafter, a preferred embodiment of a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 패키지의 일 실시예를 도시한 단면도로서, 도면 참조부호 "11"은 리드프레임을, "13"은 리드프레임 일 표면에 형성된 그루브를, "15"는 리드프레임 상에 탑재된 반도체 칩을, "17"은 리드프레임의 리드부와 칩을 전기적으로 연결하는 와이어를, "19"는 몰딩재를 각각 나타낸다.2 is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention, in which reference numeral 11 denotes a lead frame, “13” a groove formed on one surface of the lead frame, and “15” on the lead frame. In the semiconductor chip mounted on the base plate, "17" denotes a wire for electrically connecting the lead portion of the lead frame and the chip, and "19" denotes a molding material, respectively.
본 발명에 따른 상기 리드프레임(11)은 칩으로부터 발생되는 열을 방출하기 위한 방열부재를 구비한다. 상기 그루브(13)는 리드프레임(11)과 몰딩재(19)의 계면 박리를 방지할 수 있도록, 이들의 결합력이 취약한 위치에 형성하는 것이 바람직하다. 통상, 리드프레임과 몰딩재의 계면 박리는, 리드프레임을 몰딩재가 감싸고 있지 않아 결합력이 취약한 부분 즉, 리드프레임(11) 상면에 형성된 몰딩재에 대응되는 몰딩재가 리드프레임 하면에 형성되지 않은 위치에 형성하는 것이 바람직하다.The lead frame 11 according to the present invention includes a heat dissipation member for dissipating heat generated from a chip. The groove 13 is preferably formed in a position where the bonding force is weak so that the interface between the lead frame 11 and the molding material 19 can be prevented. In general, the interface peeling between the lead frame and the molding material is performed at a position where the molding material is not enclosed by the molding material and thus the bonding strength is weak. It is desirable to.
도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 상기 그루브(13)는, 반도체 칩(15)이 탑재되는 리드프레임 표면에, 반도체 칩(15) 및 몰딩재(19)의 선단부와는 일정거리 이격되어 형성된다. 상기 그루브(13)는 또한, 리드프레임의 두께보다는 깊지않게 형성되고, 그 내부는 몰딩재(19)로 채워진다.As shown in FIG. 2, the groove 13 according to the exemplary embodiment of the present invention has a front end portion of the semiconductor chip 15 and the molding material 19 on the surface of the lead frame on which the semiconductor chip 15 is mounted. It is formed at a certain distance apart. The groove 13 is also formed not deeper than the thickness of the leadframe, the inside of which is filled with the molding material 19.
본 발명에 따른 그루브(13)는, 그 상단이 하단에 비해 좁은 적어도 하나의 도브테일 그루브(13c)를 구비한다. 예를 들면 도 2에 도시된 바와 같이, 리드프레임(11) 표면에 소정 깊이로 형성된 외측 그루브(13b)와 상기 외측 그루브(13b) 바닥면에 소정깊이로 형성된 도브테일(dovetail) 그루브(13c)를 구비한다. 상기 도브테일 그루브(13c)는, 리드프레임(11)과 몰딩재(19)를 고정시켜 이들 사이의 결합력을 강화시킨다.The groove 13 according to the invention has at least one dovetail groove 13c whose upper end is narrower than the lower end. For example, as shown in FIG. 2, an outer groove 13b formed to a predetermined depth on the surface of the lead frame 11 and a dovetail groove 13c formed to a predetermined depth on the bottom surface of the outer groove 13b are formed. Equipped. The dovetail groove 13c fixes the lead frame 11 and the molding material 19 to strengthen the bonding force therebetween.
이와같이 본 발명에 따른 리드프레임(11)과 몰딩재(19)는, 상기 리드프레임(11) 표면에 형성된 그루브 특히, 도프테일 그루브(13c)에 의해 고정(lock)되어 결합되므로, 종래에 비해 그 결합력이 향상된다. 따라서, 반도체 패키지가 고온이나 저온 등의 외부환경에 노출되어 열적팽창이나 수축이 발생되더라도 리드프레임과 몰딩재가 도프테일 그루브(13c)를 통해 단단히 결합되어 있으므로, 리드프레임(11)과 몰딩재(19)의 열팽창계수 차이에 의해 리드프레임과 몰딩재의 계면 박리가 발생될 확률이 거의 없다. 그 결과, 습기가 침투될 경로가 차된되어, 패키지의 내습성이 향상된다.As such, the lead frame 11 and the molding material 19 according to the present invention are locked and coupled by grooves formed on the surface of the lead frame 11, in particular, the dope tail grooves 13c, so that the The bonding force is improved. Therefore, even when the semiconductor package is exposed to an external environment such as a high temperature or a low temperature and thermal expansion or contraction occurs, the lead frame and the molding material are firmly coupled through the dope tail groove 13c, so that the lead frame 11 and the molding material 19 There is little possibility that the interface peeling of the lead frame and the molding material occurs due to the difference in coefficient of thermal expansion. As a result, the path through which moisture is penetrated is differentiated, thereby improving the moisture resistance of the package.
도 3 내지 도 4는 도 2에 도시된 리드프레임 제조방법의 일 실시예를 설명하기 위해 도시한 단면도들로서, 도 3과 도 4는 각각 내측 그루브(13a)와 외측 그루브(13b)의 형태를 구체적으로 보여주는 단면도들이고, 도 5는 상기 내측 그루브(13a)와 외측 그루브(13b)가 모두 형성된 후의 결과물을 보여주는 단면도이다.3 to 4 are cross-sectional views illustrating an exemplary embodiment of the method of manufacturing a lead frame shown in FIG. 2, and FIGS. 3 and 4 specifically illustrate the shapes of the inner groove 13a and the outer groove 13b, respectively. 5 is a cross-sectional view showing the result after both the inner groove 13a and the outer groove 13b are formed.
먼저, 리드프레임(11) 일 표면 특히 칩이 탑재되는 리드프레임의 상면에 도 3에 도시된 바와 같은 내측 그루브(13a)를 형성한다. 상기 내측 그루브(13a)는, 소정형상을 갖는 형철(swage, 쇠붙이의 형체를 뜨는 틀)을 이용하여 리드프레임을 압착함으로써 형성할 수 있다. 상기 내측 그루브(13a)의 측단면은 도시된 바와 같이 ∪자 형으로 형성될 수 있으며, 그 평단면은 원형이나 사각형 등 어떠한 형태라도 무방하다. 상기 그루브는, 리드프레임과 몰딩재의 결합력을 강화시킬 수 있도록, 칩이 탑재될 부분을 제외한 부분 특히, 몰딩재에 의해 리드프레임(11) 하면이 감싸지지 않는 위치에 형성하는 것이 바람직하다.First, an inner groove 13a as shown in FIG. 3 is formed on one surface of the lead frame 11, in particular, on an upper surface of the lead frame on which the chip is mounted. The inner groove 13a can be formed by crimping a lead frame by using a swage having a predetermined shape. The side cross section of the inner groove 13a may be formed in a U-shape as shown, and the flat cross section may have any shape such as a circle or a square. The groove is preferably formed at a position where the lower surface of the lead frame 11 is not wrapped by a molding material, except for a portion on which a chip is mounted, so as to reinforce the bonding force between the lead frame and the molding material.
계속해서, 내측 그루브(13a)가 형성된 리드프레임 표면에 도 4에 도시된 바와 같은 외측 그루브(13b)를 형성한다. 상기 외측 그루브(13b)는, 상기 내측 그루브(13a)보다 깊이는 얕고 폭은 넓게 형성하는 것이 바람직하며, 상기 내측 그루브(13a)와 동심이 되도록 형성하는 것이 바람직하다. 상기 외측 그루브(13b)는 상기 내측 그루브(13a)와 마찬가지로, 소정형상을 갖는 형철을 이용하여 리드프레임을 압착함으로써 형성할 수 있다. 또한, 도시된 바와 같이, 그 측단면은 ∪자 형으로 형성될 수 있으며, 그 평단면은 원형이나 사각형 등 어떠한 형태라도 무방하다.Subsequently, an outer groove 13b as shown in Fig. 4 is formed on the lead frame surface on which the inner groove 13a is formed. The outer groove 13b is preferably formed to be shallower in depth and wider than the inner groove 13a, and preferably formed to be concentric with the inner groove 13a. Like the inner groove 13a, the outer groove 13b may be formed by pressing the lead frame using a die having a predetermined shape. In addition, as shown, the side cross-section may be formed in a U-shape, the flat cross-section may be any shape such as circular or square.
도 5는 도 3에 도시된 내측 그루브(13a)가 형성된 상태에서 도 4에 도시된 외측 그루브(13b)를 형성했을 때 나타나는 최종 그루브(13) 형태를 보여준다.FIG. 5 shows the shape of the final groove 13 that appears when the outer groove 13b shown in FIG. 4 is formed while the inner groove 13a shown in FIG. 3 is formed.
도 5에 도시된 바와 같이, 외측 그루브(13b)가 형성됨에 따라 내측 그루브(13a)는 그 형태가 변하여 도브테일(13c) 형상이 된다. 즉, 외측 그루브(13b) 형성을 위한 압착 과정에서 내측 그루브(13a)의 내벽이 변형되어 그 상단의 폭보다 하단의 폭이 넓은 도프테일 그루브(13c)가 형성된다.As shown in FIG. 5, as the outer groove 13b is formed, the inner groove 13a is changed in shape to have a dovetail 13c shape. That is, in the pressing process for forming the outer groove 13b, the inner wall of the inner groove 13a is deformed to form a dopetail groove 13c having a lower width than the upper width thereof.
이상의 설명에서와 같이 본 발명의 반도체 패키지는, 방열부재가 설치된 리드프레임 상면에 도프테일 그루브가 형성된다. 리드프레임과 몰딩재는 이 도프테일 그루브에 의해 고정(lock)되어 결합되므로, 종래에 비해 그 결합력이 향상된다. 따라서, 반도체 패키지가 고온이나 저온 등의 외부환경에 노출되어 열적팽창이나 수축이 발생되더라도 리드프레임과 몰딩재가 도프테일 그루브를 통해 단단히 결합되어 있으므로, 리드프레임과 몰딩재의 열팽창계수 차이에 의해 리드프레임과 몰딩재의 계면 박리가 발생될 확률이 거의 없다. 그 결과, 습기가 침투될 경로가 차된되어, 패키지의 내습성이 향상된다.As described above, in the semiconductor package of the present invention, a dope tail groove is formed on an upper surface of a lead frame provided with a heat radiating member. Since the lead frame and the molding material are locked and coupled by the dope tail grooves, the coupling force is improved as compared with the related art. Therefore, even when the semiconductor package is exposed to an external environment such as high temperature or low temperature and thermal expansion or contraction occurs, the lead frame and the molding material are firmly coupled through the dope tail grooves. There is little possibility that interfacial peeling of the molding material occurs. As a result, the path through which moisture is penetrated is differentiated, thereby improving the moisture resistance of the package.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022385A KR20000001908A (en) | 1998-06-15 | 1998-06-15 | Semiconductor package with improved humidity resistance and lead frame used for the package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022385A KR20000001908A (en) | 1998-06-15 | 1998-06-15 | Semiconductor package with improved humidity resistance and lead frame used for the package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000001908A true KR20000001908A (en) | 2000-01-15 |
Family
ID=19539535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980022385A KR20000001908A (en) | 1998-06-15 | 1998-06-15 | Semiconductor package with improved humidity resistance and lead frame used for the package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000001908A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526837B1 (en) * | 2000-04-27 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
| KR100894355B1 (en) * | 2002-02-13 | 2009-04-22 | 파나소닉 주식회사 | Battery and method of manufacturing the battery |
-
1998
- 1998-06-15 KR KR1019980022385A patent/KR20000001908A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526837B1 (en) * | 2000-04-27 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
| KR100894355B1 (en) * | 2002-02-13 | 2009-04-22 | 파나소닉 주식회사 | Battery and method of manufacturing the battery |
| US7759001B2 (en) | 2002-02-13 | 2010-07-20 | Panasonic Corporation | Battery and method of manufacturing the battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009624B1 (en) | Semiconductor device having radiation part and method of producing the same | |
| US5172214A (en) | Leadless semiconductor device and method for making the same | |
| US6703696B2 (en) | Semiconductor package | |
| US8698291B2 (en) | Packaged leadless semiconductor device | |
| US7582958B2 (en) | Semiconductor package | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| US6215176B1 (en) | Dual leadframe package | |
| KR950021435A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| KR19980032479A (en) | Surface installation TO-220 package and its manufacturing process | |
| US6713864B1 (en) | Semiconductor package for enhancing heat dissipation | |
| US6117709A (en) | Resin sealing type semiconductor device and method of manufacturing the same | |
| US6476478B1 (en) | Cavity semiconductor package with exposed leads and die pad | |
| US6396133B1 (en) | Semiconductor device with heat-dissipating lead-frame and process of manufacturing same | |
| KR20000001908A (en) | Semiconductor package with improved humidity resistance and lead frame used for the package | |
| GB2151845A (en) | A semiconductor memory | |
| US5587883A (en) | Lead frame assembly for surface mount integrated circuit power package | |
| KR100479913B1 (en) | Pga package | |
| US20010045628A1 (en) | Frame for semiconductor package | |
| KR100291511B1 (en) | Multi-chip package | |
| KR102260622B1 (en) | Qfn package with improved heat characteristic | |
| KR19980084769A (en) | High heat dissipation package and its manufacturing method | |
| US5343615A (en) | Semiconductor device and a process for making same having improved leads | |
| JPH09129819A (en) | Semiconductor device and its manufacture | |
| JP2003078101A (en) | Semiconductor device, lead frame provided to the same, and its manufacturing method | |
| KR100799200B1 (en) | Lead frame and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |