KR20000001331A - 반도체 장치 제조방법 - Google Patents
반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR20000001331A KR20000001331A KR1019980021539A KR19980021539A KR20000001331A KR 20000001331 A KR20000001331 A KR 20000001331A KR 1019980021539 A KR1019980021539 A KR 1019980021539A KR 19980021539 A KR19980021539 A KR 19980021539A KR 20000001331 A KR20000001331 A KR 20000001331A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- ion implantation
- ion
- well
- ingot
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims abstract description 10
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000005465 channeling Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 제조 분야에 관한 것으로, 특히 이온주입 공정을 포함하는 반도체 장치 제조방법에 관한 것이며, 웰 이온주입시 섀도윙 효과를 유발하는 경사 이온주입을 실시하지 않으면서 채널링 현상을 억제할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다. 이를 위하여 본 발명은 웨이퍼 제작시 의도적인 오프-컷 각도를 주어 슬라이싱 공정을 실시하고, 웰 등을 형성하기 위한 이온주입 공정시 도펀트가 웨이퍼에 실질적으로 수직하게 입사되도록 함으로써, 섀도윙 효과를 유발하는 경사 이온주입을 실시하지 않고도 채널링 현상을 방지할 수 있다.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 이온주입 공정을 포함하는 반도체 장치 제조방법에 관한 것이다.
일반적으로, 반도체는 웨이퍼를 제작하기 위한 잉곳(ingot)을 뽑아 낼 때부터 고유 결정면을 가지며, 이러한 고유 결정면대로 슬라이싱(slicing)하여 웨이퍼를 제작하고 있다. 실리콘 웨이퍼의 경우, 대개 (100) 또는 (111) 결정면을 가진 웨이퍼를 사용하고 있다.
첨부된 도면 도 1은 종래기술에 따른 웰 이온주입 공정을 설명하기 위한 개념적인 단면을 도시한 것으로, 도시된 바와 같이 (100) 웨이퍼(10)의 수직 방향에서 웰 또는 접합 형성을 위한 이온주입을 실시할 경우(i), Si 결정 격자 사이에 통로(채널)가 형성되어 Si 결정 격자에 도펀트가 침입하지 못하고 그대로 통과하는 채널링 현상을 유발하기 때문에 이를 방지하기 위하여 웨이퍼 고정대를 인위적으로 기울여 경사 이온주입(ii)을 실시하고 있다.
그러나, 이와 같은 경사 이온주입(ii) 공정을 실시할 경우, 이온주입 마스크로 사용되는 포토레지스트에 의한 섀도윙 효과가 유발되는 문제점이 있었다.
첨부된 도면 도 2a 및 도 2b는 종래 기술에 따른 웰 형성을 위한 경사 이온주입 공정을 도시한 것으로, 섀도윙 효과가 유발되는 원리를 모식적으로 나타내고 있다. 도시된 바와 같이 종래의 웰 형성 공정은 우선, 도 2a에 도시된 바와 같이 고유 결정면이 (100)면인 실리콘 웨이퍼(20) 상에 n웰 형성을 위한 포토레지스트 패턴(21)을 형성하고, 웨이퍼 고정대를 소정 각도만큼 기울인 상태에서 n형 도펀트(22)를 이온주입하여 n웰(23)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이 포토레지스트 패턴(21)을 제거한 다음, 실리콘 웨이퍼(20) 상에 p웰 형성을 위한 포토레지스트 패턴(24)을 형성하고, 역시 웨이퍼 고정대를 소정 각도만큼 기울인 상태에서 p형 도펀트(25)를 이온주입하여 p웰(26) 및 가드링 웰(27)을 형성한다. 여기서, 가드링 웰(27)은 고집적 반도체 장치 제조시 웰 간의 펀치쓰루(punch-through)를 방지하기 위하여 형성한 것이다. 이때, 3㎛ 이상의 두꺼운 포토레지스트 패턴(24)을 사용하는 경우, 전술한 바와 같이 포토레지스트 패턴(24) 측벽 부분의 차폐영역(28)에 의해 예정된 웰 영역에 이온빔이 도달하지 못하는 부분이 발생하여 설계 상의 웰을 제대로 구현하지 못하는 섀도윙 효과가 유발되는 문제점이 있었다. 이러한 섀도윙 효과는 특히 차폐영역(28)의 폭이 가드링 웰(27)의 폭 보다 큰 경우, 풀-씨모스 에스램(full-CMOS SRAM), 고집적 디램(DRAM) 등에서 심각한 동작 특성의 열화를 가져오게 된다.
이러한 섀도윙 효과를 해결하면서 채널링 현상을 억제하기 위한 기술로서, 웰 이온주입 전에 웨이퍼 표면에 미리 비정질인 스크린 산화막을 증착하여 이온빔의 진행 방향을 랜덤(random)하게 조절하는 방법이 제안되었다. 그러나, 이 방법은 주입된 이온이 스크린 산화막을 벗어나 웨이퍼 내부로 진행할 때, 원뿔(cone) 형태의 2차적인 방향이 형성되어 웨이퍼 내부에서의 채널링 가능성이 여전히 남게 되는 단점이 있으며, 또한 스크린 산화막 내부에서의 충돌 과정 중에서 이온으로부터 높은 에너지를 받은 산소 원자가 웨이퍼 내부로 침입하는 반동 이온주입(recoil implantation)의 우려가 있어 소자의 동작 특성을 열화시킬 수 있다.
또한, 웰 이온주입 전에 Si, Ge, Ar 등을 이온주입하여 웨이퍼 표면을 비정질화시키는 방법이 제안되었으나, 이 방법은 소자의 전기적 특성이 열화되는 문제점이 여러 실험을 통해 지적되고 있어 실효성이 적다.
본 발명은 섀도윙 효과를 유발하는 경사 이온주입을 실시하지 않으면서 채널링 현상을 억제할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 웰 이온주입 공정을 설명하기 위한 개념적인 단면도.
도 2a 및 도 2b는 종래기술에 따른 웰 형성을 위한 경사 이온주입 공정도.
도 3은 본 발명의 일 실시예에 따른 웰 이온주입 공정을 설명하기 위한 개념적인 단면도.
도 4는 본 발명의 일 실시예에서 (100)평면과 웨이퍼 절단면의 관계를 설명하기 위한 모식도.
* 도면의 주요 부분에 대한 부호의 설명
30 : 실리콘 웨이퍼
상기 목적을 달성하기 위한 본 발명의 특징적인 반도체 장치 제조방법은 잉곳을 절단하여 웨이퍼를 제작하되, 상기 웨이퍼의 절단면과 상기 잉곳의 고유 결정면이 소정 각도의 오프-컷을 가지도록 하는 제1 단계와, 상기 웨이퍼에 실질적으로 수직하도록 도펀트를 이온주입하는 제2 단계를 포함하여 이루어진다.
즉, 본 발명은 웨이퍼 제작시 의도적인 오프-컷 각도를 주어 슬라이싱 공정을 실시하고, 웰 또는 접합층을 형성하기 위한 이온주입 공정시 도펀트가 웨이퍼에 실질적으로 수직하게 입사되도록 함으로써, 섀도윙 효과를 유발하는 경사 이온주입을 실시하지 않고도 채널링 현상을 방지할 수 있다.
이하, 본 발명의 바람직하고 용이한 실시를 위하여 그 실시예를 소개한다.
첨부된 도면 도 3은 본 발명의 일 실시예에 따른 웰 이온주입 공정을 설명하기 위한 개념적인 단면을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
우선, 고유 결정면이 (100)인 실리콘 웨이퍼용 잉곳을 준비한다.
다음으로, 슬라이싱 공정을 실시한다.
통상적인 방법을 따라 잉곳을 슬라이싱할 경우, 즉 (100)평면을 따라 슬라이싱을 실시하면 웨이퍼 절단면의 수직 방향은 (100)평면의 수직 방향인 [001]방향과 일치하게 된다. 그러나, 일반적인 웨이퍼 제조 공정 상에서 100%의 정확성을 확보하는 것이 곤란하므로 고유 결정면인 (100)평면의 수직 방향인 [001]방향과 웨이퍼 절단면의 수직 방향 사이에는 어느 정도의 각도차가 존재하게 된다. 그 차이에 해당하는 각도를 오프-컷 각도(off-cut angle)라 하며, SEMI 규격 등에서 ±1° 이하의 범위로 규정하고 있다.
본 발명에서는 의도적인 오프-컷 각도(θ)를 설정하여 슬라이싱을 수행한다. 즉, 허용 오차 한계인 ±1°를 초과하는 범위의 오프-컷을 주어 슬라이싱을 수행한다. 이때, 오프-컷 각도(θ)는 채널링 현상을 최소화할 수 있는 각도로 설정하는데, 대개 ±1°∼ ±10°이면 채널링 현상을 억제하는데 충분하다.
통상적인 웨이퍼 준비(preparation) 공정을 진행하고, 웰 이온주입 공정을 실시한다. 이때, 웰 이온주입은 종래와 같이 경사를 줄 필요 없이, 도 3에 도시된 바와 같이 도펀트가 실리콘 웨이퍼(30)에 수직하여 입사되도록 실시한다. 도시된 바와 같이 실리콘 웨이퍼(30) 내의 결정 격자들이 오프-컷 각도(θ) 만큼 기울어져 배열되어 있기 때문에 도펀트의 채널링을 거의 허용하지 않게 된다.
첨부된 도면 도 4는 본 발명의 일 실시예에서 (100)평면과 웨이퍼 절단면의 관계를 도시한 것으로, 웨이퍼 절단면(40)이 잉곳의 고유 결정면인 (100)평면과 'θ' 만큼의 오프-컷을 가지고 있다. 이는 또한 웨이퍼 절단면(40)의 수직 방향 벡터()와 (100)평면의 수직 방향인 [001]방향이 'θ'의 각을 이루고 있음을 의미한다.
그리고, 웨이퍼 플랫존(flat zone)의 위치가 어느 방향을 향하는가는 본 발명의 실시에 큰 영향을 미치지 못하므로, 직교 좌표계의 'φ'값에 해당하는 웨이퍼의 직교 미스오리엔테이션(orthogonal misorientations) 값으로는 -180°∼ +180°의 값이 모두 가능하다.
전술한 일 실시예에서는 통상의 이온주입만을 실시하였으나, 본 발명에 스크린 산화막 기술을 적용할 수도 있다. 즉, 본 발명에 따라 웨이퍼 제작후 웨이퍼 상에 스크린 산화막을 증착하고, 웨이퍼에 수직하도록 이온주입 공정을 실시할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 이온주입시 도펀트가 웨이퍼에 수직하여 입사되므로 포토레지스트에 의한 섀도윙 효과 없이 채널링 현상을 억제할 수 있으며, 이로 인하여 서로 다른 형태의 이온주입 장비마다 경사 이온주입 각도를 설정할 필요가 없어져 장비 상호간의 완벽한 호환성을 확보할 수 있다.
Claims (4)
- 잉곳을 절단하여 웨이퍼를 제작하되, 상기 웨이퍼의 절단면과 상기 잉곳의 고유 결정면이 소정 각도의 오프-컷을 가지도록 하는 제1 단계와,상기 웨이퍼에 실질적으로 수직하도록 도펀트를 이온주입하는 제2 단계를 포함하여 이루어진 반도체 장치 제조방법.
- 제 1 항에 있어서,상기 제1 단계 수행후, 상기 웨이퍼 상에 스크린 산화막을 형성하는 제3 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 1 항에 있어서,상기 웨이퍼의 절단면과 상기 잉곳의 고유 결정면이 ±1°내지 ±10°의 오프-컷 각도를 가지는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 이온주입이 웰 또는 접합 형성을 위한 이온주입인 것을 특징으로 하는 반도체 장치 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021539A KR20000001331A (ko) | 1998-06-10 | 1998-06-10 | 반도체 장치 제조방법 |
| TW088109524A TW440931B (en) | 1998-06-10 | 1999-06-08 | Method for manufacturing a semiconductor device |
| JP11160632A JP2000031080A (ja) | 1998-06-10 | 1999-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021539A KR20000001331A (ko) | 1998-06-10 | 1998-06-10 | 반도체 장치 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000001331A true KR20000001331A (ko) | 2000-01-15 |
Family
ID=19538909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980021539A KR20000001331A (ko) | 1998-06-10 | 1998-06-10 | 반도체 장치 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000031080A (ko) |
| KR (1) | KR20000001331A (ko) |
| TW (1) | TW440931B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790230B1 (ko) * | 2001-11-27 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR100870297B1 (ko) * | 2007-04-27 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4387957B2 (ja) | 2005-02-02 | 2009-12-24 | 東京応化工業株式会社 | 薄膜インプランテーションプロセス用ポジ型レジスト組成物およびレジストパターン形成方法 |
| JP6479615B2 (ja) * | 2015-09-14 | 2019-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
-
1998
- 1998-06-10 KR KR1019980021539A patent/KR20000001331A/ko not_active IP Right Cessation
-
1999
- 1999-06-08 TW TW088109524A patent/TW440931B/zh not_active IP Right Cessation
- 1999-06-08 JP JP11160632A patent/JP2000031080A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790230B1 (ko) * | 2001-11-27 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR100870297B1 (ko) * | 2007-04-27 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7858491B2 (en) | 2007-04-27 | 2010-12-28 | Hynix Semiconductor Inc. | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031080A (ja) | 2000-01-28 |
| TW440931B (en) | 2001-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962051A (en) | Method of forming a defect-free semiconductor layer on insulator | |
| US5318915A (en) | Method for forming a p-n junction in silicon carbide | |
| US5061644A (en) | Method for fabricating self-aligned semiconductor devices | |
| US8399309B2 (en) | Semiconductor device manufacturing method | |
| KR100935567B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5341022A (en) | Bipolar transistor having a high ion concentration buried floating collector and method of fabricating the same | |
| KR20010006284A (ko) | 게터링 원자들을 주입함으로써 도펀트 농도를 제어하는 방법 | |
| US6339011B1 (en) | Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region | |
| US6111325A (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| EP0771021A2 (en) | Transistor fabrication method | |
| CN102214594A (zh) | 用于制造半导体衬底的方法 | |
| US6472301B1 (en) | Method and structure for shallow trench isolation | |
| KR20000001331A (ko) | 반도체 장치 제조방법 | |
| US5576230A (en) | Method of fabrication of a semiconductor device having a tapered implanted region | |
| KR100678985B1 (ko) | 고체촬상장치의 제조방법 및 고체촬상장치 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US6255153B1 (en) | Method of manufacturing a semiconductor device | |
| US6171966B1 (en) | Delineation pattern for epitaxial depositions | |
| US6245649B1 (en) | Method for forming a retrograde impurity profile | |
| US20030003680A1 (en) | Method for manufacturing isolating structures | |
| EP0762490A2 (en) | Method of manufacturing a LDD-MOSFET | |
| JP2004022616A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009253292A (ja) | バイポーラ・トランジスタの浅いベース領域を形成する方法 | |
| US7479438B2 (en) | Method to improve performance of a bipolar device using an amorphizing implant | |
| US6455405B1 (en) | Using implantation method to control gate oxide thickness on dual oxide semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |