KR19990087054A - 개선된 출력 전압 스윙을 갖는 증폭기 - Google Patents

Abstract

증폭기는 입력 신호를 수신하는 입력 단자(1), 출력 신호를 공급하는 출력 단자(2), 증폭기 트랜지스터(4), 및 부하(5)를 갖는 증폭기 스테이지를 구비한다. 상기 부하(5)는 제 1(T1) 및 제 2(T2) 전계 효과 트랜지스터를 구비한다. 부하(5)의 전류-전압 특성은 다이오드 접속 전계 효과 트랜지스터에 의해 형성된 종래 부하의 다이오드 특성과 유사하다. 제 1(T1) 및 제 2(T2) 전계 효과 트랜지스터를 구비하는 부하(5)의 임계 전압은 종래 다이오드의 임계 전압 보다 상당히 작게 되어, 증폭기 스테이지의 출력 전압 스윙을 개선시킨다.

Description

개선된 출력 전압 스윙을 갖는 증폭기

이러한 증폭기는 종래 통상의 기술로부터 공지되어 있는 것이다. 그러한 증폭기에서의 부하는 다이오드의 형태를 취하며, 일반적으로 다이오드 접속 트랜지스터로서 구성된다. 증폭기 스테이지의 전압 이득은 증폭기 트랜지스터와 다이오드 접속 트랜지스터의 트랜스컨덕턴스 간의 비에 의해 결정된다.

공지된 그러한 증폭기 스테이지의 단점은 출력 단자상의 전압이 다이오드의 임계 전압으로 인하여 공급 단자상의 전압에 근접할 수 없다는 것이다. 임의의 사용에 있어서, 출력 단자상의 전압은 공급 단자상의 전압과 근접해야될 필요가 있다.

본 발명은 입력 신호를 수신하는 입력 단자, 입력 신호에 응답하여 출력 신호를 공급하는 출력 단자, 공급 단자, 출력 단자에 접속된 주 전류 경로를 갖는 증폭기 트랜지스터, 및 출력 단자와 공급 단자 사이에 접속된 부하를 갖는 증폭기 스테이지를 구비하는 증폭기에 관한 것이다.

도 1은 증폭기의 종래 증폭기 스테이지를 도시하는 도면.

도 2는 본 발명에 따른 증폭기의 증폭기 스테이지의 제 1 실시예를 도시하는 도면.

도 3은 본 발명에 따른 증폭기의 증폭기 스테이지의 제 2 실시예를 도시하는 도면.

본 발명의 목적은 출력 단자상의 전압이 공급 단자상의 전압에 근접하게 되는 증폭기 스테이지를 갖는 증폭기를 제공하는 것이다.

이러한 목적을 위하여, 서두에 규정된 형태의 증폭기는, 부하가: 공급 단자에 접속된 소스, 출력 단자에 접속된 드레인, 및 게이트를 갖는 제 1 전계 효과 트랜지스터; 및 출력 단자에 접속된 소스, 제 1 전계 효과 트랜지스터의 게이트에 접속된 드레인, 및 제 2 전계 효과 트랜지스터의 드레인에 접속된 게이트를 갖는 제 2 전계 효과 트랜지스터를 구비하는 것을 특징으로 한다.

공급 단자와 출력 단자 사이의 전압차는 제 1 전계 효과 트랜지스터의 게이트-소스 전압과 제 2 전계 효과 트랜지스터의 게이트-소스 전압 사이의 전압차와 동일하다. 제 1 및 제 2 전계 효과 트랜지스터가 상호간 적절히 디멘져닝되는 경우에 있어서, 이러한 전압차는 작게될 수 있다. 이러한 작은 전압차는 또한 제 1 전계 효과 트랜지스터의 소스-드레인 전압을 형성함으로, 제 1 전계 효과 트랜지스터는 (통상적으로) 포화 영역에 있지 않게 되며, 그 선형의 동작 영역에 있게 된다. 제 1 전계 효과 트랜지스터가 그 선형의 영역에 있게 되는 사실에도 불구하고, 부하는 다이오드 접속된 종래 전계 효과 트랜지스터와 유사한 임피던스 특성을 갖는다. 실제로, 부하는 그 임계 전압이 종래 다이오드의 임계 전압 보다 상당히 작은 다이오드로서 작용한다.

이후, 본 발명은 첨부된 도면을 참조하여 상세히 설명된다.

이들 도면에 있어서, 동일 부분은 동일한 참조 부호를 갖는다.

도 1은 입력 신호를 수신하는 입력 단자(1), 입력 신호에 응답하여 출력 신호를 공급하는 출력 단자(2), 공급 단자(3), 출력 단자(2)에 접속된 주 전류 경로를 갖는 증폭기 트랜지스터(4), 및 출력 단자(2)와 공급 단자(3) 사이에 접속된 다이오드-접속 제 1 전계 효과 트랜지스터(T1) 형태의 부하를 갖는 종래의 증폭기 스테이지를 도시한다. 제 1 전계 효과 트랜지스터(T1)의 게이트-소스 전압은 다음과 같이 주어진다:

V_GS1= √(2^*Iβ₁) + V_T1..... (1)

여기에서, V_GS1은 제 1 전계 효과 트랜지스터의 게이트-소스 전압이고, I는 제 1 전계 효과 트랜지스터(T1)의 주 전류 경로를 통과하는 직류이며, β는 전계 효과 트랜지스터의 파라미터로서, 상기 파라미터는 게이트의 폭에 정비례하고 게이트의 길이에 반비례하며 또한 게이트 산화물의 두께, 전하 이동도 및 게이트 산화물의 유전율에 따르게 된다. 또한, β₁은 제 1 전계 효과 트랜지스터(T1)에 관련한 파라미터 β에 관련하는 파라미터이며, V_T1은 제 1 전계 효과 트랜지스터(T1)의 임계 전압이다.

부하(5)의 미분 저항(R_C)은 직류(I)와 관련하여 제 1 식(1)의 미분에 의해 계산될 수 있다. 따라서, 미분 저항은 다음과 같이 주어진다:

R_C= 1/√(2^*I^*β₁) .........(2)

식 (2)로부터, 제 1 전계 효과 트랜지스터(T1)를 통과하는 직류(I)를 알 수 있는 경우 미분 저항(R_C)은 단지 파라미터 β₁에만 종속하게 된다. 파라미터 β₁의 확산은 매우 크지는 않다. 결과적으로, 미분 저항 R_C는 매우 정확하게 예측될 수 있다.

도 2는 본 발명에 따른 증폭기의 증폭기 스테이지의 제 1 실시예를 도시한다. 제 1 증폭기 트랜지스터(4)는 실례로 바이폴라 트랜지스터가 되지만, 대안적으로 도 1에서와 같이 전계 효과 트랜지스터가 될 수 있다. 증폭기 트랜지스터(4)는 단자(6)에 결합된 이미터를 갖는다. 증폭기 스테이지는 소스가 출력 단자(2)에 결합되고 게이트 및 드레인이 제 1 전계 효과 트랜지스터(T1)의 게이트에 접속된 제 2 전계 효과 트랜지스터(T2)를 더 구비한다. 전류원(IC1)은 제 2 전계 효과 트랜지스터(T1)의 드레인에 접속된다. 전류원(IC)은 제 2 트랜지스터(T2)의 주 전류 경로를 통하여 직류(I)를 제공한다. 적분 커패시터(CI)가 출력 단자(2)에 접속되는 경우, 증폭기 스테이지는 실제로 시상수가 적분 커패시터(CI)의 커패시턴스 값과 제 1 및 제 2 전계 효과 트랜지스터(T1,T2)에 의해 형성된 부하(5)의 미분 저항(R_N)의 곱에 의해 결정되는 적분기를 구성한다. 미분 저항(R_N)은 다음과 같이 주어진다:

R_N= 1/{β₁ ^*(V_GS1-V_T1-V_DS1)} .........(3)

여기에서, V_DS1은 제 1 전계 효과 트랜지스터(T1)의 드레인-소스 전압이다. 제 1 전계 효과 트랜지스터(T1)의 드레인-소스 전압(V_DS1)은 제 1 전계 효과 트랜지스터(T1)의 게이트-소스 전압(V_GS1)과 제 2 전계 효과 트랜지스터(T2)의 게이트-소스 전압(V_GS2) 사이의 전압차와 동일하므로, 제 1 전계 효과 트랜지스털(T1)의 드레인-소스 전압(V_DS1)은 일반적으로 매우 낮게 된다. 이러한 결과로서, 미분 저항(R_N)은 다음과 같이 접근될 수 있다:

R_N= 1/{β₁ ^*(V_GS1-V_T1)} .........(4)

식(1)은 제 1 전계 효과 트래지스터(T1)의 게이트-소스 전압(V_GS1)의 계산에 이용될 수 없는데, 이는 상기 식이 단지 제 1 전계 효과 트랜지스터(T1)가 도 1에 도시된 종래의 증폭기 스테이지에서와 같은 상황에 있는 경우에만 유효하기 때문이다. 본 발명에 따른 증폭기 스테이지에 있어서, 제 1 전계 효과 트랜지스터(T1)는 선형 영역에서 동작하게 된다. 이에 반하여, 제 2 전계 효과 트랜지스터(T2)는 포화 영역에서 동작하게 된다. 이제 제 1 전계 효과 트랜지스터(T1)의 게이트-소스 전압(V_GS1)은 다음과 같은 식을 따르게 된다:

V_GS1= V_GS2+ V_DS1= √(2^*I/β₂) + V_T2+V_DS1.......(5)

여기에서, V_GS2는 제 2 전계 효과 트랜지스터(T2)의 게이트-소스 전압이고, V_T2는 제 2 전계 효과 트랜지스터(T2)의 임계 전압이며, β₂는 제 2 전게 효과 트랜지스터(T2)와 관련한 파라미터 β와 관련하는 파라미터가 된다.

제 1 전계 효과 트랜지스터(T1)가 선형 영역에서 동작하게 됨에 따라, 제 1 전계 효과 트랜지스터(T1)의 드레인-소스 전압(V_DS1)은 실질적으로 제 2 전계 효과 트랜지스터(T2)의 게이트-소스 전압(V_GS2) 보다 작게 된다. 더욱이, 제 1 전계 효과 트랜지스터(T1)의 임계 전압(_VT1)은 대략 제 2 전계 효과 트랜지스터(T2)의 임계 전압(_VT2)와 동일하게 된다. 결과적으로, 다음과 같은 근사치를 갖게 된다:

V_GS1- V_T1= √(2^*I/β₂) ...........(6)

식(4)에서 식(6)을 대입하면 다음과 같다:

R_N= 1/{β₁ ^*√(2^*I/β₂)} ............(7)

식(7)을 식(2)와 비교함으로써, 본 발명에 따른 부하(5)의 미분 저항(R_N)은 종래 증폭기 스테이지의 다이오드-접속 제 1 전계 효과 트랜지스터(T1)의 미분 저항(R_C)와 유사한 다이오드 특성을 갖는다는 것이 명백해진다. 이러한 것은 직류(I)을 알 수 있는 경우 미분 저항(R_N)이 단지 파라미터(β₁및 β₂)에 만 종속된다는 것을 의미한다. 파라미터(β₁및 β₂)의 학산은 매우 크지는 않으므로, 미분 저항(R_C)은 매우 정확하게 예측될 수 있다. 제 1 및 제 2 전계 효과 트랜지스터(T1,T2)로 구성되는 부하(5)는 실제로 다이오드-접속 전계 효과 트랜지스터로서 작용하며, 이러한 것은 제 1 전계 효과 트랜지스터(T1)의 드레인-소스 전압(V_DS1)과 동일한 전압으로서 상기한 바와 같이 형성된 다이오드의 임계 전압은 실질적으로 종래 다이오드의 경우에서 보다 낮게 된다는 것으로 이해될 수 있다.

도 3은 본 발명에 따른 증폭기의 증폭기 스테이지의 제 2 실시예를 도시한다. 실제로 본 실시예는 도 2에 도시된 실시예에 따라 두 증폭기 스테이지를 구비하며, 증폭기 트랜지스터(4)는 실례로 전계 효과 트랜지스터가 된다. 참조 부호의 다음 쌍들은 동일한 성분에 대응한다: 1,1A ; 2,2A ; 4,4A ; 5,5A ; IC,ICA ; T1, T1A ; T2,T2A ; CI,CIA. 두 증폭기 스테이지는 단자(6)를 통해 서로간에 결합되어, 미분 증폭기는 미분 입력 신호를 수신하기 위한 두 입력 단자(1,1A) 및 미분 출력 신호를 공급하기 위한 두 출력 단자(2,2A)를 갖게 된다. 테일 전류원(IT)는 증폭기 트랜지스터(4,4A)에 대해 d.c.바이어스를 제공한다.

증폭기 트랜지스터(4)는 대안적으로 도 2 및 도 3에 도시된 것과는 반대의 전도 형태가 될 수 있다. 더욱이, 증폭기 트랜지스터(4)는 도 1 및 도 2 에서 모두 바이폴라 트랜지스터 또는 전계 효과 트랜지스터가 될 수 있다. 증폭기는 집적 회로에 형성될 수 있거나 또는 이산 성분에 의해 형성될 수 있다.

Claims (4)

1. 입력 신호를 수신하는 입력 단자(1), 입력 신호에 응답하여 출력 신호를 공급하는 출력 단자(2), 공급 단자(3), 출력 단자(2)에 접속된 주 전류 경로를 갖는 증폭기 트랜지스터(4), 및 출력 단자(2)와 공급 단자(3) 사이에 접속된 부하(5)를 갖는 증폭기 스테이지를 구비하는 증폭기에 있어서,

   상기 부하(5)는, 공급 단자(3)에 접속된 소스, 출력 단자(2)에 접속된 드레인, 및 게이트를 갖는 제 1 전계 효과 트랜지스터(T1)와, 출력 단자(2)에 접속된 소스, 제 1 전계 효과 트랜지스터(T1)의 게이트에 접속된 드레인, 및 제 2 전계 효과 트랜지스터(T2)의 트레인에 접속된 게이트를 갖는 제 2 전계 효과 트랜지스터(T2)를 구비하는 것을 특징으로 하는 증폭기.
2. 제 1 항에 있어서, 상기 증폭기는 상기 증폭기 스테이지와 유사한 방식으로 구성된 또다른 증폭기 스테이지를 구비하며, 각각의 증폭기 트랜지스터(4,4A)는 차동 증폭기로서 배치되는 것을 특징으로 하는 증폭기.
3. 제 1 항 또는 제 2 항에 있어서, 상기 출력 단자(2)에 적분 커패시터(CI)에 접속되는 것을 특징으로 하는 증폭기.
4. 제 3 항에 있어서, 상기 적분 커패시터(CI)는 전계 효과 트랜지스터에 의해 형성되는 것을 특징으로 하는 증폭기.