KR19990087040A - 고전력 마이크로파 하이브리드 집적회로 - Google Patents

고전력 마이크로파 하이브리드 집적회로 Download PDF

Info

Publication number
KR19990087040A
KR19990087040A KR1019980705873A KR19980705873A KR19990087040A KR 19990087040 A KR19990087040 A KR 19990087040A KR 1019980705873 A KR1019980705873 A KR 1019980705873A KR 19980705873 A KR19980705873 A KR 19980705873A KR 19990087040 A KR19990087040 A KR 19990087040A
Authority
KR
South Korea
Prior art keywords
protrusion
insulating substrate
header
hole
area
Prior art date
Application number
KR1019980705873A
Other languages
English (en)
Other versions
KR100419428B1 (ko
Inventor
에드워드 볼포비치 아이젠버그
블라디미르 일지치 배질
유리 페트로비치 클리우에프
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990087040A publication Critical patent/KR19990087040A/ko
Application granted granted Critical
Publication of KR100419428B1 publication Critical patent/KR100419428B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Abstract

본 발명은 초소형 반도체 전자전기 엔지니어링 기술분야에 관한 것으로서, 특히 마이크로파 하이브리드 집적회로에 관한 것이며, 인핸스드 마이크로파 파워레벨의 솔리드-스테이트 모듈, 특히 마이크로파 증폭기로서 사용될 수 있다.
접촉 패드를 갖는 패키지-프리 반도체 장치(5)와, 정면에 홀(3)과 토폴로지컬 패턴을 가지며 반대면에 실딩 금속화물(2)이 형성되어 있는 절연기판(1)과, 상기한 절연기판(1)의 실딩 금속화물의 주변에 형성되어 있으며 상기한 홀(3)을 통과하는 돌출부(6)을 갖는 금속헤더(4)로 이루어지며, 상기한 반도체 장치(5)는 접촉 패드를 갖는 표면이 절연기판(1)의 정면과 함께 레벨이 같아지도록 헤더(4)의 돌출부(6)상에 장착되며, 상기한 접촉 패드의 일부분은 상기한 금속화물의 토폴로지컬 패턴과 연결되고 다른 일부분은 헤더(4)의 돌출부(6)와 연결되는 구조에 있어서, 상기한 금속헤더(4)는 돌출부(6)가 장착되어 있는 홀(3)과 함께 제공되며, 상기한 돌출부(6)는 상기한 홀(3)에서 견고하게 보호되는 삽입물의 형태로 제조되고 상기한 금속 헤더(4) 물질의 열전도 계수보다 큰 열전도 계수를 갖는 물질로 만들어지는 것을 개선점으로 하는 고전력 마이크로파 하이브리드 집적회로로 이루어진다.
이에따라, 상기한 금속헤더(4)의 홀(3)에서 보호하는 영역에서의 삽입물(6)의 단면적은 적어도 패키지-프리 반도체 장치(5)의 주변 표면의 영역보다 8배 이상이 되며, 상기한 절연기판(1)의 실딩 금속화물(2)의 표면과 접촉되는 삽입물(6)의 영역은 자신의 표면적의 1/6을 초과하지 않는다.
또한, 상기한 금속헤더(4)는, 절연기판(1)의 열적 선형팽창 계수에 가까운 열적 선형팽창 계수를 갖는 물질로 이루어진다.

Description

고전력 마이크로파 하이브리드 집적회로
회로, 소자 패키지, 캐리어상의 전기 도체 단자들과 연결하기 위한 전기도체 어레이를 갖는 유연하면서도 편평하며 전기적으로 절연되는 적층판을 갖는 다층 인쇄회로기판과, 상기한 적층판의 내부에 있는 하나 또는 그 이상의 평면에 있는 전기 도체 소자 주변에 있는 상기한 전기도체 어레이를 위한 연결부를 포함하여 이루어지는 하이브리드 집적회로가 잘 알려져 있다.
상기한 플렉시블 적층판은, 패키지와 캐리어가 보호되도록 하는 공간이 제공되는 홀을 갖는다.
상기한 패키지 또는 캐리어와 접촉하기 위하여 적층판내에서 상기한 홀을 통하여 열적 도체 금속 필라를 돌출시키는, 분리되어 있는 경질의 금속 히트싱크 또는 히트확산 부재가 적용된다.
하나 또는 그 이상의 경질 부재가, 또한 열적 도체 물질로서, 상기한 패키지 또는 캐리어의 상부에 적용될 수 있으며, 클립(clip)이 상기한 패키지 또는 캐리어와 접촉하면서 필라를 보호하기 위하여 정열될 수 있다.
상기한 적층판의 유연성은 적층판과 패키지 또는 캐리어 사이의 열적팽창 부정합이 집중되도록 허용한다. 또한, 상기한 적층판은, 필라와 패키지 또는 캐리어의 사이의 접촉을 최적화시키기 위하여, 그리고 보드(board)로부터 후자(패키지 또는 캐리어)가 분리되는 위험을 최소화시키기 위하여, 패키지 또는 캐리어의 사이의 공간에서 휘어지거나 구부러질 수 있다.[영국특허번호 2129223호, H05K 1/18, 1984 참조]
이러한 설계의 가장 주된 단점은, 예를들면 모듈라 회로 소자, 패키지-프리 반도체 장치, 수정(cryatal)의 형태로 이루어진 트랜지스터 등으로서 사용하기가 복잡하다는 점과, 또한 필요한 출력 전력 레벨을 제공해야 함에 있어서 전기적 특성이 불만족스럽다는 점에 있다.
가장 가까운 종래기술로서, 접촉 패드를 갖는 패키지-프리 반도체 장치(package-free semiconductor device)와, 정면에 홀과 토폴로지컬 패턴(topological pattern)을 가지며 반대면에 실딩 금속화물(shielding metallization)이 형성되어 있는 절연기판과, 상기한 절연기판의 실딩 금속화물의 주변에 형성되어 있으며 상기한 홀을 통과하는 돌출부(projection)를 갖는 금속 헤더(metallic header)로 이루어지며, 상기한 반도체 장치는 접촉 패드를 갖는 표면이 절연기판의 정면과 함께 레벨이 같아지도록 헤더의 돌출부상에 장착되며, 상기한 접촉 패드의 일부분은 상기한 금속화물의 토폴로지컬 패턴과 연결되며, 다른 일부분은 헤더의 돌출부와 연결되는 고전력 마이크로파 집적회로가 개시된 바 있다.[저널 "Electronics"의 Series 1 "Microwave Equipment", 발행번호 1(467), 1996 참조]
이 경우에, 열적 선형팽창 계수(Thermal Coefficient of Linear Expansion, 이하 TCLE라 한다)가 상대적으로 일정한 절연기판-금속헤더 사이의 밀봉을 얻기 위하여 금속헤더는 구리-몰리브덴 가상합금(pseudoalloys)으로 제조된다.
그러나, 상기한 설계기술은, 패키지-프리 반도체 장치에서는 적당한 히트싱킹이 제공되지 않고, 절연 기판의 실딩 금속화물과 돌출부과의 확실한 접촉이 보장되지 않기 때문에 인핸스드 마이크로파 전력 레벨의 초소형 모듈을 제공하는 경우에는 적용될 수가 없는 문제점이 있다.
본 발명은 초소형 반도체 전자전기 엔지니어링 기술분야에 관한 것으로서, 더욱 상세하게 말하자면 마이크로파 하이브리드 집적회로에 관한 것이다. 본 발명은 인핸스드 마이크로파 파워레벨의 솔리드-스테이트 모듈, 특히 마이크로파 증폭기로서 사용될 수 있다.
본 발명의 다양한 목적, 장점, 새로운 특징점들은 다음의 첨부된 도면과 관련하여 다음에서 기술되는 상세한 설명으로부터 보다 명확하게 드러날 것이다.
도1은 본 발명에 따라 설계된 2단 증폭기의 단면도이다.
도2는 절연 기판상의 토폴로지컬 패턴의 위치에서 바라 본, 도1의 증폭기의 평면도이다.
상기한 도면들을 통하여, 참조부호들은 소자들을 지칭하는 것으로 이해된다.
[실시예]
도1을 참조하면, 본 발명의 증폭기는, 홀(3)과 상부의 토폴로지컬 패턴과 대향면의 실딩 금속(2)을 갖는 절연기판(1)과, 금속 헤더(4)와, 삽입물(6)의 형태로 만들어진 돌출부 위에 장착되어 있는 패키지-프리 반도체 장치(5)로 구성된다. 상기한 금속 헤더는, 절연기판(1)의 TCLE에 가까운 TCLE를 가지며, 패키지-프리 반도체 장치(5)로 전달되는 열을 완화시키기 위하여 돌출부가 결합되는(납땜되는, 끼워지는, 등) 홀을 갖는 물질로 만들어진 평판(plate)으로 설계된다. 삽입물의 형태로 제조되는 상기한 돌출부는, 예를들면 구리와 같이, 금속헤더(4)의 열전도 계수보다 큰 열전도 계수를 갖는 물질로 만들어진다.
이러한 구성으로 사용되는 마이크로파 증폭기를 살펴보면, 임의의 온도(-10℃~+55℃) 또는 출력 파워레벨에 따라 전기적 특성(출력 전력, 출력신호위상)의 안정성이 가장 엄격한 조건으로서 요구된다. 이러한 증폭기의 가장 중요한 동작 패러미터는 또한 최소고장발생시간 또는 평균고장발생시간(mean-time-between-failures)에 있다.
상기한 바와 같은 증폭기의 설계는, 완전히 구리로 제작된 헤더를 갖는 증폭기의 설계와 함께, 실질적으로 동일한 동작 및 전기적 특성을 제공한다.
본 발명의 가장 바람직한 실시예로서, 갈륨비소-트랜지스터 수정의 형태로 15개의 4와트 전력레벨을 갖는 패키지-프리 반도체 장치가 결합된 마이크로파 증폭기로 이루어질 수 있다. 이와 같은 증폭기의 회로는, 60×48×0.5 mm 폴리코-타입(Polycor-type) 세라믹 기판위에 구현되며, 각각의 수정의 크기는 2.5×1.5 mm 이다. 이러한 증폭기의 설계는 도1 및 도2에 도시되어 있는 것과 유사하다.
상기한 금속헤더의 물질로서 절연기판-금속헤더 납땜 조인트의 TCLE-일관성의 입장에서는, 가능한 절연기판의 TCLE에 가까운 TCLE를 갖는 메탈을 사용하는 것이 유용한 것 같다. 예를 들면, 폴리코가 절연기판으로서 사용되며, 코바르(Kovar, 등록된 상표)가 기판 금속으로서 가장 바람직하다고 여겨진다.
그러나, 많은 경우에 있어서 회로에서 특정화되어 있는 요구조건에 따라 구리-몰리브덴 가상합금이 고전력 마이크로파 하이브리드 집적회로의 기판금속으로서 사용된다.
열전도성에 대해서는, 구리-몰리브덴 가상합금은 구리에 대해서는 불리하지만, 코바르(Kovar) 보다는 못하지 않다. 동시에, TCLE-일관성의 정도에 관련하여, 상기한 합금은 구리보다 우수하며, 코바르보다도 못하지 않다. 이것을 염두에 두면, 기판물질로서 이러한 합금의 사용은 전력소비 레벨과, 집적회로의 최대가능 마이크로파 여유도 면에서 일정한 제한이 있다.
열방출 소자가 장착되는 장소에 미리 결합되는 특정한 삽입물(돌출부)이 예를들면 구리로 만들어지는 헤더물질로서 예를들면 코바르를 사용하는 것은, 돌출부의 유니트 영역으로부터 열흡수를 현저하게 개선시키거나, 고전력 마이크로파 집적회로의 전체 디멘젼의 제한을 확실하게 확장시킬 수 있도록 한다. 그렇게 함에 있어서, 히트싱킹 삽입물의 단면영역이 열방출 패키지-프리 반도체 장치가 장착되는 주변표면의 영역보다 적어도 8배 이상이 되어야 한다는 것이 실제적인 목표로서 결정되어왔다. 그렇지 않으면, 집적회로의 동작에 있어서 특히 상승된 온도환경하에서 열방출 소자의 과열과 그로 인한 고장이 발생하게 된다.
한편, 실시된 검사에 의하면, 절연기판과의 표면과 삽입물의 접촉영역은 원래의 표면적의 1/6을 초과할 수 없다는 것을 보여준다. 왜냐하면, 그렇지 않으면 삽입물이 절연기판 표면과 접하는 영역에서, 삽입물의 물질과 기판의 TCLE 값의 차이로 인하여 전단응력(shear stresses)이 발생하게 되고, 특히 상승되어 있거나 감소된 온도환경하에서는 이로인하여 접합분분의 파손이 발생하기 때문이다.
영역들이 최적의 관계를 갖는 고전력 마이크로파 하이브리드 집적회로의 설계기술(히트싱킹 삽입물 - 열방출 패키지-프리 반도체 장치와 절연기판 - 금속 헤더 - 히트싱킹 삽입물)은 비행시 마이크로파 무선-릴레이 링크(radio-relay links)를 위한 마이크로파 전력 증폭기가 제공될 때 실제적으로 구현되었으며, 심한 기후 및 기구적 환경하의 수명 테스트 과정에서 높은 동작 신뢰도를 보여주었다.
비록 본 발명이 바람직한 실시예를 참조로 하여 기술되었지만, 본 발명이 그 상세한 내용에만 한정되는 것은 아니고, 본 발명의 사상과 범위와 의도안에서, 청구범위에서 정의되어 있는 본 발명이 속하는 기술분야의 당업자에 의해 자명한 수많은 변경과 수정이 만들어질 수 있다.
본 발명은 상기한 종래기술이 안고 있는 문제점을 제거하기 위한 것으로서, 다음과 같은 점들을 가능하게 하는 고전력 마이크로파 하이브리드 집적회로 설계기술을 제공하는 데 그 목적이 있다.
- 마이크로파 회로를 위치시키기 위하여 절연 기판영역을 증가시키는 동안에 회로영역의 유니트당 패키지-프리 반도체 장치의 열방출을 집중시키기 위한 가능성으로 인한 모듈러형 고전력 마이크로파 장치의 기능 용량의 현저한 확장.
- 열이 방출되는 패키지-프리 반도체 장치의 히트싱킹(heat sinking)을 향상시키고, TCLE가 일정한 절연기판-금속 헤더 결합을 통하여 광역 온도 범위에서의 마이크로파 하이브리드 집적회로의 동작 신뢰도의 개선.
- 토폴로지컬 패턴과 열방출 패키지-프리 반도체 장치를 48×60mm의 단일 절연기판에 위치시킬 수 있는 가능성으로 인한 고전력 마이크로파 하이브리드 집적회로의 전체 크기의 감소.
이와 같은 목적을 달성하기 위하여 본 발명에 의한 고전력 마이크로웨이브 하이브리드 집적회로의 구성은, 접촉 패드를 갖는 패키지-프리 반도체 장치와, 정면에 홀과 토폴로지컬 패턴을 가지며 반대면에 실딩 금속화물이 형성되어 있는 절연기판과, 상기한 절연기판의 실딩 금속화물의 주변에 형성되어 있으며 상기한 홀을 통과하는 돌출부를 갖는 금속헤더로 이루어지며, 상기한 반도체 장치는 접촉 패드를 갖는 표면이 절연기판의 정면과 함께 레벨이 같아지도록 헤더의 돌출부상에 장착되며, 상기한 접촉 패드의 일부분은 상기한 금속화물의 토폴로지컬 패턴과 연결되고 다른 일부분은 헤더의 돌출부와 연결되며, 상기한 금속헤더는 돌출부가 장착되어 있는 홀과 함께 제공되며, 상기한 돌출부는 상기한 홀에서 견고하게 보호되는 삽입물의 형태로 제조되고 상기한 금속 헤더 물질의 열전도 계수보다 큰 열전도 계수를 갖는 물질로 만들어지는 구성으로 이루어진다.
더우기, 상기한 금속헤더의 홀에서 보호하는 영역에서의 삽입물의 단면적은 적어도 패키지-프리 반도체 장치의 주변 표면의 영역보다 8배 이상이 되도록 한다.
또한, 상기한 절연기판의 실딩 금속화물의 표면과 접촉되는 삽입물의 영역은 자신의 표면적의 1/6을 초과하지 않도록 한다.
상기한 금속헤더는, 절연기판의 열적 선형팽창 계수에 가까운 열적 선형팽창 계수를 갖는 물질로 이루어진다.

Claims (4)

  1. 접촉 패드를 갖는 패키지-프리 반도체 장치(5)와, 정면에 홀(3)과 토폴로지컬 패턴을 가지며 반대면에 실딩 금속화물(2)이 형성되어 있는 절연기판(1)과, 상기한 절연기판(1)의 실딩 금속화물의 주변에 형성되어 있으며 상기한 홀(3)을 통과하는 돌출부(6)을 갖는 금속헤더(4)로 이루어지며, 상기한 반도체 장치(5)는 접촉 패드를 갖는 표면이 절연기판(1)의 정면과 함께 레벨이 같아지도록 헤더(4)의 돌출부(6)상에 장착되며, 상기한 접촉 패드의 일부분은 상기한 금속화물의 토폴로지컬 패턴과 연결되고 다른 일부분은 헤더(4)의 돌출부(6)와 연결되는 구조에 있어서,
    상기한 금속헤더(4)는 돌출부(6)가 장착되어 있는 홀(3)과 함께 제공되며, 상기한 돌출부(6)는 상기한 홀(3)에서 견고하게 보호되는 삽입물의 형태로 제조되고 상기한 금속 헤더(4) 물질의 열전도 계수보다 큰 열전도 계수를 갖는 물질로 만들어지는 것을 특징으로 하는 고전력 마이크로파 하이브리드 집적회로.
  2. 제1항에 있어서, 상기한 금속헤더(4)의 홀(3)에서 보호하는 영역에서의 삽입물(6)의 단면적은 적어도 패키지-프리 반도체 장치(5)의 주변 표면의 영역보다 8배 이상이 되는 것을 특징으로 하는 고전력 마이크로파 하이브리드 집적회로.
  3. 제1항 또는 제2항에 있어서, 상기한 절연기판(1)의 실딩 금속화물(2)의 표면과 접촉되는 삽입물(6)의 영역은 자신의 표면적의 1/6을 초과하지 않는 것을 특징으로 하는 고전력 마이크로파 하이브리드 집적회로.
  4. 제1항 내지 제3항중 어느 한항에 있어서, 상기한 금속헤더(4)는, 절연기판(1)의 열적 선형팽창 계수에 가까운 열적 선형팽창 계수를 갖는 물질로 이루어지는 것을 특징으로 하는 고전력 마이크로파 하이브리드 집적회로.
KR10-1998-0705873A 1996-12-04 1996-12-04 고전력마이크로파하이브리드집적회로 KR100419428B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000336 WO1998025306A1 (fr) 1996-12-04 1996-12-04 Circuit integre hybride hyperfrequence et de grande puissance

Publications (2)

Publication Number Publication Date
KR19990087040A true KR19990087040A (ko) 1999-12-15
KR100419428B1 KR100419428B1 (ko) 2004-06-12

Family

ID=20130058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705873A KR100419428B1 (ko) 1996-12-04 1996-12-04 고전력마이크로파하이브리드집적회로

Country Status (5)

Country Link
US (1) US6078101A (ko)
KR (1) KR100419428B1 (ko)
AU (1) AU2107197A (ko)
RU (1) RU2138098C1 (ko)
WO (1) WO1998025306A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035617B2 (en) * 2001-01-29 2006-04-25 U.S. Monolithics, L.L.C. High power block upconverter
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
US7741566B2 (en) * 2003-05-07 2010-06-22 Merix Corporation Microelectronic substrates with thermally conductive pathways and methods of making same
DE602004030118D1 (de) * 2003-05-07 2010-12-30 Merix Corp Mikroelektronische substrate mit thermisch leitenden einsätzen und verfahren zu deren herstellung
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
US8872333B2 (en) 2008-02-14 2014-10-28 Viasat, Inc. System and method for integrated waveguide packaging
AU2011218651B2 (en) 2010-08-31 2014-10-09 Viasat, Inc. Leadframe package with integrated partial waveguide interface
CN103250471B (zh) * 2010-12-08 2017-01-18 Fci公司 印刷电路板组件及用于制造该印刷电路板组件的方法
RU2478240C1 (ru) * 2011-08-03 2013-03-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") Гибридная интегральная схема свч-диапазона
RU2498455C1 (ru) * 2012-08-01 2013-11-10 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") Мощная гибридная интегральная схема свч-диапазона
CN103560091A (zh) * 2013-10-31 2014-02-05 华为技术有限公司 一种功率器件及一种功率器件的装配方法
DE202014006215U1 (de) * 2014-07-31 2015-08-13 Kathrein-Werke Kg Leiterplatte mit gekühltem Baustein, insbesondere SMD-Baustein
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置
RU2677633C1 (ru) * 2017-12-12 2019-01-18 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Конструкция многослойных печатных плат со встроенным теплоотводом
US20230133034A1 (en) * 2021-11-01 2023-05-04 Nxp Usa, Inc. Surface-mount amplifier devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
RU2067362C1 (ru) * 1983-05-26 1996-09-27 Научно-производственное предприятие "Исток" Интегральная свч-схема
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
RU2004036C1 (ru) * 1991-04-25 1993-11-30 Виктор Анатольевич Иовдальский Гибридна интегральна СВЧ- и КВЧ-схема
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
US5942796A (en) * 1997-11-17 1999-08-24 Advanced Packaging Concepts, Inc. Package structure for high-power surface-mounted electronic devices

Also Published As

Publication number Publication date
WO1998025306A1 (fr) 1998-06-11
RU2138098C1 (ru) 1999-09-20
AU2107197A (en) 1998-06-29
US6078101A (en) 2000-06-20
KR100419428B1 (ko) 2004-06-12

Similar Documents

Publication Publication Date Title
US4907067A (en) Thermally efficient power device package
KR100419428B1 (ko) 고전력마이크로파하이브리드집적회로
US6335669B1 (en) RF circuit module
US6465883B2 (en) Capsule for at least one high power transistor chip for high frequencies
US6040624A (en) Semiconductor device package and method
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
KR19990071661A (ko) 마이크로웨이브 하이브리드 집적회로
US5708283A (en) Flip chip high power monolithic integrated circuit thermal bumps
KR100230894B1 (ko) 전력증폭모듈
US3515952A (en) Mounting structure for high power transistors
EP2398302B1 (en) Semiconductor device
JPH1174454A (ja) 封じられたサブモジュールを備える電力用半導体モジュール
WO2007105368A1 (ja) 半導体パッケージの実装装置
US6008988A (en) Integrated circuit package with a heat spreader coupled to a pair of electrical devices
US5406120A (en) Hermetically sealed semiconductor ceramic package
US4736273A (en) Power semiconductor device for surface mounting
US5469329A (en) Printed circuit board with bi-metallic heat spreader
EP0878025B1 (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
EP1025748B1 (en) A chip supporting element and use thereof
KR100733684B1 (ko) 소자의 전기 접촉을 위한 방법 및 장치
KR100771262B1 (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
US7236367B2 (en) Power electronics component
JP2001308235A (ja) 半導体モジュール
RU2091906C1 (ru) Многокристальный модуль
US5057970A (en) Electronic power component circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee