KR19990086483A - Platinum group metal etching method and method for forming lower electrode of capacitor using same - Google Patents
Platinum group metal etching method and method for forming lower electrode of capacitor using same Download PDFInfo
- Publication number
- KR19990086483A KR19990086483A KR1019980019477A KR19980019477A KR19990086483A KR 19990086483 A KR19990086483 A KR 19990086483A KR 1019980019477 A KR1019980019477 A KR 1019980019477A KR 19980019477 A KR19980019477 A KR 19980019477A KR 19990086483 A KR19990086483 A KR 19990086483A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- etching
- conductive layer
- lower electrode
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
Ar, O2및 할로겐 가스의 혼합 가스를 이용하여 백금족 금속막을 식각하는 방법 및 이를 이용한 커패시터의 하부 전극 형성 방법에 관하여 개시한다. 본 발명에서는 상기 혼합 가스로서 O2, Cl2및 Ar으로 이루어지는 혼합 가스 또는 O2, HBr 및 Ar으로 이루어지는 혼합 가스를 사용한다. 또한 본 발명에서는 반도체 기판상에 백금족 금속을 함유하는 도전층을 형성하고, 상기 도전층 위에 상기 도전층을 일부 노출시키는 하드 마스크를 형성하고, 상기 하드 마스크를 식각 마스크로 하여 상기 노출된 도전층을 Ar 및 O2를 포함하는 3원계 식각 가스를 사용하여 건식 식각하여 상기 하드 마스크의 하부에 도전층 패턴을 형성하고, 상기 하드 마스크를 제거함으로써 커패시터의 하부 전극을 형성한다.A method of etching a platinum group metal film using a mixed gas of Ar, O 2, and a halogen gas, and a method of forming a lower electrode of a capacitor using the method. In the present invention, a mixed gas of O 2 , Cl 2 and Ar or a mixed gas of O 2 , HBr and Ar is used as the mixed gas. According to the present invention, a conductive layer containing a platinum group metal is formed on a semiconductor substrate, a hard mask for partially exposing the conductive layer is formed on the conductive layer, and the exposed conductive layer is formed using the hard mask as an etching mask. Ar, and O 2 to form a conductive layer pattern under the hard mask, and removing the hard mask to form a lower electrode of the capacitor.
Description
본 발명은 반도체 메모리 장치의 제조 방법에 관한 것으로, 특히 백금족 금속막 식각 방법 및 이를 이용한 커패시터의 하부 전극 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of etching a platinum group metal film and a method of forming a lower electrode of a capacitor using the same.
DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라, 제한된 셀 면적 내에서 커패시턴스를 증가시키기 위하여 커패시터의 유전막을 박막화하는 방법, 또는 커패시터 하부 전극의 구조를 입체화시키는 방법 등이 제안되고 있다.As the degree of integration of DRAM (Dynamic Random Access Memory) increases, a method of thinning the dielectric film of the capacitor or a method of solidifying the structure of the capacitor lower electrode has been proposed in order to increase the capacitance within a limited cell area.
그러나, 상기한 바와 같은 방법을 채용하더라도 기존의 유전체로는 1기가(Giga) DRAM 이상의 메모리 소자에서는 소자 작동에 필요한 커패시턴스 값을 얻기 어렵다. 따라서, 이와 같은 문제를 해결하기 위하여 커패시터의 유전막으로서 (Ba,Sr)TiO3(BST), PbZrTiO3(PZT), (Pb,La)(Zr,Ti)O3(PLZT) 등과 같은 고유전율을 갖는 박막으로 대체하는 연구가 활발히 진행중에 있다.However, even if the above-described method is employed, it is difficult to obtain a capacitance value necessary for device operation in a memory device having a 1 Giga DRAM or more as a conventional dielectric. In order to solve such a problem, a dielectric constant of a dielectric such as (Ba, Sr) TiO 3 (BST), PbZrTiO 3 (PZT), (Pb, La) (Zr, Ti) O 3 (PLZT) And the like are being actively underway.
BST와 같은 고유전 물질을 DRAM에 적용하는 경우에는, 커패시터를 형성하기 위하여 먼저 도핑된 폴리실리콘과 같은 도전성 플러그를 사용하여 BC(Buried Contact)을 형성한 후 그 위에 하부 전극을 형성하고 유전 물질을 증착한다.In the case of applying a high-dielectric material such as BST to a DRAM, a buried contact (BC) is first formed using a conductive plug such as doped polysilicon to form a capacitor, a lower electrode is formed thereon, Lt; / RTI >
상기와 같은 고유전막을 사용하는 커패시터에서는 전극 형성 물질로서 백금족 금속 또는 그 산화물, 예를 들면 Pt, Ir, IrO2, Ru, RuO2등을 사용한다. 이와 같은 백금족 금속 또는 그 산화물로 이루어지는 도전층을 패터닝하기 위하여 종래에는 주로 스퍼터링 방법을 이용하였다. 그러나, 스퍼터링 방법에 의하여 상기한 바와 같은 도전층을 식각할 때 폴리머 잔류물(residue)이 형성되고, 그로 인해 전극의 측벽이 경사지므로, 미세 패턴을 형성하는 것이 어려웠다.In the capacitor using the high-dielectric-constant film as described above, a platinum group metal or an oxide thereof such as Pt, Ir, IrO 2 , Ru, or RuO 2 is used as an electrode forming material. In order to pattern the conductive layer made of such a platinum group metal or its oxide, a sputtering method has been used in the past. However, when the conductive layer is etched by the sputtering method as described above, polymer residues are formed and the side walls of the electrodes are inclined, thereby making it difficult to form a fine pattern.
따라서, 전극 형성을 위하여 도전층을 식각할 때, 식각 마스크로 사용되는 물질이 산소 함량이 풍부한 플라즈마에 의하여 잘 식각되지 않는 성질을 이용하여, 산소 함량이 풍부한 플라즈마에 의하여 상기와 같은 도전층의 식각을 행하였다.Therefore, when the conductive layer is etched for electrode formation, the material used as the etching mask is not well etched by the oxygen-rich plasma, and the etching of the conductive layer as described above by the oxygen- .
한편, 커패시터의 하부 전극 즉 스토리지 노드에 있어서 그 상면에서 볼 때 장축 방향에서의 각 노드 사이의 스페이스의 폭과 단축 방향에서의 각 노드 사이의 스페이스의 폭과는 차이가 있다. 또한, 각 노드의 장축 방향의 길이와 단축 방향의 길이와의 차이가 크면 장축 방향에서의 식각율이 단축 방향에서보다 훨씬 커진다. 1기가 이상의 메모리 소자에서는 각 노드의 크기가 너무 작고, 각 노드 사이의 피치(pitch)도 아주 작으므로, 상기와 같은 식각율의 차이는 1기가 이상의 메모리 소자에서는 심각한 결과를 초래한다. 즉, 상기 도전층의 식각시 전극의 장축 방향에서는 각각의 전극 패턴을 분리시키는 것이 비교적 용이하나, 단축 방향에서는 각각의 전극 패턴이 완전히 분리되지 않는 문제가 발생된다.On the other hand, in the lower electrode of the capacitor, that is, the storage node, there is a difference between the width of the space between each node in the major axis direction as viewed from the top surface thereof and the width of the space between each node in the minor axis direction. In addition, if the difference between the length in the major axis direction and the length in the minor axis direction of each node is large, the etching rate in the major axis direction becomes much larger than in the minor axis direction. Since the size of each node is too small and the pitch between each node is very small in a memory device of one gigabyte or more, the difference in the etching rate as described above causes serious problems in a memory device having one or more gigabytes. That is, it is relatively easy to separate each electrode pattern in the major axis direction of the electrode when the conductive layer is etched, but the electrode patterns are not completely separated in the minor axis direction.
또한, 1기가 이상의 메모리 소자에서는 전극 패터닝시 사용되는 식각 마스크의 크기가 너무 작기 때문에 도전층의 식각이 완료되기도 전에 식각 마스크가 열화(erosion)되어버리는 문제가 발생한다. 이와 같이 열화된 식각 마스크를 사용하여 도전층의 식각을 계속 진행하면, 얻어지는 도전층 패턴의 측벽의 기울기기 허용 범위를 벗어나게 되고, 그 결과 인접한 도전층 패턴을 분리시키기 어렵게 된다.In addition, since the size of the etching mask used for electrode patterning is too small in a memory device of one gigabyte or more, there arises a problem that the etching mask is eroded before the etching of the conductive layer is completed. If the etching of the conductive layer is continued using the etched mask thus deteriorated, the inclination of the sidewall of the obtained conductive layer pattern is out of the allowable range, and as a result, it becomes difficult to separate the adjacent conductive layer patterns.
본 발명의 목적은 전극층을 구성하는 백금족 금속막을 효과적으로 식각할 수 있는 방법을 제공하는 것이다.An object of the present invention is to provide a method capable of effectively etching a platinum group metal film constituting an electrode layer.
본 발명의 다른 목적은 형성하고자 하는 전극의 장축 방향과 단축 방향에서의 스페이스 폭에 따른 식각율 차이를 줄여서, 아무리 작은 피치를 갖는 노드들이라도 각각의 노드를 완전히 분리시킬 수 있는 고집적 반도체 메모리 장치의 커패시터 하부 전극을 형성하는 방법을 제공하는 것이다.Another object of the present invention is to provide a highly integrated semiconductor memory device capable of completely isolating each node even at nodes having a small pitch by reducing the etching rate difference according to the space width in the major axis direction and the minor axis direction of the electrode to be formed Thereby forming a capacitor lower electrode.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 커패시터 하부 전극 형성 방법을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of forming a capacitor lower electrode in a semiconductor memory device according to a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art
10 : 반도체 기판, 20 : 층간절연막10: semiconductor substrate, 20: interlayer insulating film
22 : 도전성 플러그, 30 : 배리어층22: conductive plug, 30: barrier layer
30a : 배리어 패턴, 40 : 도전층30a: barrier pattern, 40: conductive layer
40a : 도전층 패턴, 50 : 접착층40a: conductive layer pattern, 50: adhesive layer
50a : 접착층 패턴, 60 : 마스크 패턴50a: adhesive layer pattern, 60: mask pattern
70 : 하드 마스크70: Hard mask
상기 목적을 달성하기 위하여, 본 발명에서는 백금족 금속을 함유하는 물질막을 Ar, O2및 할로겐 가스의 혼합 가스를 이용하여 건식 식각하는 방법을 제공한다.In order to achieve the above object, the present invention provides a method of dry-etching a material film containing a platinum group metal by using a mixed gas of Ar, O 2, and a halogen gas.
상기 물질막은 백금족 금속 및 백금족 금속의 산화물로 이루어지는 군에서 선택되는 어느 하나 또는 그 조합물로 이루어진다. 예를 들면, 상기 물질막은 Pt, Ir, IrO2, Ru 및 RuO2로 이루어지는 군에서 선택되는 어느 하나 또는 그 조합물로 이루어진다.The material film is made of any one selected from the group consisting of a platinum group metal and an oxide of a platinum group metal, or a combination thereof. For instance, composed of any one or combination selected from the group consisting of the material layer Pt, Ir, IrO 2, Ru and RuO 2.
상기 물질막은 상기 물질막 위에 Ti를 함유하는 마스크 패턴을 형성한 후 식각된다. 상기 마스크 패턴은 Ti 및 TiN으로 이루어지는 군에서 선택되는 어느 하나로 구성된다.The material film is etched after forming a mask pattern containing Ti on the material film. The mask pattern is formed of any one selected from the group consisting of Ti and TiN.
상기 식각 가스로서 O2, Cl2및 Ar으로 이루어지는 혼합 가스 또는 O2, HBr 및 Ar으로 이루어지는 혼합 가스를 사용할 수 있다.As the etching gas, a mixed gas of O 2 , Cl 2 and Ar or a mixed gas of O 2 , HBr and Ar can be used.
상기 식각 가스는 전체 혼합 가스의 70 부피% 이상의 O2를 포함한다.The etching gas comprises at least 70% by volume of O 2 of the total mixed gas.
상기 식각 가스는 전체 혼합 가스의 3 ∼ 20 부피%의 Cl2를 또는 HBr을 포함한다.The etching gas comprises 3 to 20% by volume of Cl 2 or HBr of the total mixed gas.
상기 식각 가스는 전체 혼합 가스의 3 ∼ 20 부피%의 Ar을 포함한다.The etching gas comprises 3 to 20% by volume of Ar of the total mixed gas.
상기 다른 목적을 달성하기 위하여, 본 발명에서는 (a) 반도체 기판상에 백금족 금속을 함유하는 도전층을 형성한다. (b) 상기 도전층 위에 상기 도전층을 일부 노출시키는 하드 마스크를 형성한다. (c) 상기 하드 마스크를 식각 마스크로 하여 상기 노출된 도전층을 Ar 및 O2를 포함하는 3원계 식각 가스를 사용하여 건식 식각하여 상기 하드 마스크의 하부에 도전층 패턴을 형성한다. 상기 하드 마스크를 제거한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: (a) forming a conductive layer containing a platinum group metal on a semiconductor substrate; (b) a hard mask is formed on the conductive layer to partially expose the conductive layer. (c) Using the hard mask as an etching mask, the exposed conductive layer is dry-etched using a ternary etching gas including Ar and O 2 to form a conductive layer pattern on the bottom of the hard mask. The hard mask is removed.
상기 도전층은 백금족 금속 및 백금족 금속의 산화물로 이루어지는 군에서 선택되는 어느 하나 또는 그 조합물로 형성된다.The conductive layer may be formed of any one selected from the group consisting of a platinum group metal and an oxide of a platinum group metal or a combination thereof.
상기 단계 (b)에서 상기 하드 마스크는 Ti 및 TiN으로 이루어지는 군에서 선택되는 어느 하나로 형성되는 단일층으로 형성된다. 또는, 상기 하드 마스크는 Ti 및 TiN으로 이루어지는 군에서 선택되는 어느 하나로 형성되는 제1 패턴과, 실리콘 산화막 및 포토레지스트막으로 이루어지는 군에서 선택되는 어느 하나로 형성되는 제2 패턴이 차례로 적층된 이중층으로 형성될 수도 있다.In the step (b), the hard mask is formed of a single layer formed of any one selected from the group consisting of Ti and TiN. Alternatively, the hard mask may be formed as a double layer in which a first pattern formed of any one selected from the group consisting of Ti and TiN, and a second pattern formed of any one selected from the group consisting of a silicon oxide film and a photoresist film are sequentially stacked .
상기 단계 (c)에서 상기 식각 가스로서 O2, Cl2및 Ar으로 이루어지는 혼합 가스 또는 O2, HBr 및 Ar으로 이루어지는 혼합 가스를 사용한다.In the step (c), a mixed gas of O 2 , Cl 2 and Ar or a mixed gas of O 2 , HBr and Ar is used as the etching gas.
상기 식각 가스는 전체 혼합 가스의 70 부피% 이상의 O2를 포함한다.The etching gas comprises at least 70% by volume of O 2 of the total mixed gas.
상기 식각 가스는 전체 혼합 가스의 3 ∼ 20 부피%의 Cl2또는 HBr을 포함한다.The etching gas comprises 3 to 20% by volume of Cl 2 or HBr of the total mixed gas.
상기 식각 가스는 전체 혼합 가스의 3 ∼ 20 부피%의 Ar을 포함한다.The etching gas comprises 3 to 20% by volume of Ar of the total mixed gas.
상기 단계 (c)에서 상기 식각은 MERIE (Magnetically-enhanced Reactive Ion Etching) 방법에 의하여 행하며, 이 때 듀얼 RF 전원 소스(dual RF power source)를 사용한다.In the step (c), the etching is performed by a MERIE (Magnetically-enhanced Reactive Ion Etching) method, wherein a dual RF power source is used.
상기 단계 (d)에서 상기 하드 마스크는 산소 및 불소를 함유하는 2원계 혼합 가스를 식각 가스로 사용하는 건식 식각 방법에 의하여 제거된다.In the step (d), the hard mask is removed by a dry etching method using a binary mixed gas containing oxygen and fluorine as an etching gas.
상기 식각 가스로서 O2및 CF4의 혼합 가스, O2및 SF6의 혼합 가스, 또는 O2및 CHF3의 혼합 가스를 사용할 수 있다. 상기 각 혼합 가스는 각각 O2의 함량이 전체 혼합 가스의 60 ∼ 95 부피%이다.As the etching gas, a mixed gas of O 2 and CF 4 , a mixed gas of O 2 and SF 6 , or a mixed gas of O 2 and CHF 3 can be used. Each of the mixed gas is the amount of O 2 is 60 to 95% by volume of the total gas mixture, respectively.
상기 반도체 기판은 그 활성 영역과 연결되는 도전성 플러그를 포함하고, 상기 단계 (a) 전에 상기 도전성 플러그 위에 배리어층을 형성하는 단계를 더 포함한다. 이 때, 상기 단계 (a)에서 상기 도전층은 상기 배리어층 위에 형성된다.The semiconductor substrate includes a conductive plug connected to the active region, and further comprising forming a barrier layer over the conductive plug prior to step (a). At this time, in the step (a), the conductive layer is formed on the barrier layer.
상기 배리어층은 TiN, TiSiN, TiAlN 및 TaSiN으로 이루어지는 군에서 선택되는 어느 하나로 형성된다.The barrier layer is formed of any one selected from the group consisting of TiN, TiSiN, TiAlN, and TaSiN.
또한, 상기 단계 (c)에서 상기 도전층 패턴의 형성시 상기 도전층 패턴 사이에서 상기 배리어층이 일부 노출되고, 상기 단계 (d)에서 상기 하드 마스크의 제거와 동시에 상기 배리어층의 노출된 부분이 제거된다.In the step (c), the barrier layer is partially exposed between the conductive layer patterns when the conductive layer pattern is formed. In the step (d), the exposed portion of the barrier layer Removed.
상기 하드 마스크 및 배리어층의 노출된 부분은 상기 정의한 바와 같은 산소 및 불소를 함유하는 2원계 혼합 가스를 식각 가스로 사용하는 건식 식각 방법에 의하여 제거된다.The exposed portions of the hardmask and barrier layer are removed by a dry etching method using a binary mixed gas containing oxygen and fluorine as defined above as an etching gas.
본 발명에 의하면, 하부 전극의 장축 방향에서와 단축 방향에서의 스페이스 폭에 따른 식각율 차이가 줄어들고, 따라서 하부 전극 형성을 위한 도전층의 식각시 장축 방향은 물론 단축 방향에서도 하부 전극의 분리가 잘 이루어진다. 또한, 도전층 패턴이 형성되기 전에 식각 마스크가 열화(erosion)되는 현상을 최소화함으로써, 측벽의 기울기가 허용 범위 이내인 하부 전극을 형성할 수 있다. 또한, 하부 전극 형성 후 접착층 패턴 및 배리어막을 하부 전극의 손상 없이 식각할 수 있다.According to the present invention, the difference in etching rate according to the space widths in the long axis direction and the short axis direction of the lower electrode is reduced, and therefore, the lower electrode can be easily separated . Further, by minimizing the erosion of the etching mask before the conductive layer pattern is formed, the lower electrode having the inclination of the side wall within the allowable range can be formed. Further, after the lower electrode is formed, the adhesive layer pattern and the barrier film can be etched without damaging the lower electrode.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 커패시터 하부 전극 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.FIGS. 1 to 5 are cross-sectional views illustrating a method of forming a lower electrode of a capacitor in a semiconductor memory device according to a preferred embodiment of the present invention.
도 1을 참조하면, 반도체 기판(10)상에 형성된 층간절연막(20)을 부분적으로 식각하여 콘택홀을 형성한 후, 그 안에 예를 들면 도핑된 폴리실리콘과 같은 도전 물질을 매립하여 상기 반도체 기판(10)의 활성 영역과 전기적으로 연결되는 도전성 플러그(22)를 형성한다. 그 후, 상기 층간절연막(20) 및 도전성 플러그(22)의 상면에 배리어층(30)을 형성한다. 상기 배리어층(30)은 상기 도전성 플러그(22)와 후속 공정에서 형성되는 하부 전극 물질과의 상호 확산을 방지하기 위하여 형성하는 것으로서, 예를 들면 TiN, TiSiN, TiAlN 또는 TaSiN으로 형성한다. 그 후, 어닐링에 의하여 상기 도전성 플러그(22)와 상기 배리어층(30) 사이에 금속 실리사이드층(도시 생략)을 형성한다.1, a contact hole is partially formed by partially etching an interlayer insulating film 20 formed on a semiconductor substrate 10, and then a conductive material such as doped polysilicon is buried in the contact hole, A conductive plug 22 electrically connected to the active region of the semiconductor chip 10 is formed. Thereafter, a barrier layer 30 is formed on the upper surface of the interlayer insulating film 20 and the conductive plug 22. The barrier layer 30 is formed to prevent interdiffusion between the conductive plug 22 and a lower electrode material formed in a subsequent process. For example, the barrier layer 30 is formed of TiN, TiSiN, TiAlN, or TaSiN. Thereafter, a metal silicide layer (not shown) is formed between the conductive plug 22 and the barrier layer 30 by annealing.
그 후, 상기 배리어층(30) 위에 백금족 금속 및 백금족 금속 산화물로 이루어지는 군에서 선택되는 어느 하나 또는 그 조합물을 증착하여 도전층(40)을 형성한다. 상기 도전층(40)은 Pt, Ir, IrO2, Ru 또는 RuO2로 이루어진다.Then, a conductive layer 40 is formed on the barrier layer 30 by depositing any one or a combination thereof selected from the group consisting of a platinum group metal and a platinum group metal oxide. The conductive layer 40 is made of Pt, Ir, IrO 2, Ru, or RuO 2.
도 2를 참조하면, 상기 도전층(40) 위에 접착층(50)을 형성한다. 상기 접착층(50)은 상기 도전층(40)과 후속 공정에서 형성되는 산화막으로 이루어지는 마스크층과의 접착력(adhesion)을 증진시키는 역할을 하는 것으로서, Ti 또는 Ti를 포함하는 화합물, 예를 들면 TiN으로 형성한다. 이어서, 상기 접착층(50) 위에 실리콘 산화막을 형성한 후 이를 포토리소그래피 공정에 의하여 패터닝하여 상기 접착층(50)을 일부 노출시키는 마스크 패턴(60)을 형성한다.Referring to FIG. 2, an adhesive layer 50 is formed on the conductive layer 40. The adhesion layer 50 enhances adhesion between the conductive layer 40 and a mask layer formed of an oxide film formed in a subsequent process. The adhesion layer 50 may be formed of a compound containing Ti or Ti, for example, TiN . Next, a silicon oxide film is formed on the adhesive layer 50 and then patterned by a photolithography process to form a mask pattern 60 for partially exposing the adhesive layer 50.
도 3을 참조하면, 상기 마스크 패턴(60)을 식각 마스크로 하여 Ar 및 Cl2가스를 사용하는 건식 식각 방법에 의하여 상기 접착층(50)을 식각하여 상기 도전층(40)을 일부 노출시키는 접착층 패턴(50a)을 형성한다.Referring to FIG. 3, the adhesive layer 50 is etched by a dry etching method using Ar and Cl 2 gas using the mask pattern 60 as an etching mask to form an adhesive layer pattern for partially exposing the conductive layer 40 (50a).
상기 접착층 패턴(50a)을 형성하기 위한 식각 공정중에 상기 마스크 패턴(60)의 일부가 도 3에 도시된 바와 같이 소모될 수 있다. 이로써, 상기 접착층 패턴(50a) 및 마스크 패턴(60)으로 구성되는 하드 마스크(70)가 형성된다.During the etching process for forming the adhesive layer pattern 50a, a part of the mask pattern 60 may be consumed as shown in FIG. Thereby, the hard mask 70 composed of the adhesive layer pattern 50a and the mask pattern 60 is formed.
본 예에서는 상기 접착층 패턴(50a)과 상기 마스크 패턴(60)이 차례로 적층된 2중층 구조에 의하여 상기 하드 마스크(70)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않고, 상기 접착층 패턴(50a)만의 단일층, 또는 상기 접착층 패턴(50a)과 포토레지스트막이 차례로 적층된 이중층에 의하여 하드 마스크를 형성하는 것도 가능하다.In this embodiment, the hard mask 70 is formed by a double-layer structure in which the adhesive layer pattern 50a and the mask pattern 60 are sequentially stacked. However, the present invention is not limited to this, 50a or a double layer in which the adhesive layer pattern 50a and the photoresist film are stacked in this order.
도 4를 참조하면, 상기 하드 마스크(70)를 식각 마스크로 하여 상기 도전층(40)의 노출된 부분을 MERIE(Magnetically-enhanced Reactive Ion Etching) 방법에 의하여 건식 식각하여 상기 하드 마스크(70)의 하부에 도전층 패턴(40a)을 형성한다. 그 결과, 상기 도전층 패턴(40a) 사이로 상기 배리어층(30)이 일부 노출된다.Referring to FIG. 4, the exposed portion of the conductive layer 40 is dry-etched by MERIE (Magnetically-enhanced Reactive Ion Etching) using the hard mask 70 as an etching mask, And a conductive layer pattern 40a is formed thereunder. As a result, the barrier layer 30 is partially exposed between the conductive layer patterns 40a.
이 때, 식각 가스로서 Ar, O2및 할로겐 가스의 혼합 가스, 즉 O2+ Cl2+ Ar 또는 O2+ HBr + Ar을 사용한다. 상기 각 혼합 가스에서 산소의 함량이 전체 혼합 가스의 70 부피% 이상, 바람직하게는 80 부피% 이상이 되도록 한다. 즉, 전체 혼합 가스중 Cl2+ Ar 또는 HBr + Ar의 함량이 30 부피% 이하, 바람직하게는 20 부피% 이하로 되도록 한다. 여기서, 상기 3원계 혼합 가스중 바람직한 HBr 가스 또는 Cl2가스의 함량은 전체 식각 가스의 3 ∼ 20 부피%이고, 바람직한 Ar 가스의 함량은 전체 식각 가스의 3 ∼ 20 부피%이다.At this time, a mixed gas of Ar, O 2 and a halogen gas, that is, O 2 + Cl 2 + Ar or O 2 + HBr + Ar is used as the etching gas. The content of oxygen in each of the mixed gases is 70% by volume or more, preferably 80% by volume or more of the total mixed gas. That is, the content of Cl 2 + Ar or HBr + Ar in the total mixed gas is 30% by volume or less, preferably 20% by volume or less. Here, the content of the HBr gas or the Cl 2 gas is preferably 3 to 20% by volume of the etchant gas, and the content of the Ar gas is 3 to 20% by volume of the total etchant gas.
상기 식각 단계에서는 2개의 RF 전원을 합성하여 공급하는 듀얼 RF 전원 소스(dual RF power source)를 사용한다. 그 중 하나의 RF 전원에서는 13.56MHz/400 ∼ 700W, 바람직하게는 13.56MHz/500W가 인가되고, 다른 하나의 RF 전원에서는 450KHz/100 ∼ 500W, 바람직하게는 450KHz/300W가 인가된다. 이 다른 하나의 RF 전원에서 100 ∼ 900KHz 영역의 주파수를 인가하는 것이 가능하다.In the etching step, a dual RF power source for synthesizing and supplying two RF power sources is used. In one RF power source, 13.56 MHz / 400 to 700 W, preferably 13.56 MHz / 500 W is applied, and in the other RF power source, 450 KHz / 100 to 500 W, preferably 450 KHz / 300 W is applied. It is possible to apply a frequency in the range of 100 to 900 KHz from the other RF power source.
상기 식각 단계에서 반응 챔버 내의 압력은 2 ∼ 10 mtorr의 범위이면 가능하고, 전극의 온도는 30 ∼ 300℃의 범위이면 가능하다. 바람직하게는, 반응 챔버 내의 압력은 6 mtorr, 전극의 온도는 80℃이다.The pressure in the reaction chamber in the etching step may be in the range of 2 to 10 mtorr, and the temperature of the electrode may be in the range of 30 to 300 ° C. Preferably, the pressure in the reaction chamber is 6 mtorr and the temperature of the electrode is 80 캜.
이와 같이, 백금족 금속 또는 백금족 금속 산화물로 이루어지는 상기 도전층(40)을 상기한 바와 같은 3원계 가스를 사용하여 식각하면, 식각 가스중 포함된 산소에 의하여 상기 접착층 패턴(50a)을 구성하는 Ti가 산화되어 상기 접착층 패턴(50a)은 상기 도전층(40) 식각시 잘 식각되지 않는 막으로 된다. 따라서, 상기 접착층 패턴(50a)을 마스크로 하여, 잔류물(residue)의 형성 없이 상기 도전층(40)을 식각하는 것이 가능하고, 상기 하드 마스크(70)의 두께를 얇게 하여도 상기 도전층(40)을 손상시키지 않고 효과적으로 식각할 수 있다.When the conductive layer 40 made of a platinum group metal or a platinum group metal oxide is etched using the ternary gas as described above, Ti contained in the etching layer 50a constituting the adhesive layer pattern 50a The adhesive layer pattern 50a becomes a film that is not etched well when the conductive layer 40 is etched. Therefore, it is possible to etch the conductive layer 40 without forming a residue using the adhesive layer pattern 50a as a mask. Even if the thickness of the hard mask 70 is reduced, 40 can be effectively etched without damaging them.
또한, 상기 3원계 가스에 포함된 Ar은 스퍼터 성향이 큰 원소이다. 따라서, 고집적 소자에서 작은 피치를 갖는 패턴을 형성하기 위한 식각 공정에서 Ar이 유리하게 작용하므로 상기 도전층 패턴(40a)의 장축 방향은 물론 단축 방향에서도 상기 도전층 패턴(40a)간의 분리가 확실하게 이루어지고, 상기 도전층 패턴(40a)이 형성되기 전에 상기 접착층 패턴(50a)이 열화(erosion)되는 것을 최소화함으로써, 상기 도전층 패턴(40a)을 그 측벽의 기울기가 허용 범위 이내로 되도록 형성할 수 있다.Further, Ar contained in the ternary gas is an element having a large sputtering tendency. Therefore, since Ar functions advantageously in the etching process for forming a pattern having a small pitch in a highly integrated device, separation between the conductive layer patterns 40a can be reliably performed not only in the major axis direction but also in the minor axis direction of the conductive layer pattern 40a The conductive layer pattern 40a can be formed to have a slope of the side wall within the allowable range by minimizing the erosion of the adhesive layer pattern 50a before the conductive layer pattern 40a is formed have.
상기 도전층(40)의 식각 공정에서 식각 종말점(end point)까지 식각을 진행하여 상기 도전층 패턴(40a)이 얻어지면, 일정 시간 동안 추가로 오버에칭을 행하여 상기 마스크 패턴(60)을 완전히 제거한다. 이 때의 오버 에칭 시간은 상기 식각 종말점까지의 식각 시간의 50 ∼ 400%의 범위로 선택된다. 실제로, 상기한 식각 조건으로 상기 도전층(40)을 식각할 때, 실리콘 산화막으로 이루어지는 상기 마스크 패턴(60)은 상기 도전층(40)과 함께 식각되어 제거되고, 최종적으로 상기 접착층 패턴(50a)이 산화된 상태로 식각되지 않고 남아 있으면서 마스크 역할을 하게 된다.When the conductive layer pattern 40a is obtained by etching the conductive layer 40 to the end point of the etching process, the over-etching is further performed for a predetermined time to completely remove the mask pattern 60 do. The overetching time at this time is selected in the range of 50 to 400% of the etching time to the etching end point. When the conductive layer 40 is etched under the above-described etching conditions, the mask pattern 60 made of a silicon oxide film is etched together with the conductive layer 40 to be removed. Finally, the adhesive layer pattern 50a is removed, Remains in the oxidized state without being etched, and functions as a mask.
도 5를 참조하면, MERIE 방법에 의하여 상기 도전층 패턴(40a) 상부의 접착층 패턴(50a)을 제거하는 동시에 상기 도전층 패턴(40a) 사이로 노출된 상기 배리어층(30)을 식각하여 상기 도전층 패턴(40a)의 하부에 배리어 패턴(30a)을 형성한다.5, the adhesive layer pattern 50a on the conductive layer pattern 40a is removed by the MERIE method and the barrier layer 30 exposed between the conductive layer patterns 40a is etched to form the conductive layer pattern 40a. And a barrier pattern 30a is formed under the pattern 40a.
이 때, 식각 가스로서 산소 및 불소를 함유하는 2원계 혼합 가스, 예를 들면, O2+ CF4, O2+ SF6또는 O2+ CHF3를 사용하고, 상기 각 혼합 가스중 산소의 함량이 전체 혼합 가스의 60 ∼ 95 부피%로 되도록 한다. 상기한 식각 가스를 사용하여 상기 접착층 패턴(50a)을 식각하면, 식각 반응중에 상기 접착층 패턴(50a) 및 상기 배리어층(30)을 구성하는 Ti와 식각 가스중의 산소 및 불소와의 반응에 의하여 TiOxFy형태의 화합물이 형성되어 기화된다. 따라서, MERIE 방법에 의한 식각 공정중에 낮은 이온 에너지를 적용하여도 상기 도전층 패턴(40a)을 손상시키지 않고 상기 접착층 패턴(50a) 및 배리어막(30)을 효과적으로 식각할 수 있다.At this time, a binary mixed gas containing oxygen and fluorine, for example, O 2 + CF 4 , O 2 + SF 6 or O 2 + CHF 3 is used as the etching gas, and the oxygen content Is 60 to 95% by volume of the total mixed gas. When the adhesive layer pattern 50a is etched using the etching gas, the adhesive layer pattern 50a and the Ti constituting the barrier layer 30 are reacted with oxygen and fluorine in the etching gas during the etching reaction, A compound in the form of TiO x F y is formed and vaporized. Therefore, the adhesive layer pattern 50a and the barrier layer 30 can be effectively etched without damaging the conductive layer pattern 40a even if a low ion energy is applied during the etching process by the MERIE method.
상기 식각 단계에서는 RF 전원에서 13.56MHz/400W를 인가하고, 반응 챔버 내의 압력은 20 ∼ 40mtorr, 바람직하게는 35 mtorr로 하고, 전극의 온도는 30 ∼ 120℃, 바람직하게는 80℃로 한다.In the etching step, 13.56 MHz / 400 W is applied to the RF power source, the pressure in the reaction chamber is 20 to 40 mtorr, preferably 35 mtorr, and the electrode temperature is 30 to 120 ° C, preferably 80 ° C.
상기와 같은 공정에 의하여 배리어 패턴(30a) 위에 도전층 패턴(40a)이 적층된 형태의 본 발명에 따른 커패시터의 하부 전극이 얻어진다.The lower electrode of the capacitor according to the present invention in which the conductive layer pattern 40a is laminated on the barrier pattern 30a is obtained by the above process.
상기한 바와 같이, 본 발명에 의하면 백금족 금속 또는 그 산화물로 이루어지는 하부 전극을 형성하는 도전층 패턴을 형성하기 위한 식각 공정시 식각 가스로서 O2, HBr 또는 Cl2, 및 Ar 가스를 포함하는 3원계 가스를 사용함으로써, 하부 전극의 장축 방향에서와 단축 방향에서의 스페이스 폭에 따른 식각율 차이가 줄어들게 된다. 따라서, 하부 전극 형성을 위한 도전층의 식각시 장축 방향은 물론 단축 방향에서도 하부 전극의 분리가 잘 이루어진다.As described above, according to the present invention, in the etching process for forming the conductive layer pattern for forming the lower electrode made of the platinum group metal or the oxide thereof, O 2 , HBr or Cl 2 as the etching gas, By using the gas, the difference in the etching rate according to the space width in the long axis direction and the short axis direction of the lower electrode is reduced. Therefore, the lower electrode can be easily separated in the direction of the major axis as well as the minor axis during the etching of the conductive layer for forming the lower electrode.
또한, 본 발명의 방법에 따라서 백금족 금속 또는 그 산화물로 이루어지는 도전층을 3원계 가스를 사용하여 식각하면, 상기 3원계 가스는 스퍼터 성향이 강한 Ar 가스를 포함하므로, 도전층 패턴이 형성되기 전에 식각 마스크가 열화(erosion)되는 현상을 최소화할 수 있다. 따라서, 측벽의 기울기가 허용 범위 이내인 하부 전극을 형성할 수 있다.Further, when the conductive layer made of the platinum group metal or its oxide is etched using the ternary gas according to the method of the present invention, since the ternary gas includes Ar gas having a strong sputtering tendency, The phenomenon that the mask is eroded can be minimized. Therefore, the lower electrode having the inclination of the side wall within the allowable range can be formed.
또한, 상기와 같이 도전층을 식각한 후에 마스크로 사용된 접착층 패턴 및 배리어막을 식각하기 위하여 산소 및 불소를 함유하는 2원계 혼합 가스를 사용하므로, 상기 도전층 식각시 산화된 접착층 패턴 및 배리어막의 Ti 성분이 산소 및 불소와 반응하여 TiOxFy의 형태로 기화된다. 따라서, 접착층 패턴 및 배리어막을 도전층 패턴(40a)의 손상 없이 식각할 수 있다.Since the binary mixed gas containing oxygen and fluorine is used for etching the adhesive layer pattern and the barrier film used as the mask after the conductive layer is etched as described above, The component reacts with oxygen and fluorine to vaporize in the form of TiO x F y . Therefore, the adhesive layer pattern and the barrier film can be etched without damaging the conductive layer pattern 40a.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but variations and modifications may be made without departing from the scope of the present invention. Do.
Claims (42)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019477A KR100319879B1 (en) | 1998-05-28 | 1998-05-28 | Method of forming lower electrode of capacitor using dry etching of platinum group metal film |
| TW087116248A TW536560B (en) | 1998-05-28 | 1998-09-30 | Methods of etching platinum group metal film and forming lower electrode of capacitor |
| JP32854598A JP3701129B2 (en) | 1998-05-28 | 1998-11-18 | Etching method of platinum group metal film and method of forming lower electrode of capacitor using the same |
| US09/203,337 US6169009B1 (en) | 1998-05-28 | 1998-12-02 | Methods of etching platinum group metal film and forming lower electrode of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019477A KR100319879B1 (en) | 1998-05-28 | 1998-05-28 | Method of forming lower electrode of capacitor using dry etching of platinum group metal film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990086483A true KR19990086483A (en) | 1999-12-15 |
| KR100319879B1 KR100319879B1 (en) | 2002-08-24 |
Family
ID=19537849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980019477A KR100319879B1 (en) | 1998-05-28 | 1998-05-28 | Method of forming lower electrode of capacitor using dry etching of platinum group metal film |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6169009B1 (en) |
| JP (1) | JP3701129B2 (en) |
| KR (1) | KR100319879B1 (en) |
| TW (1) | TW536560B (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334528B1 (en) * | 1998-10-22 | 2002-09-05 | 주식회사 하이닉스반도체 | Capacitor Manufacturing Method of Ferroelectric Ram |
| KR100384867B1 (en) * | 2001-05-03 | 2003-05-23 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| KR100557646B1 (en) * | 1999-12-31 | 2006-03-10 | 주식회사 하이닉스반도체 | A method for forming a storage node of semiconductor device |
| KR100598161B1 (en) * | 1998-12-24 | 2006-09-18 | 주식회사 하이닉스반도체 | Method for forming charge storage electrode of capacitor |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4809961B2 (en) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP3993972B2 (en) * | 2000-08-25 | 2007-10-17 | 富士通株式会社 | Semiconductor device manufacturing method and semiconductor device |
| US6541385B2 (en) * | 2001-05-14 | 2003-04-01 | Sharp Laboratories Of America, Inc. | Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning |
| US6559001B2 (en) | 2001-05-30 | 2003-05-06 | International Business Machines Corporation | Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor |
| KR100825130B1 (en) * | 2001-07-06 | 2008-04-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Method of reducing particulates in a plasma etch chamber during a metal etching process |
| KR20030046925A (en) * | 2001-12-07 | 2003-06-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
| JP2003257942A (en) | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | Method for manufacturing semiconductor device |
| JP4865978B2 (en) | 2002-02-28 | 2012-02-01 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
| JP4014902B2 (en) | 2002-03-15 | 2007-11-28 | 富士通株式会社 | Manufacturing method of semiconductor device |
| KR100778851B1 (en) * | 2005-12-28 | 2007-11-22 | 동부일렉트로닉스 주식회사 | Method For Fabricating Metal-Insulator-Metal Capacitor In Semiconductor Device |
| JP4596167B2 (en) | 2006-02-24 | 2010-12-08 | セイコーエプソン株式会社 | Capacitor manufacturing method |
| US8541296B2 (en) * | 2011-09-01 | 2013-09-24 | The Institute of Microelectronics Chinese Academy of Science | Method of manufacturing dummy gates in gate last process |
| US11177438B2 (en) * | 2019-05-23 | 2021-11-16 | Tetramen Inc. | Patterning oxidation resistant electrode in crossbar array circuits |
| WO2022186941A1 (en) * | 2021-03-03 | 2022-09-09 | Applied Materials, Inc. | Selective barrier metal etching |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4566026A (en) * | 1984-04-25 | 1986-01-21 | Honeywell Inc. | Integrated circuit bimetal layer |
| JPH0284734A (en) * | 1987-10-27 | 1990-03-26 | Nec Corp | Manufacture of semiconductor device |
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| US4832787A (en) * | 1988-02-19 | 1989-05-23 | International Business Machines Corporation | Gas mixture and method for anisotropic selective etch of nitride |
| US5126008A (en) * | 1991-05-03 | 1992-06-30 | Applied Materials, Inc. | Corrosion-free aluminum etching process for fabricating an integrated circuit structure |
| JP3246707B2 (en) * | 1994-07-27 | 2002-01-15 | シャープ株式会社 | Ferroelectric film etching method |
| JP2639369B2 (en) * | 1994-12-22 | 1997-08-13 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| KR0168346B1 (en) * | 1994-12-29 | 1998-12-15 | 김광호 | Capacitor using high deelectric material and its fabrication method |
| CN1054702C (en) * | 1995-06-26 | 2000-07-19 | 现代电子产业株式会社 | Method for producing semiconductor device capacitor |
| JPH09260354A (en) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | Dry etching method |
| JP3388089B2 (en) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | Method of manufacturing nonvolatile semiconductor memory device |
| TW365691B (en) * | 1997-02-05 | 1999-08-01 | Samsung Electronics Co Ltd | Method for etching Pt film of semiconductor device |
| JPH10303309A (en) * | 1997-02-25 | 1998-11-13 | Sanyo Electric Co Ltd | Semiconductor device and manufacture thereof |
| KR100228533B1 (en) * | 1997-06-23 | 1999-11-01 | 윤종용 | Fusible fuse in semiconductor integrated circuit and manufacture thereof |
| US5972722A (en) * | 1998-04-14 | 1999-10-26 | Texas Instruments Incorporated | Adhesion promoting sacrificial etch stop layer in advanced capacitor structures |
-
1998
- 1998-05-28 KR KR1019980019477A patent/KR100319879B1/en not_active IP Right Cessation
- 1998-09-30 TW TW087116248A patent/TW536560B/en not_active IP Right Cessation
- 1998-11-18 JP JP32854598A patent/JP3701129B2/en not_active Expired - Fee Related
- 1998-12-02 US US09/203,337 patent/US6169009B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334528B1 (en) * | 1998-10-22 | 2002-09-05 | 주식회사 하이닉스반도체 | Capacitor Manufacturing Method of Ferroelectric Ram |
| KR100598161B1 (en) * | 1998-12-24 | 2006-09-18 | 주식회사 하이닉스반도체 | Method for forming charge storage electrode of capacitor |
| KR100557646B1 (en) * | 1999-12-31 | 2006-03-10 | 주식회사 하이닉스반도체 | A method for forming a storage node of semiconductor device |
| KR100384867B1 (en) * | 2001-05-03 | 2003-05-23 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW536560B (en) | 2003-06-11 |
| US6169009B1 (en) | 2001-01-02 |
| JP3701129B2 (en) | 2005-09-28 |
| JPH11354510A (en) | 1999-12-24 |
| KR100319879B1 (en) | 2002-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261967B1 (en) | Easy to remove hard mask layer for semiconductor device fabrication | |
| KR100319879B1 (en) | Method of forming lower electrode of capacitor using dry etching of platinum group metal film | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| KR19990007436A (en) | Integrated Circuit Capacitors & Memory | |
| US20040241940A1 (en) | Method for fabricating semiconductor device | |
| JP3729632B2 (en) | Method of etching platinum film of semiconductor device | |
| US6753133B2 (en) | Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide | |
| KR100224730B1 (en) | Method for forming kpotern of semiconductor device and method for manufacturing capacitor using the same | |
| KR100289389B1 (en) | Capacitor fabrication method of semiconductor device | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| KR20030065280A (en) | Semiconductor device and method of manufacturing the same | |
| KR100190055B1 (en) | White electrode manufacturing method of semiconductor device | |
| JP2000196032A (en) | Manufacture of capacitor and the capacitor | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| KR100353807B1 (en) | A method for forming lower electrode of high dielectrics capacitor | |
| KR100447109B1 (en) | Method for etching a storage node contact of semiconductor device | |
| KR100255660B1 (en) | Method for etching ir electrode | |
| KR20020000349A (en) | A method for forming a capacitor of a semiconductor device | |
| KR20000025529A (en) | White metal-platinum etching method by mask dimension variation | |
| KR100546275B1 (en) | Method for etching Pt layer of semicondutcor device | |
| KR100641923B1 (en) | A method for forming a capacitor of a semiconductor device | |
| JPH10313104A (en) | Method of manufacturing semiconductor device | |
| KR20030002907A (en) | Method of forming bottom electrode of capacitor | |
| KR20010018060A (en) | Method of manufacturing contact hole opening top node of ferroelectric capacitor | |
| KR20030002878A (en) | Method of forming bottom electrode of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |