KR19990086182A - Rim type phase reversal mask for manufacturing semiconductor device and method of manufacturing same - Google Patents

Rim type phase reversal mask for manufacturing semiconductor device and method of manufacturing same Download PDF

Info

Publication number
KR19990086182A
KR19990086182A KR1019980019043A KR19980019043A KR19990086182A KR 19990086182 A KR19990086182 A KR 19990086182A KR 1019980019043 A KR1019980019043 A KR 1019980019043A KR 19980019043 A KR19980019043 A KR 19980019043A KR 19990086182 A KR19990086182 A KR 19990086182A
Authority
KR
South Korea
Prior art keywords
trench
phase inversion
mask
inversion region
wide width
Prior art date
Application number
KR1019980019043A
Other languages
Korean (ko)
Other versions
KR100532382B1 (en
Inventor
손창진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980019043A priority Critical patent/KR100532382B1/en
Publication of KR19990086182A publication Critical patent/KR19990086182A/en
Application granted granted Critical
Publication of KR100532382B1 publication Critical patent/KR100532382B1/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/29Rim PSM or outrigger PSM; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 장치 제조용 림형 위상 반전 마스크 및 그 제조 방법을 개시한다. 본 발명의 일 관점은, 넓은 폭 및 좁은 폭을 가지는 장방형의 트렌치(trench)가 형성된 마스크(mask) 기판, 및 트렌치의 넓은 폭 방향으로 트렌치에 일정 간격 이격되어 마스크 기판 상이 노출된 위상 반전 영역을 형성하며 트렌치 주변의 마스크 기판 상에 형성된 차광막 패턴 등을 구비한다. 위상 반전 영역은 트렌치의 넓은 폭 방향으로 트렌치의 넓은 폭에 비해 좁은 폭을 가진다. 더욱이, 위상 반전 영역은 장방형으로 트렌치의 넓은 폭 방향으로 넓은 폭을 가진다. 차광막 패턴은 트렌치의 좁은 폭 방향으로 트렌치에 접한다.Disclosed are a rim type phase inversion mask for manufacturing a semiconductor device and a method of manufacturing the same. According to an aspect of the present invention, a mask substrate having a rectangular trench having a wide width and a narrow width is formed, and a phase reversal region in which the trench is spaced apart from the trench in a wide width direction of the trench and exposed on the mask substrate. And a light shielding film pattern formed on the mask substrate around the trench. The phase inversion region has a narrow width in comparison with the wide width of the trench in the wide width direction of the trench. Moreover, the phase inversion region has a rectangular shape and has a wide width in the wide width direction of the trench. The light shielding film pattern contacts the trench in the narrow width direction of the trench.

Description

반도체 장치 제조용 림형 위상 반전 마스크 및 그 제조 방법Rim type phase reversal mask for semiconductor device manufacture and method of manufacturing same

본 발명은 반도체 장치에 관한 것으로, 특히 림형 위상 반전 마스크(rim typed phase shift mask) 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a rim type phase shift mask and a method of manufacturing the same.

반도체 장치가 고집적화됨에 따라 작은 크기의 콘택홀(small contact hole) 등과 같은 패턴을 형성하는 공정을 수행하기가 어려워지고 있다. 특히, 1기가 디램(Giga DRAM) 이상으로 반도체 장치가 고집적화됨에 따라 마스크 상에 콘택홀을 구현하기가 어려워지고 있다. 이에 따라, 마스크 상에서 형성된 콘택홀 등과 같은 패턴에 비해 반도체 기판 상에 보다 작은 패턴을 형성할 수 있는 방법이 요구되고 있다.As semiconductor devices are highly integrated, it is difficult to perform a process of forming a pattern such as a small contact hole. In particular, as semiconductor devices are highly integrated with more than one giga DRAM, it is difficult to implement contact holes on a mask. Accordingly, there is a demand for a method capable of forming a smaller pattern on a semiconductor substrate as compared with a pattern such as a contact hole formed on a mask.

이러한 방법들 중의 하나로 림형 위상 반전 마스크를 이용하는 패턴 형성 방법이 제시되고 있다. 특히, 고립형 콘택홀(isolated contact hole)을 형성하는 방법으로 상기 림형 위상 반전 마스크를 이용하는 방법이 효과적으로 이용되고 있다. 도 1 및 도 2는 종래의 림형 위상 반전 마스크를 설명하기 위해서 도시한 평면도 및 단면도이다. 도 3은 림형 위상 반전 마스크를 투과한 빛의 위치에 따른 진폭을 나타내는 그래프이다.As one of these methods, a pattern forming method using a rim phase inversion mask has been proposed. In particular, the method of using the rim type phase reversal mask is effectively used as a method of forming an isolated contact hole. 1 and 2 are a plan view and a cross-sectional view for explaining a conventional rim phase inversion mask. 3 is a graph showing the amplitude according to the position of the light transmitted through the rim phase inversion mask.

구체적으로, 도 1에 도시된 바와 같이 종래의 림형 위상 반전 마스크는 마스크 기판(10)에 빛이 투과하는 트렌치(trench;30)를 구비하고 있다. 상기 트렌치(30)의 둘레에는 차광막 패턴(20)이 형성되고, 상기 차광막 패턴(20)은 상기 트렌치(30)에 일정 간격 이격되어 상기 트렌치(30)에 접하는 상기 마스크 기판(10)의 일부를 노출하고 있다. 상기 노출되는 마스크 기판(10)의 일부를 투과하는 빛은 상기 트렌치(30)를 투과하는 빛과 대략 180°정도의 위상차를 가지게 된다. 따라서, 상기 마스크 기판(10)의 노출되는 일부는 위상 반전 영역(15)이 된다. 이때, 상기 위상 반전 영역(15)은 트렌치(30)의 X방향 및 Y방향에 따라 ΔX 및 ΔY의 폭을 일정하게 가진다.Specifically, as shown in FIG. 1, the conventional rim type phase inversion mask includes a trench 30 through which light passes through the mask substrate 10. A light shielding film pattern 20 is formed around the trench 30, and the light shielding film pattern 20 is partially spaced apart from the trench 30 by a portion of the mask substrate 10 contacting the trench 30. Exposed Light passing through a portion of the exposed mask substrate 10 has a phase difference of about 180 ° with light passing through the trench 30. Thus, the exposed portion of the mask substrate 10 becomes the phase inversion region 15. At this time, the phase inversion region 15 has a constant width of ΔX and ΔY along the X and Y directions of the trench 30.

이와 같은 림형 위상 반전 영역(15)을 투과하는 빛은 도 3에 도시된 바와 같이 트렌치(30)의 경계부에서 트렌치(30)를 투과하는 빛과 상쇄 간섭을 일으키게 된다. 즉, 트렌치(30)를 투과하는 빛과 위상 반전 영역(15)을 투과하는 빛은 도 3의 (a)에 도시된 바와 같이 진폭(amplitude)에 있어서 반대의 위상을 가진다. 이에 따라, 반도체 기판 상에 도입되는 빛의 진폭은 도 3의 (b)에 도시된 바와 같이 상호 반대의 위상을 가지게 되고, 상호 간섭에 의해서 도 3의 (c)에 도시한 바와 같이 경계부에서의 빛의 세기가 0이 될 수 있다. 이에 따라, 반도체 기판 상에 선택적으로 입사하는 빛의 해상도 또는 초점 거리(depth of focus)가 향상되어 반도체 기판 상에 형성되는 패턴의 해상도가 증가하게 된다.As shown in FIG. 3, the light passing through the rim phase inversion region 15 causes a destructive interference with the light passing through the trench 30 at the boundary of the trench 30. That is, the light passing through the trench 30 and the light passing through the phase inversion region 15 have opposite phases in amplitude as shown in FIG. As a result, the amplitude of the light introduced onto the semiconductor substrate has a phase opposite to each other as shown in FIG. 3 (b), and at the boundary as shown in FIG. 3 (c) due to mutual interference. The light intensity can be zero. As a result, the resolution or depth of focus of light selectively incident on the semiconductor substrate is improved to increase the resolution of the pattern formed on the semiconductor substrate.

이때, 상호 간섭되는 빛의 양은 상기 위상 반전 영역(15)의 선폭 등에 의해서 결정된다. 이에 따라, 균일한 크기를 가지는 콘택홀을 구현하기 위해서는 상기 위상 반전 영역(15)의 폭은 균일하게 형성되어야 한다. 상기 위상 반전 영역(15)을 형성시키는 방법은 다음과 같이 수행된다. 예컨대, 2차례에 걸쳐 전자빔(electron beam) 노광을 이용하는 사진 공정, 즉, 전자 빔 2차 노광을 수행함으로써 트렌치(30)에 일정 간격 이격된 차광막 패턴(20)을 형성한다. 이에 따라, 마스크 기판(10)의 트렌치(30)에 접하는 일부가 일정한 폭으로 노출되어 위상 반전 영역(15)이 된다.At this time, the amount of light interfering with each other is determined by the line width or the like of the phase inversion region 15. Accordingly, in order to implement a contact hole having a uniform size, the width of the phase inversion region 15 should be uniformly formed. The method of forming the phase inversion region 15 is performed as follows. For example, the light shielding film pattern 20 spaced a predetermined distance from the trench 30 is formed by performing a photolithography process using electron beam exposure twice, that is, electron beam secondary exposure. As a result, a part of the mask substrate 10 that contacts the trench 30 is exposed to a predetermined width to form the phase inversion region 15.

이때, 상기 위상 반전 영역(15)은 상기 트렌치(30)의 주위를 둘러싸며 형성된다. 더욱이 상기 위상 반전 영역(15)은 매우 좁은 폭을 가지도록 형성된다. 따라서, 위상 반전 영역(15)의 폭이 일정하도록 상기 차광막 패턴(20)을 형성하는 것은 매우 어렵다. 따라서, 상기 위상 반전 영역(15)의 폭이 불균일해지는 불량이 발생할 수 있어, 위상 반전 영역(15)의 폭을 일정하게 조절하기가 어렵다. 상기한 바와 같이 위상 반전 영역(15)의 폭이 균일하게 일정한 폭으로 조절되지 못하면 반도체 기판 상에 형성되는 콘택홀 등과 같은 패턴의 임계 선폭(critical dimension)이 불균일해질 수 있다.In this case, the phase inversion region 15 is formed surrounding the trench 30. Furthermore, the phase inversion region 15 is formed to have a very narrow width. Therefore, it is very difficult to form the light shielding film pattern 20 so that the width of the phase inversion region 15 is constant. Therefore, a defect may occur in which the width of the phase inversion region 15 is uneven, and it is difficult to constantly adjust the width of the phase inversion region 15. As described above, if the width of the phase inversion region 15 is not uniformly adjusted to a constant width, the critical dimension of a pattern such as a contact hole formed on the semiconductor substrate may become uneven.

본 발명이 이루고자 하는 기술적 과제는 위상 반전 영역의 폭을 균일하게 형성할 수 있어 반도체 기판 상에 형성되는 고립 콘택홀 등과 같은 패턴의 해상도의 증가 또는 초점 거리의 향상을 구현할 수 있는 반도체 장치 제조용 림형 위상 반전 마스크를 제공하는 데 있다.The technical problem to be achieved by the present invention is that the width of the phase inversion region can be formed uniformly, and thus the rim phase for manufacturing a semiconductor device capable of realizing an increase in the resolution or an improvement in the focal length of a pattern such as an isolated contact hole formed on the semiconductor substrate. To provide an inversion mask.

본 발명이 이루고자 하는 다른 기술적 과제는 위상 반전 영역의 폭을 균일하게 형성할 수 있어 반도체 기판 상에 형성되는 고립 콘택홀 등과 같은 패턴의 해상도의 증가 또는 초점 거리의 향상을 구현할 수 있는 반도체 장치 제조용 림형 위상 반전 마스크 제조 방법을 제공하는 데 있다.Another technical problem to be solved by the present invention is to form the width of the phase inversion region uniformly, so that a rim type for manufacturing a semiconductor device capable of realizing an increase in the resolution or an improvement in the focal length of a pattern such as an isolated contact hole formed on a semiconductor substrate. The present invention provides a method for manufacturing a phase inversion mask.

도 1 내지 도 3은 종래의 림형 위상 반전 마스크(rim typed phase shift mask)를 설명하기 위해서 개략적으로 도시한 도면들이다.1 to 3 are schematic views illustrating a conventional rim typed phase shift mask.

도 4 내지 도 6은 본 발명의 실시예에 따르는 림형 위상 반전 마스크를 설명하기 위해서 개략적으로 도시한 도면들이다.4 to 6 are schematic views for explaining a rim type phase inversion mask according to an embodiment of the present invention.

도 7 내지 도 13은 본 발명의 실시예에 따르는 림형 위상 반전 마스크의 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.7 to 13 are cross-sectional views schematically illustrating a method of manufacturing a rim type phase reversal mask according to an embodiment of the present invention.

도 14 내지 도 16은 본 발명의 실시예에 따르는 림형 위상 반전 마스크를 도입하여 콘택홀을 형성하는 경우의 효과를 설명하기 위해서 도시한 도면들이다.14 to 16 are diagrams for explaining the effect of forming a contact hole by introducing a rim phase inversion mask according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 마스크 기판 150 : 위상 반전 영역100 mask substrate 150 phase inversion region

200 : 차광막 패턴 215 : 차광막 제1패턴200: light shielding film pattern 215: light shielding film first pattern

300 : 트렌치(trench) 415 : 제1포토레지스트 패턴300: trench 415: first photoresist pattern

455 : 제2포토레지스트 패턴455: second photoresist pattern

상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 넓은 폭 및 좁은 폭을 가지는 장방형의 트렌치가 형성된 마스크 기판, 및 상기 트렌치의 넓은 폭 방향으로 상기 트렌치에 일정 간격 이격되어 상기 마스크 기판 상이 노출된 위상 반전 영역을 형성하며 상기 트렌치 주변의 마스크 기판 상에 형성된 차광막 패턴 등을 구비하는 반도체 장치 제조용 림형 위상 반전 마스크를 제공한다. 상기 위상 반전 영역은 상기 트렌치의 넓은 폭 방향으로 상기 트렌치의 넓은 폭에 비해 좁은 폭을 가진다. 더욱이, 상기 위상 반전 영역은 장방형으로 상기 트렌치의 넓은 폭 방향으로 넓은 폭을 가진다. 상기 차광막 패턴은 상기 트렌치의 좁은 폭 방향으로 상기 트렌치에 접한다.According to an aspect of the present invention for achieving the above technical problem, a mask substrate having a rectangular trench having a wide width and a narrow width is formed, and the mask substrate is exposed by being spaced apart at regular intervals in the wide width direction of the trench. A rim type phase reversal mask for manufacturing a semiconductor device, including a light blocking film pattern formed on a mask substrate around the trench and forming a phase reversal region, is provided. The phase inversion region has a narrow width in comparison with the wide width of the trench in the wide width direction of the trench. Further, the phase inversion region is rectangular and has a wide width in the wide width direction of the trench. The light blocking layer pattern contacts the trench in a narrow width direction of the trench.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 관점은, 마스크 기판 상에 차광막을 형성한다. 상기 차광막 및 상기 마스크 기판을 선택적으로 패터닝하며 하부의 마스크 기판에 넓은 폭 및 좁은 폭을 가지는 장방형의 트렌치를 형성하고 상기 트렌치에 접하는 차광막 제1패턴을 형성한다. 상기 트렌치의 넓은 폭 방향으로 상기 트렌치에 접하는 상기 차광막 제1패턴의 일부를 선택적으로 패터닝하여 상기 마스크 기판 상의 일부를 노출하여 위상 반전 영역을 설정하는 차광막 제2패턴을 형성한다. 상기 위상 반전 영역은 상기 트렌치의 넓은 폭 방향으로 상기 트렌치의 넓은 폭에 비해 좁은 폭을 가진다. 상기 위상 반전 영역은 장방형으로 상기 트렌치의 넓은 폭 방향으로 넓은 폭을 가진다.Another aspect of the present invention for achieving the above technical problem is to form a light shielding film on a mask substrate. The light blocking film and the mask substrate are selectively patterned, and a rectangular trench having a wide width and a narrow width is formed on a lower mask substrate, and a light blocking film first pattern is formed to contact the trench. A part of the light blocking film first pattern that contacts the trench is selectively patterned in a wide width direction of the trench to expose a part of the mask substrate to form a light blocking film second pattern that sets a phase inversion region. The phase inversion region has a narrow width in comparison with the wide width of the trench in the wide width direction of the trench. The phase inversion region is rectangular and has a wide width in the wide width direction of the trench.

본 발명에 따르면, 위상 반전 영역의 폭을 균일하게 형성할 수 있어 반도체 기판 상에 형성되는 고립 콘택홀 등과 같은 패턴의 해상도의 증가 또는 초점 거리의 향상을 구현할 수 있다.According to the present invention, it is possible to uniformly form the width of the phase inversion region to implement an increase in the resolution of the pattern or the focal length, such as an isolated contact hole formed on the semiconductor substrate.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the thickness of the film and the like in the drawings are exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings mean the same elements. Also, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.

도 3은 본 발명의 실시예에 의한 림형 위상 반전 마스크의 평면을 개략적으로 나타내고, 도 4는 도 3의 Ⅴ-Ⅴ´에 따르는 단면을 개략적으로 나타내며, 도 5는 Ⅵ-Ⅵ´에 따르는 단면을 개략적으로 나타낸다.3 schematically shows a plane of a rim type phase reversal mask according to an embodiment of the present invention, FIG. 4 schematically shows a cross section according to VV ′ of FIG. 3, and FIG. 5 shows a cross section according to VI-VI ′. Shown schematically.

구체적으로, 본 발명의 실시예에 따르는 림형 위상 반전 마스크는 마스크 기판(100), 차광막 패턴(200) 및 위상 반전 영역(150) 등으로 이루어진다.Specifically, the rim type phase reversal mask according to the embodiment of the present invention includes a mask substrate 100, a light shielding pattern 200, a phase reversal region 150, and the like.

마스크 기판(100)에는 트렌치(300)가 형성되어 있어, 상기 트렌치(300)으로 빛이 투과하여 반도체 기판 상의 포토레지스트막의 일정 영역을 선택적으로 노광시킨다. 상기 포토레지스트막의 일정 영역을 일정한 형상, 예컨대, 고립 콘택홀 등에서와 같은 원형의 형상으로 노광시키기 위해서, 상기 트렌치(300)의 일정한 형상, 예컨대, 도 1에 도시된 바와 같이 넓은 폭 및 좁은 폭을 가지는 장방형으로 형성된다.A trench 300 is formed in the mask substrate 100, and light passes through the trench 300 to selectively expose a predetermined region of the photoresist film on the semiconductor substrate. In order to expose a certain area of the photoresist film in a constant shape, for example, a circular shape such as an isolated contact hole, a constant shape of the trench 300, for example, a wide width and a narrow width as shown in FIG. Branches are formed in a rectangle.

차광막 패턴(200)은 상기 트렌치(300)의 주위를 둘러싸며 형성된다. 상기 차광막 패턴(200)은 크롬막(Cr layer) 등으로 형성되어 마스크 기판(100)에 입사되는 빛을 선택적으로 차광한다. 상기 차광막 패턴(200)은 상기 트렌치(300)의 대향하는 어느 두 부위에만 접하고 다른 대향하는 두 부위, 예컨대, 장방형으로 형성된 트렌치(300)의 넓은 폭 방향으로 상기 트렌치(300)의 상, 하부에 일정 간격 이격되어 형성된다. 따라서, 상기 넓은 폭 방향으로 상기 트렌치(300)에 접하는 상기 마스크 기판(100)의 일부는 노출된다. 상기 노출된 마스크 기판(100)의 일부를 투과하는 빛은 상기 트렌치(300)를 투과하는 빛과 위상차, 예컨대 대략 180°의 위상차를 가진다. 따라서, 상기 노출된 마스크 기판(100)의 일부는 위상 반전 영역(150)을 형성한다.The light blocking layer pattern 200 is formed to surround the trench 300. The light shielding pattern 200 is formed of a chromium layer to selectively shield light incident on the mask substrate 100. The light blocking layer pattern 200 may contact only two opposite portions of the trench 300 and may be disposed on upper and lower portions of the trench 300 in a wide width direction of the two opposite portions, for example, a rectangular trench 300. It is formed at regular intervals apart. Therefore, a portion of the mask substrate 100 in contact with the trench 300 in the wide width direction is exposed. Light passing through a portion of the exposed mask substrate 100 has a phase difference, for example, about 180 °, with light passing through the trench 300. Thus, a portion of the exposed mask substrate 100 forms a phase inversion region 150.

상기 위상 반전 영역은(150)은 상기 트렌치(300)의 좁은 폭과 동일한 폭으로 형성된다. 따라서, 상기 트렌치(300)의 좁은 폭 방향으로는 도 5에 도시된 바와 같이 위상 반전 영역(150)이 형성되지 않는다. 이에 따라, 상기 차광막 패턴(200)이 트렌치(100)의 에지(edge)에 직접 접한다. 한편, 상기 트렌치(300)의 넓은 폭 방향으로는 도 6에 도시된 바와 같이 위상 반전 영역(150)이 형성된다.The phase inversion region 150 is formed to have the same width as the narrow width of the trench 300. Therefore, the phase inversion region 150 is not formed in the narrow width direction of the trench 300 as shown in FIG. 5. Accordingly, the light blocking layer pattern 200 directly contacts an edge of the trench 100. Meanwhile, as illustrated in FIG. 6, the phase inversion region 150 is formed in the wide width direction of the trench 300.

이와 같이 상기 위상 반전 영역(150)은 트렌치(300)의 어느 대향하는 두 부위에서만 형성된다. 따라서, 상기 트렌치(300)를 좁은 고립 콘택홀 등에 적절하게 어느 일 방향으로 좁은 폭으로 형성하고 다른 방향으로 넓은 폭으로 형성한다. 상기 넓은 폭 방향으로는 위상 반전 영역(150)이 형성되므로, 상기 위상 반전 영역(150)을 투과하는 빛과 상기 트렌치(300)를 투과하는 빛과의 간섭에 의해서 반도체 기판 상에 형성되는 상(image)은 향상된 해상도를 가질 수 있다. 더하여, 초점 거리의 증가를 구현할 수 있다. 이에 따라, 작은 크기의 고립 콘택홀 등과 같은 패턴이 향상된 프로파일을 가지며 형성될 수 있다.As such, the phase inversion region 150 is formed only at two opposing portions of the trench 300. Accordingly, the trench 300 is formed to have a narrow width in one direction and to have a wide width in the other direction as appropriate. Since the phase inversion region 150 is formed in the wide width direction, an image formed on the semiconductor substrate by interference between light passing through the phase inversion region 150 and light passing through the trench 300 ( image) may have an enhanced resolution. In addition, an increase in focal length may be realized. Accordingly, a pattern such as a small sized isolated contact hole may be formed with an improved profile.

더욱이, 상기 위상 반전 영역(150)은 상기 트렌치(300)의 넓은 폭 보다는 좁은 폭을 상기 트렌치(300)의 넓은 폭 방향으로 가진다. 즉, 도 4의 ΔY는 상기 트렌치(300)의 넓은 폭 보다 좁은 폭으로 형성된다. 더하여, 상기 위상 반전 영역(150)은 상기 트렌치(300)의 넓은 폭 방향으로 넓은 폭을 가지는 장방형으로 형성된다.In addition, the phase inversion region 150 has a narrower width than the wide width of the trench 300 in the wide width direction of the trench 300. That is, ΔY of FIG. 4 is formed to have a narrower width than that of the trench 300. In addition, the phase inversion region 150 is formed in a rectangle having a wide width in the wide width direction of the trench 300.

이와 같은 상기 위상 반전 영역(150)의 폭 ΔY의 크기에 의해서 반도체 기판 상에 형성되는 상(image)의 크기, 즉, 반도체 기판 상에 형성되는 콘택홀 등의 크기가 결정된다. 즉, 상기 ΔY의 크기가 커질수록, 상기 트렌치(300)를 투과한 빛과 간섭되는 빛의 양은 커지게 된다. 이에 따라, 마스크 기판을 투과하여 반도체 기판 상에 형성되는 상(image)의 크기는 작아진다. 따라서, 보다 작은 크기의 콘택홀 등과 같은 패턴을 형성할 수 있다.The size of the image formed on the semiconductor substrate, that is, the size of the contact hole formed on the semiconductor substrate is determined by the size of the width ΔY of the phase inversion region 150. That is, as the size of ΔY increases, the amount of light that interferes with the light transmitted through the trench 300 increases. As a result, the size of an image transmitted through the mask substrate and formed on the semiconductor substrate is reduced. Therefore, a pattern such as a smaller sized contact hole can be formed.

이에 따라, 상기 트렌치(300)의 넓은 폭을 조절하여 위상 반전 영역(150)의 폭 ΔY의 크기를 보다 넓게 설정할 수 있다. 따라서, 상기 위상 반전 영역(150)을 형성하는 공정, 예컨대 2차례에 걸친 전자빔 노광을 이용하는 사진 공정의 공정 마진을 보다 더 확보할 수 있다. 이에 따라, 상기 위상 반전 영역(150)의 폭을 보다 균일하게 유지할 수 있어 위상 반전 영역(150)의 폭이 변화되는 것을 방지할 수 있다. 따라서, 반도체 기판 상에 형성되는 콘택홀 등과 같은 패턴을 보다 균일하게 구현할 수 있어 상기 콘택홀 등과 같은 패턴의 임계 선폭의 변화를 방지할 수 있다. 더욱이, 상기한 위상 반전 영역(150)은 트렌치(300)의 어느 한 방향, 즉, 상하 방향으로만 형성되므로, 그 형성 공정에서 불량이 발생할 확률을 줄일 수 있다.Accordingly, the width ΔY of the phase inversion region 150 may be set wider by adjusting the wide width of the trench 300. Therefore, the process margin of the process of forming the phase inversion region 150, for example, the photolithography process using two electron beam exposures can be further secured. Accordingly, the width of the phase inversion region 150 can be maintained more uniformly, thereby preventing the width of the phase inversion region 150 from changing. Therefore, a pattern such as a contact hole formed on the semiconductor substrate may be more uniformly implemented, thereby preventing a change in the threshold line width of the pattern such as the contact hole. Furthermore, since the phase inversion region 150 is formed only in one direction of the trench 300, that is, in the up and down direction, it is possible to reduce the probability of a defect occurring in the formation process.

도 7 내지 도 13은 본 발명의 실시예에 의한 림형 위상 반전 마스크 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 도 7내지 도 13은 도 4의 Ⅵ-Ⅵ´의 절단선을 기준으로 단면을 묘사한다.7 to 13 are cross-sectional views schematically illustrating a method of manufacturing a rim type phase reversal mask according to an embodiment of the present invention. 7 to 13 illustrate a cross section based on the cut line of VI-VI ′ of FIG. 4.

도 7은 마스크 기판(100) 상에 차광막(210)을 형성하는 단계를 개략적으로 나타낸다.7 schematically illustrates a step of forming the light blocking film 210 on the mask substrate 100.

구체적으로, 석영(quartz) 등과 같은 빛이 투과할 수 있는 물질 등으로 이루어진 마스크 기판(100) 상에 차광막(210)을 형성한다. 다음에, 상기 차광막(210) 상에 제1포토레지스트막(410)을 형성한다.Specifically, the light shielding film 210 is formed on the mask substrate 100 made of a material through which light, such as quartz, can pass. Next, a first photoresist film 410 is formed on the light shielding film 210.

도 8은 차광막(210) 상에 제1포토레지스트 패턴(415)을 형성하는 단계를 개략적으로 나타낸다.FIG. 8 schematically illustrates a step of forming the first photoresist pattern 415 on the light blocking film 210.

구체적으로, 차광막(210) 상에 형성된 제1포토레지스트막(410)을 선택적으로 노광한다. 이때, 매질로 전자빔을 이용하는 전자빔 노광을 이용한다. 다음에, 상기 노광된 제1포토레지스트막(410)을 현상하여 차광막(210)을 선택적으로 일부 노출하는 제1포토레지스트 패턴(415)을 형성한다.Specifically, the first photoresist film 410 formed on the light shielding film 210 is selectively exposed. At this time, electron beam exposure using an electron beam as a medium is used. Next, the exposed first photoresist film 410 is developed to form a first photoresist pattern 415 selectively selectively exposing the light blocking film 210.

도 9는 차광막(210)을 패터닝하여 차광막 제1패턴(215)을 형성하는 단계를 개략적으로 나타낸다.9 schematically illustrates a step of forming the light blocking film first pattern 215 by patterning the light blocking film 210.

구체적으로, 제1포토레지스트 패턴(415)을 식각 마스크(etch mask)로 이용하여 노출되는 차광막(210)을 식각하여 제거한다. 이에 따라, 제1포토레지스트 패턴(415)이 노출하는 폭 정도로 하부의 마스크 기판(100)의 일부를 선택적으로 노출하는 차광막 제1패턴(215)이 형성된다.In detail, the light blocking film 210 exposed by using the first photoresist pattern 415 as an etch mask is etched and removed. As a result, the light shielding film first pattern 215 is formed to selectively expose a portion of the mask substrate 100 below the width of the first photoresist pattern 415.

도 10은 트렌치(300)를 형성하는 단계를 개략적으로 나타낸다.10 schematically illustrates forming trench 300.

구체적으로, 제1포토레지스트 패턴(415)을 식각 마스크로 이용하여 노출되는 마스크 기판(100)의 일부를 선택적으로 식각 한다. 예컨대, 건식 식각 방법 등을 이용하여 노출되는 마스크 기판(100)을 일정 깊이로 식각하여 트렌치(300)를 형성한다. 이때, 상기 트렌치(300)는 도 4 내지 도 6에 도시된 바와 같이 장방형으로 형성되는 것이 바람직하다. 즉, 넓은 폭 및 좁은 폭을 가지도록 형성된다. 도 10 등은 넓은 폭 방향으로의 단면을 도시하고 있다. 이후에, 상기 제1포토레지스트 패턴(415)을 제거한다.Specifically, a portion of the mask substrate 100 exposed is selectively etched using the first photoresist pattern 415 as an etching mask. For example, the trench 300 is formed by etching the mask substrate 100 exposed to a predetermined depth by using a dry etching method. At this time, the trench 300 is preferably formed in a rectangular shape as shown in FIGS. That is, it is formed to have a wide width and a narrow width. 10 and the like show cross sections in a wide width direction. Thereafter, the first photoresist pattern 415 is removed.

도 11은 차광막 제1패턴(215) 및 트렌치(300)를 덮는 제2포토레지스트막(450)을 형성하는 단계를 개략적으로 나타낸다.FIG. 11 schematically illustrates a step of forming the second photoresist film 450 covering the light blocking film first pattern 215 and the trench 300.

구체적으로, 제1포토레지스트 패턴(415)이 제거된 결과물 전면에 제2포토레지스트막(450)을 도포한다. 이때, 상기 제2포토레지스트막(450)은 상기 차광막 제1패턴(215) 및 트렌치(300) 등에 의한 단차가 극복되는 두께 정도로 형성된다.In detail, the second photoresist layer 450 is coated on the entire surface of the resultant from which the first photoresist pattern 415 is removed. In this case, the second photoresist film 450 is formed to a thickness such that the step difference caused by the light blocking film first pattern 215 and the trench 300 is overcome.

도 12는 차광막 제1패턴(215) 상에 제2포토레지스트 패턴(455)을 형성하는 단계를 개략적으로 나타낸다.FIG. 12 schematically illustrates a step of forming the second photoresist pattern 455 on the light blocking film first pattern 215.

구체적으로, 차광막 제1패턴(215) 및 트렌치(300)를 덮는 제2포토레지스트막(450)을 선택적으로 노광한다. 이때, 매질로 전자빔을 이용하는 전자빔 노광 등을 이용한다. 다음에, 상기 노광된 제2포토레지스트막(450)을 현상하여 차광막 제1패턴(215)의 상기 트렌치(300)에 접하는 일부를 선택적으로 노출하는 제2포토레지스트 패턴(455)을 형성한다. 이때, 상기 노출되는 차광막 제1패턴(215)의 일부는 상기 트렌치(300)의 넓은 폭 방향으로 상기 트렌치(300)의 에지에 접하는 일부분이다.Specifically, the second photoresist film 450 covering the light blocking film first pattern 215 and the trench 300 is selectively exposed. At this time, electron beam exposure using an electron beam as a medium is used. Next, the exposed second photoresist film 450 is developed to form a second photoresist pattern 455 selectively exposing a portion of the light blocking film first pattern 215 that contacts the trench 300. In this case, a portion of the exposed light blocking film first pattern 215 may be a portion in contact with an edge of the trench 300 in the wide width direction of the trench 300.

도 13은 노출되는 차광막 제1패턴(215)의 일부를 제거하여 차광막 패턴(200)을 형성하는 단계를 개략적으로 나타낸다.FIG. 13 schematically illustrates a step of forming the light shielding film pattern 200 by removing a portion of the light shielding film first pattern 215 that is exposed.

구체적으로, 제2포토레지스트 패턴(455)을 식각 마스크로 이용하여 노출되는 차광막 제1패턴(215)의 일부를 제거하여 하부의 마스크 기판(100)의 일부를 노출시키는 차광막 제2패턴, 즉, 차광막 패턴(200)을 형성한다. 노출되는 마스크 기판(100) 일부는 트렌치(300)의 넓은 폭 방향으로 상기 트렌치(300)의 에지에 접하는 영역이다. 이와 같은 노출되는 마스크 기판(100)의 일부는 위상 반전 영역(150)으로 이용된다.In detail, a part of the light blocking film first pattern 215 exposed using the second photoresist pattern 455 as an etching mask is removed to expose a part of the lower mask substrate 100. The light shielding film pattern 200 is formed. A portion of the mask substrate 100 exposed is a region in contact with the edge of the trench 300 in the wide width direction of the trench 300. A portion of the exposed mask substrate 100 is used as the phase inversion region 150.

상술한 바와 같이 위상 반전 영역(150)이 도 4 내지 도 6에 도시한 바와 같이 트렌치(300)의 어느 일 방향, 예컨대, 넓은 폭 방향으로 상기 트렌치(300)에 접하여 형성된다. 그리고, 상기 트렌치(300)의 좁은 폭 방향으로는 형성되지 않는다. 따라서, 트렌치(300)의 주위를 둘러싸는 위상 반전 영역을 형성하는 경우에 비해 공정이 단순하다. 이에 따라, 상기 위상 반전 영역(150)의 폭이 공정 불량 등에 의해서 변화될 확률이 감소한다.As described above, the phase inversion region 150 is formed in contact with the trench 300 in one direction of the trench 300, for example, in a wide width direction, as illustrated in FIGS. 4 to 6. In addition, the trench 300 is not formed in the narrow width direction. Therefore, the process is simple as compared with the case of forming a phase inversion region surrounding the trench 300. Accordingly, the probability that the width of the phase inversion region 150 is changed due to a process defect or the like is reduced.

더욱이, 도 4 내지 도 6을 참조하여 설명한 바와 같이 상기 위상 반전 영역(150)의 폭은 트렌치(300)의 넓은 폭에 따라 그 크기가 정해진다. 즉, 상기 트렌치(300)의 넓은 폭의 크기를 크게 하면, 상기 위상 반전 영역(150)의 폭을 크게하여 상쇄 간섭되는 빛의 양을 크게할 수 있다. 이에 따라, 반도체 기판 상에 형성되는 상(image)의 크기를 작게 유지하며, 상기 위상 반전 영역(150)의 폭을 넓힐 수 있다. 따라서, 위상 반전 영역(150)을 형성하는 공정의 공정 마진을 보다 더 확보할 수 있어, 위상 반전 영역(150)의 폭의 변화 발생을 방지할 수 있다. 따라서, 반도체 기판 상에 형성되는 고립 콘택홀 등과 같은 패턴의 임계 선폭의 변화를 방지할 수 있다.In addition, as described with reference to FIGS. 4 to 6, the width of the phase inversion region 150 is determined according to the wide width of the trench 300. That is, when the size of the wide width of the trench 300 is increased, the width of the phase inversion region 150 may be increased to increase the amount of light interfering with each other. Accordingly, the size of the image formed on the semiconductor substrate can be kept small and the width of the phase inversion region 150 can be widened. Therefore, the process margin of the process of forming the phase inversion region 150 can be further secured, and a change in the width of the phase inversion region 150 can be prevented. Therefore, it is possible to prevent a change in the critical line width of the pattern such as an isolated contact hole or the like formed on the semiconductor substrate.

도 14 내지 도 16은 본 발명의 실시예에 의한 림형 위상 반전 마스크를 이용하는 경우의 효과를 설명하기 위해서 개략적으로 도시한 도면들이다.14 to 16 are schematic views for explaining the effect of using a rim phase inversion mask according to an embodiment of the present invention.

도 14는 본 발명의 실시예에 의한 림형 위상 반전 마스크를 이용하는 경우의 포토레지스트 패턴 프로파일(photoresist profile)의 평면(top-view)을 개략적으로 나타낸다.FIG. 14 schematically shows a top-view of a photoresist profile when using a rim phase inversion mask according to an embodiment of the present invention.

구체적으로, 장방형의 트렌치(300), 위상 반전 영역(150) 및 차광막 패턴(200) 등과 같은 레이아웃(layout)을 가지는 본 발명의 실시예에 따르는 림형 위상 반전 마스크를 도입하는 조건으로 실사(simulation)한다. 이때, 상기 실사는 도 14의 X축 Y축의 단위로 ㎛의 조건을 사용하고, 노광 조건은 파장(λ)이 대략 248㎚의 빛을 이용하고, 개구수(NA;Number of Aperture)를 0.6으로 하는 컨벤셔널(conventional) 조명계를 이용한다. 이와 같은 실사 결과 원형의 콘택홀(600)이 가지는 포토레지스트 패턴이 반도체 기판 상에 구현된다.Specifically, a simulation is performed under the condition of introducing a rim type phase inversion mask according to an embodiment of the present invention having a layout such as a rectangular trench 300, a phase inversion region 150, and a light shielding pattern 200. do. At this time, the actual yarn uses a condition of μm as a unit of the X-axis and Y-axis of FIG. 14, and the exposure condition uses light having a wavelength λ of approximately 248 nm and a numerical aperture (NA) of 0.6. It uses a conventional lighting system. As a result of the inspection, a photoresist pattern of the circular contact hole 600 is implemented on the semiconductor substrate.

도 15는 도 14의 실사의 결과를 2차원 단면으로 나타낸다.FIG. 15 shows the result of the actual inspection of FIG. 14 in a two-dimensional cross section.

구체적으로, 도 14를 참조하여 설명한 바와 같이 실사하여 얻은 결과를 바탕으로 상기 콘택홀(600)의 2차원 단면을 구현하여 도 15에 나타내었다. 도 15에 따르면, 수직 구조 상에서 양호한 프로파일의 콘택홀을 가지는 포토레지스트 패턴이 구현됨을 알 수 있다.Specifically, a two-dimensional cross section of the contact hole 600 is illustrated in FIG. 15 based on the result obtained by the inspection as described with reference to FIG. 14. According to FIG. 15, it can be seen that a photoresist pattern having contact holes of good profile on a vertical structure is implemented.

도 16은 도 14의 실사의 결과를 3차원도로 나타낸다.16 shows the results of the due diligence of FIG. 14 in a three-dimensional view.

구체적으로, 도 14를 참조하여 설명한 바와 같이 실사한 결과를 도 16에 3차원 상으로 나타내었다. 콘택홀(600)이 양호한 패턴 프로파일로 형성됨을 알 수 있다.Specifically, the result of the inspection as described with reference to FIG. 14 is shown in FIG. 16 in a three-dimensional image. It can be seen that the contact hole 600 is formed with a good pattern profile.

상기한 도 14 내지 도 16에 따르면, 본 발명의 실시예에 따르는 림형 위상 반전 마스크를 도입하여 실사한 결과, 양호한 프로파일을 가지는 대략 0.15㎛ 정도의 크기를 가지는 콘택홀(600)을 구현할 수 있음을 알 수 있다.According to FIG. 14 to FIG. 16, as a result of introducing the rim type phase reversal mask according to the embodiment of the present invention and inspecting it, a contact hole 600 having a size of about 0.15 μm having a good profile can be realized. Able to know.

이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.

상술한 본 발명에 따르면, 넓은 폭 및 좁은 폭을 가지는 장방형의 트렌치를 형성하고 상기 트렌치의 넓은 폭 방향으로 상기 트렌치의 에지에 접하는 위상 반전 영역을 형성함으로써 세미 림형(semi rim type)의 위상 반전 마스크를 형성할 수 있다. 상기 위상 반전 영역은 보다 넓은 폭으로 형성될 수 있어 위상 반전 영역을 형성하는 공정의 공정 마진을 보다 더 확보할 수 있다.According to the present invention described above, a semi-rim type phase inversion mask is formed by forming a rectangular trench having a wide width and a narrow width and forming a phase inversion region in contact with the edge of the trench in the wide width direction of the trench. Can be formed. The phase inversion region may be formed to have a wider width, thereby further securing a process margin of the process of forming the phase inversion region.

더욱이, 상기 위상 반전 영역은 상기 트렌치의 어느 한 방향, 즉, 넓은 폭 방향으로만 형성되므로, 트렌치를 둘러싸도록 형성되는 경우에 비해 위상 반전 영역의 폭의 변화가 발생될 확률을 감소시킬 수 있다. 즉, 상기 위상 반전 영역은 트렌치의 좁은 폭 방향으로는 형성되지 않는다. 따라서, 좁은 폭의 위상 반전 영역을 형성하는 공정이 수행되지 않아 폭의 변화 등과 같은 공정 불량을 방지할 수 있다. 따라서, 위상 반전 영역의 폭의 변화를 방지하여 균일한 폭을 유지할 수 있어, 반도체 기판 상에 형성되는 고립 콘택홀 등과 같은 패턴의 임계 선폭을 균일하게 구현할 수 있다.Furthermore, since the phase inversion region is formed only in one direction of the trench, that is, in a wide width direction, it is possible to reduce the probability that a change in the width of the phase inversion region occurs compared to the case where the phase inversion region is formed to surround the trench. That is, the phase inversion region is not formed in the narrow width direction of the trench. Therefore, a process of forming a narrow phase reversal region is not performed, and process defects such as a change in width can be prevented. Therefore, it is possible to prevent the change in the width of the phase inversion region to maintain a uniform width, it is possible to uniformly implement the critical line width of the pattern, such as an isolated contact hole formed on the semiconductor substrate.

Claims (9)

넓은 폭 및 좁은 폭을 가지는 장방형의 트렌치가 형성된 마스크 기판; 및A mask substrate having rectangular trenches having a wide width and a narrow width; And 상기 트렌치의 넓은 폭 방향으로 상기 트렌치에 일정 간격 이격되어 상기 마스크 기판 상이 노출된 위상 반전 영역을 형성하며 상기 트렌치 주변의 마스크 기판 상에 형성된 차광막 패턴을 포함하는 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크.A rim type phase inversion for manufacturing a semiconductor device, comprising: a light shielding film pattern formed on a mask substrate around the trench to form a phase inversion region spaced apart from the trench by a predetermined interval in a wide width direction of the trench; Mask. 제1항에 있어서, 상기 위상 반전 영역은 상기 트렌치의 넓은 폭 방향으로 상기 트렌치의 넓은 폭에 비해 좁은 폭을 가지는 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크.The rim type phase reversal mask of claim 1, wherein the phase inversion region has a width narrower than that of the trench in a wide width direction of the trench. 제2항에 있어서, 상기 위상 반전 영역은 장방형인 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크.3. The rim type phase reversal mask of claim 2, wherein the phase inversion region is rectangular. 제3항에 있어서, 상기 장방형의 위상 반전 영역은 상기 트렌치의 넓은 폭 방향으로 넓은 폭을 가지는 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크.The rim type phase reversal mask of claim 3, wherein the rectangular phase inversion region has a wide width in a wide width direction of the trench. 제1항에 있어서, 상기 차광막 패턴은The method of claim 1, wherein the light shielding pattern is 상기 트렌치의 좁은 폭 방향으로 상기 트렌치에 접하는 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크.A rim type phase reversal mask for manufacturing a semiconductor device, wherein the trench is in contact with the trench in a narrow width direction of the trench. 마스크 기판 상에 차광막을 형성하는 단계;Forming a light shielding film on the mask substrate; 상기 차광막 및 상기 마스크 기판을 선택적으로 패터닝하며 하부의 마스크 기판에 넓은 폭 및 좁은 폭을 가지는 장방형의 트렌치를 형성하고 상기 트렌치에 접하는 차광막 제1패턴을 형성하는 단계; 및Selectively patterning the light blocking film and the mask substrate, forming a rectangular trench having a wide width and a narrow width on a lower mask substrate, and forming a light blocking film first pattern in contact with the trench; And 상기 트렌치의 넓은 폭 방향으로 상기 트렌치에 접하는 상기 차광막 제1패턴의 일부를 선택적으로 패터닝하여 상기 마스크 기판 상의 일부를 노출하여 위상 반전 영역을 설정하는 차광막 제2패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조용 림형 마스크 제조 방법.And selectively patterning a part of the light shielding film first pattern in contact with the trench in a wide width direction of the trench to form a light shielding film second pattern exposing a portion of the mask substrate to set a phase inversion region. A rim mask manufacturing method for manufacturing a semiconductor device. 제6항에 있어서, 상기 위상 반전 영역은 상기 트렌치의 넓은 폭 방향으로 상기 트렌치의 넓은 폭에 비해 좁은 폭을 가지는 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크 제조 방법.7. The method of claim 6, wherein the phase inversion region has a width narrower than that of the trench in the wide width direction of the trench. 제7항에 있어서, 상기 위상 반전 영역은 장방형인 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크 제조 방법.8. The method of claim 7, wherein the phase inversion region is rectangular. 제8항에 있어서, 상기 장방형의 위상 반전 영역은 상기 트렌치의 넓은 폭 방향으로 넓은 폭을 가지는 것을 특징으로 하는 반도체 장치 제조용 림형 위상 반전 마스크 제조 방법.The method of claim 8, wherein the rectangular phase inversion region has a wide width in the wide width direction of the trench.
KR1019980019043A 1998-05-26 1998-05-26 Apparatus of rim typed phase shift mask used for manufacturing semiconductor device & manufacturing method thereof KR100532382B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019043A KR100532382B1 (en) 1998-05-26 1998-05-26 Apparatus of rim typed phase shift mask used for manufacturing semiconductor device & manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019043A KR100532382B1 (en) 1998-05-26 1998-05-26 Apparatus of rim typed phase shift mask used for manufacturing semiconductor device & manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19990086182A true KR19990086182A (en) 1999-12-15
KR100532382B1 KR100532382B1 (en) 2006-01-27

Family

ID=37178442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019043A KR100532382B1 (en) 1998-05-26 1998-05-26 Apparatus of rim typed phase shift mask used for manufacturing semiconductor device & manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100532382B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020040236A (en) * 2000-11-24 2002-05-30 박종섭 Phase shift mask and fabricating method thereof
KR100744680B1 (en) * 2000-10-31 2007-08-02 주식회사 하이닉스반도체 Overlay vernier and method of making the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920009369B1 (en) * 1990-05-25 1992-10-15 삼성전자 주식회사 Manufactuirng method of wafer mask
JPH05307260A (en) * 1992-05-01 1993-11-19 Fujitsu Ltd Production of phase shift mask
JP2500050B2 (en) * 1992-11-13 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション Method for forming rim type phase shift mask
JPH0784356A (en) * 1993-09-17 1995-03-31 Fujitsu Ltd Phase-shifting mask and manufacture thereof
KR100314743B1 (en) * 1994-03-11 2002-07-31 주식회사 하이닉스반도체 Method of preparing phase shift mask of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744680B1 (en) * 2000-10-31 2007-08-02 주식회사 하이닉스반도체 Overlay vernier and method of making the same
KR20020040236A (en) * 2000-11-24 2002-05-30 박종섭 Phase shift mask and fabricating method thereof

Also Published As

Publication number Publication date
KR100532382B1 (en) 2006-01-27

Similar Documents

Publication Publication Date Title
KR100294869B1 (en) Phase shift mask
US6660437B2 (en) Alternating phase mask
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
KR100594223B1 (en) pattern formation method using two alternating phase shift mask
US5543254A (en) Phase shift mask and method for fabricating the same
KR100532382B1 (en) Apparatus of rim typed phase shift mask used for manufacturing semiconductor device &amp; manufacturing method thereof
KR19980026623A (en) Phase Shift Mask and Manufacturing Method Thereof
KR100465067B1 (en) Photo mask, method of manufacturing the same and method of forming a photosensitive film pattern of using the same
KR100755074B1 (en) Photomask and manufacturing method therefor
KR100219548B1 (en) Phase shift mask and manufacturing method thereof
KR0166854B1 (en) The correction method of defected phase shift mask
KR100429860B1 (en) Alternative type phase shift mask and fabricating method thereof
KR100310419B1 (en) exposing method using phase shift mask
KR20010037894A (en) Method of forming pattern utilizing PSM in semiconductor device
KR100861361B1 (en) Photomask and manufacturing method therefor
KR100280812B1 (en) Phase reversal mask and its manufacturing method
KR100604814B1 (en) Phase edge phase shift mask and method for fabricating the same
KR100244301B1 (en) Method for manufacturing half-tone phase shift mask
KR101001427B1 (en) Phase shift mask and manufacturing method thereof
KR19980077753A (en) Pattern Forming Method of Semiconductor Device by Photolithography Process
KR20010058711A (en) Phase shift mask hcing stacked phase shift pattern
KR20010056936A (en) Method for forming fine contact hole in semiconductor device
KR0172235B1 (en) Method of manufacturing micropattern of semiconductor device
KR0165360B1 (en) A lithographic method for semiconductor and photomask for its using and photomask fabricating method
KR20000045383A (en) Phase shift mask and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee