KR19990084789A - Semiconductor Package Manufacturing Method - Google Patents
Semiconductor Package Manufacturing Method Download PDFInfo
- Publication number
- KR19990084789A KR19990084789A KR1019980016791A KR19980016791A KR19990084789A KR 19990084789 A KR19990084789 A KR 19990084789A KR 1019980016791 A KR1019980016791 A KR 1019980016791A KR 19980016791 A KR19980016791 A KR 19980016791A KR 19990084789 A KR19990084789 A KR 19990084789A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- semiconductor package
- manufacturing
- tape
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 패키지 제조방법에 관한 것으로, 본 발명은 반도체 패키지를 제조하기 위한 미세 웨이퍼의 가공시 규소 강도가 저하되므로 인한 충격에 의해 웨이퍼가 파손 및 손상되는 것을 방지하기 위해 웨이퍼의 그라인딩이 완료된 뒷면에 금속 포일을 부착하여 가공면을 보호하므로써 후공정 취급시 외부의 충격 등에 의해 파손되는 것을 방지할수 있고, 다이 본딩시 사용되는 바늘같은 이젝트 핀으로 인해 반도체 칩이 파손되는 현상 또한 반도체 칩의 뒷면에 부착된 상기 금속 포일로서 방지할수 있으며, 웨이퍼의 두께를 약 1/2 정도로 매우 얇게 가공할수 있음에 따른 반도체 소자의 열방출 특성을 대폭 향상시킬수 있게 된다.The present invention relates to a method for manufacturing a semiconductor package, and the present invention relates to a method for manufacturing a semiconductor package, and the present invention relates to a back surface of which a grinding of a wafer is completed in order to prevent breakage and damage of the wafer due to an impact due to a decrease in silicon strength. By attaching a metal foil to the surface to protect the machined surface, it can be prevented from being damaged by external impacts during post-processing, and the damage of the semiconductor chip due to eject pins such as needles used during die bonding. It is possible to prevent the metal foil to be attached and to significantly improve the heat dissipation characteristics of the semiconductor device due to the fact that the thickness of the wafer can be processed very thin to about 1/2.
Description
본 발명은 반도체 패키지 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 패키지를 제조하기 위한 미세 웨이퍼의 가공시 규소 강도가 저하되므로 인한 충격에 의해 웨이퍼가 파손 및 손상되는 것을 방지할수 있도록 한 것이다.The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to prevent damage to the wafer due to impact due to a decrease in silicon strength during processing of a fine wafer for manufacturing a semiconductor package.
일반적으로, 리드 프레임은 트랜지스터나 IC 펠릿의 조립에 사용되며 금속을 적당한 패턴으로 포토 에칭 또는 프레스 가공한 금속 프레임으로서, 반도체 패키지를 제조할 때에는 먼저, 별도의 공정인 스템핑 또는 에칭 방법으로 상기 리드 프레임을 제작하는 리드 프레임 제조 공정을 수행한 후, 상기와 같이 제조된 리드 프레임의 패들 상면에 에폭시로 된 접착제를 이용하여 반도체 칩을 고정된 상태로 부착시키는 다이 본딩 공정을 수행한다.In general, a lead frame is a metal frame which is used for assembling transistors or IC pellets and is photo-etched or press-processed with metal in an appropriate pattern. When manufacturing a semiconductor package, the lead frame is a separate process, a stamping or etching method. After performing the lead frame manufacturing process for manufacturing the frame, a die bonding process for attaching the semiconductor chip in a fixed state using an adhesive of epoxy on the paddle upper surface of the lead frame manufactured as described above is performed.
그 다음, 상기 반도체 칩의 상면에 형성된 칩패드와 인너 리드를 각각 금속 와이어로 연결하는 와이어 본딩 공정을 수행한 후, 상기 반도체 칩, 패들, 금속 와이어 및 인너 리드의 일정 부분을 감싸도록 몰딩부를 형성하는 몰딩 공정을 수행한 다음, 후공정으로 몰딩 공정을 거친 리드 프레임(제품)의 정크(Junk) 부분과 댐바(Damber) 부분을 금속제 금형으로 제거하여 리드와 리드간의 전기 흐름을 차단시키는 트리밍 공정을 수행한 후, 트리밍 공정이 완료된 리드 프레임을 패키지 형태에 따라 리드의 외관을 형성시키는 포밍 공정을 수행하여 반도체 패키지를 완성하게 된다.Next, after performing a wire bonding process of connecting the chip pad and the inner lead formed on the upper surface of the semiconductor chip with metal wires, a molding part is formed to surround a portion of the semiconductor chip, the paddle, the metal wire, and the inner lead. After the molding process, the trimming process is performed to remove the junk and the dam bar part of the lead frame (product), which have been molded in a post process, by using a metal mold to cut off the electric flow between the lead and the lead. After performing, the semiconductor package is completed by forming a lead frame having the trimming process completed to form an appearance of a lead according to the package shape.
한편, 상기한 반도체 패키지를 제조하기 전에 종래의 웨이퍼를 가공하기 위한 공정을 도 1a 내지 도 2를 참조하여 간략히 설명하면 다음과 같다.Meanwhile, before manufacturing the semiconductor package, a process for processing a conventional wafer will be briefly described with reference to FIGS. 1A to 2.
도 1a 내지 도 1e는 종래의 반도체 패키지를 제조하기 위한 웨이퍼 가공 공정을 순차적으로 나타낸 구성도이고, 도 2는 도 1a 내지 도 1e의 웨이퍼 가공 공정을 순차적으로 나타낸 흐름도로서, 먼저 완성된 웨이퍼(1)를 백 그라인딩하기 위하여 도 1a와 같이 웨이퍼(1)의 표면에 테이프(2)를 부착시킨 후, 도 1b와 같이 테이프(2)가 부착된 웨이퍼(1)를 뒤집은 상태로 웨이퍼 연마기(3) 위에 안착시켜 버큠으로 고정시킨 다음, 웨이퍼 연마기(3)로 상기 웨이퍼(1)의 뒷면을 400㎛로 연마하게 되는데, 그 이유는 400㎛ 이하로 연마 작업시 웨이퍼(1)의 자체 강도가 저하되므로 테이프(2)를 제거하거나, 취급시 깨짐이 발생하게 되며, 박스에 이동시 박스 내부에서 파손되어 전부 폐기되는 경우가 발생하기 때문이다.1A to 1E are diagrams sequentially illustrating a wafer processing process for manufacturing a conventional semiconductor package, and FIG. 2 is a flowchart sequentially illustrating the wafer processing process of FIGS. 1A to 1E. In order to back grind), the tape 2 is attached to the surface of the wafer 1 as shown in FIG. 1A, and then the wafer polisher 3 is turned over with the tape 1 attached to the wafer 1 as shown in FIG. 1B. After seating on the substrate, the wafer 1 is polished to 400 µm, and the back side of the wafer 1 is polished to 400 µm because the strength of the wafer 1 decreases when the polishing operation is 400 µm or less. This is because when the tape 2 is removed or handled, cracking occurs, and when moving to the box, the tape 2 is broken inside the box and discarded entirely.
그 후, 상기 웨이퍼(1)의 그라인딩이 완료된 뒷면에 도 1c와 같이 탈이온수를 사용하여 클리닝을 실시한 다음, 상기 웨이퍼(1)에 부착된 테이프(2)를 도 1d와 같이 제거하여 박스에 포장한 후 다음 공정으로 이동하며, 작업이 완료된 웨이퍼(1)의 양/불량을 구별하기 위해 도 1e와 같이 전기적인 검사를 실시한다.Thereafter, cleaning is performed using deionized water as shown in FIG. 1C on the back surface of which the grinding of the wafer 1 is completed, and then the tape 2 attached to the wafer 1 is removed as shown in FIG. 1D and packed in a box. After moving to the next process, an electrical inspection is performed as shown in FIG. 1E to distinguish the quantity / defect of the wafer 1 in which the work is completed.
그 다음, 다시 상기 웨이퍼(1)를 테이프에 부착시켜서 반도체 칩을 1개씩 분리하기 위해 웨이퍼(1)를 절단하는 소잉(Sawing) 작업을 실시한 후, 소잉된 반도체 칩을 리드 프레임의 패들에 1개씩 접착제(에폭시)를 사용하여 본딩하는 전술한 다이 본딩공정, 와이어 본딩 공정, 몰딩 공정, 트리밍 공정, 포밍 공정을 순차적으로 진행하여 반도체 패키지를 제조하게 된다.Then, the wafer 1 is again attached to a tape to perform a sawing operation to cut the wafer 1 so as to separate the semiconductor chips one by one, and then the sawed semiconductor chips are placed on the paddle of the lead frame one by one. The semiconductor package is manufactured by sequentially performing the above-described die bonding process, wire bonding process, molding process, trimming process, and forming process of bonding using an adhesive (epoxy).
그러나, 이와 같은 종래의 반도체 패키지를 제조하기 위한 미세 웨이퍼(1)의 가공시 규소 강도의 저하로 인해 웨이퍼(1)에 충격 등이 가해질 경우 파손되거나, 깨지는 경우가 발생하게 되고, 다이 본딩시 사용되는 바늘같은 형상으로 된 이젝트 핀으로 인해 작업시 반도체 칩이 깨지는 경우가 발생하게 되며, 웨이퍼(1)의 두께가 얇을수록 열방출 특성이 향상되어 품질을 높일수 있으나, 상기한 파손 및 깨짐 문제로 인해 웨이퍼(1)를 일정 두께(약 400㎛ 정도)로 유지해야 하므로 인해 열방출 특성을 향상시키는데에 한계가 따르게 되는 등의 많은 문제점이 있었다.However, when the micro wafer 1 for manufacturing such a conventional semiconductor package is processed, when the impact is applied to the wafer 1 due to a decrease in silicon strength, breakage or breakage may occur, and it may be used during die bonding. Due to the needle-like ejection pins, the semiconductor chip is broken during operation, and the thinner the thickness of the wafer 1, the better the heat dissipation characteristics can be improved, but due to the above problems of breakage and cracking Since the wafer 1 must be maintained at a certain thickness (about 400 μm), there are many problems such as a limitation in improving the heat dissipation characteristics.
따라서, 본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지를 제조하기 위한 미세 웨이퍼의 가공시 규소 강도가 저하되므로 인한 충격에 의해 웨이퍼가 파손 및 손상되는 것을 방지할수 있으며, 다이 본딩시 사용되는 이젝트 핀으로 인해 반도체 칩이 파손되는 현상을 방지할수 있을 뿐만 아니라, 웨이퍼의 두께를 얇게 가공할수 있음에 따른 반도체 소자의 열방출 특성을 향상시킬수 있는 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above-mentioned problems, the silicon strength is reduced during the processing of the fine wafer for manufacturing a semiconductor package can be prevented from damage and damage to the wafer due to the impact caused by die bonding, It is an object of the present invention to provide a method of manufacturing a semiconductor package that can not only prevent a semiconductor chip from being damaged due to the eject pin, but also improve heat dissipation characteristics of the semiconductor device due to a thin process of a wafer.
도 1a 내지 도 1e는 종래의 반도체 패키지를 제조하기 위한 웨이퍼 가공 공정을 순차적으로 나타낸 구성도1A through 1E are diagrams sequentially illustrating a wafer processing process for manufacturing a conventional semiconductor package.
도 2는 도 1a 내지 도 1e의 웨이퍼 가공 공정을 순차적으로 나타낸 흐름도2 is a flow chart sequentially illustrating the wafer processing process of FIGS. 1A-1E.
도 3a 내지 도 3f는 본 발명에 따른 반도체 패키지를 제조하기 위한 웨이퍼 가공 공정을 순차적으로 나타낸 구성도3A to 3F are diagrams sequentially illustrating a wafer processing process for manufacturing a semiconductor package according to the present invention.
도 4는 도 3a 내지 도 3f의 웨이퍼 가공 공정을 순차적으로 나타낸 흐름도4 is a flow chart sequentially showing the wafer processing process of FIGS. 3A-3F.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1; 웨이퍼 2; 테이프One; Wafer 2; tape
3; 웨이퍼 연마기 4; 금속 포일3; Wafer polisher 4; Metal foil
상기한 목적을 달성하기 위해 본 발명은 반도체 패키지를 제조하기 위한 웨이퍼를 가공시 완성된 웨이퍼를 백 그라인딩하기 위해 웨이퍼의 표면에 테이프를 부착시키는 단계와, 상기 테이프가 부착된 웨이퍼를 뒤집은 상태로 웨이퍼 연마기 위에 고정된 상태로 안착시켜 웨이퍼의 뒷면을 연마하는 단계와, 상기 웨이퍼의 그라인딩이 완료된 뒷면에 탈이온수를 사용하여 클리닝을 실시하는 단계와, 상기 웨이퍼의 그라인딩이 완료된 뒷면에 강도를 보강하여 가공면을 보호하기 위해 금속 포일을 부착시키는 단계와, 상기 웨이퍼에 부착된 테이프를 제거하는 단계와, 상기 작업이 완료된 웨이퍼의 양/불량을 구별하기 위해 전기적인 검사를 실시하는 단계와, 상기 전기적인 검사가 완료된 웨이퍼에 테이프를 다시 부착시켜 반도체 칩을 1개씩 분리하기 위해 웨이퍼를 절단하는 소잉 작업을 실시한 다음 소잉된 반도체 칩을 후공정을 진행하여 순차적으로 반도체 패키지를 제조하도록 된 것을 특징으로 하는 반도체 패키지 제조방법이 제공되므로써 달성된다.In order to achieve the above object, the present invention is a step of attaching a tape to the surface of the wafer for back grinding the finished wafer during processing of the wafer for manufacturing a semiconductor package, and the wafer with the tape attached to the wafer upside down Polishing the back side of the wafer by being fixed on the polishing machine; performing cleaning using deionized water on the back side of the wafer where grinding is completed; Attaching a metal foil to protect a surface, removing the tape affixed to the wafer, conducting an electrical inspection to distinguish quantity / defect of the finished wafer, and Reattach the tape to the inspected wafer to separate the semiconductor chips one by one. Subjected to sawing operation for cutting the wafer proceeds to the next after the sawing process to the semiconductor chip it is achieved doemeurosseo provided a semiconductor package manufacturing method according to claim adapted to manufacture a semiconductor package in order.
여기서, 상기 금속 포일은 구리 또는 구리 합금으로 된 것을 그 특징으로 한다.Here, the metal foil is characterized in that made of copper or copper alloy.
따라서, 본 발명에 의하면, 반도체 패키지를 제조하기 위한 미세 웨이퍼의 가공시 규소 강도가 저하되므로 인한 충격에 의해 웨이퍼가 파손 및 손상되는 것을 방지하기 위해 웨이퍼의 그라인딩이 완료된 뒷면에 금속 포일을 부착하여 가공면을 보호할수 있게 된다.Therefore, according to the present invention, the silicon strength is reduced during the processing of the fine wafer for manufacturing the semiconductor package, so that the metal foil is attached to the back side of the finished grinding of the wafer in order to prevent the wafer from being damaged or damaged by the impact. It can protect the face.
이하, 상기한 목적을 달성하기 위한 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention for achieving the above object will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3f는 본 발명에 따른 반도체 패키지를 제조하기 위한 웨이퍼 가공 공정을 순차적으로 나타낸 구성도이고, 도 4는 도 3a 내지 도 3f의 웨이퍼 가공 공정을 순차적으로 나타낸 흐름도로서, 종래의 기술과 동일한 부분에 대해서는 동일 부호를 부여하여 본 발명을 설명한다.3A to 3F are schematic diagrams sequentially illustrating a wafer processing process for manufacturing a semiconductor package according to the present invention, and FIG. 4 is a flowchart sequentially illustrating the wafer processing process of FIGS. 3A to 3F. The same parts are given the same reference numerals to describe the present invention.
본 발명에 따른 반도체 패키지를 제조하기 위한 웨이퍼(1)를 가공할 때에는 먼저, 완성된 웨이퍼(1)를 백 그라인딩하기 위하여 도 3a와 같이 웨이퍼(1)의 표면에 테이프(2)를 부착시킨 후, 도 3b와 같이 테이프(2)가 부착된 웨이퍼(1)를 뒤집은 상태로 웨이퍼 연마기(3) 위에 안착시켜 버큠으로 고정시킨 다음, 웨이퍼 연마기(3)로 상기 웨이퍼(1)의 뒷면을 연마한 후, 상기 웨이퍼(1)의 그라인딩이 완료된 뒷면에 도 3c와 같이 탈이온수를 사용하여 클리닝을 실시하게 된다.When processing the wafer 1 for manufacturing a semiconductor package according to the present invention, first, after attaching the tape 2 to the surface of the wafer 1 as shown in Figure 3a to back grind the finished wafer 1 3B, the wafer 1 with the tape 2 attached thereto is turned upside down while being fixed on the wafer polishing machine 3 and held thereon, and then the backside of the wafer 1 is polished with the wafer polishing machine 3. Thereafter, cleaning is performed using deionized water as shown in FIG. 3C on the back surface of which the grinding of the wafer 1 is completed.
그 다음, 상기 웨이퍼(1)의 그라인딩이 완료된 뒷면에 강도를 보강하여 가공면을 보호하기 위해 구리 또는 구리 합금으로 된 금속 포일(4)을 도 3d와 같이 부착시킨 후, 상기 웨이퍼(1)에 부착된 테이프(2)를 도 3e와 같이 제거하여 박스에 포장한 후 다음 공정으로 이동하며, 작업이 완료된 웨이퍼(1)의 양/불량을 구별하기 위해 도 3f와 같이 전기적인 검사를 실시한다.Then, the metal foil 4 made of copper or copper alloy is attached to the wafer 1 in order to protect the processed surface by reinforcing the strength on the back surface of the wafer 1 where the grinding is completed. The attached tape 2 is removed as shown in FIG. 3E, packed in a box, and then moved to the next process, and an electrical inspection is performed as shown in FIG. 3F to distinguish the quantity / defect of the finished wafer 1.
그 다음, 다시 상기 웨이퍼(1)를 테이프에 부착시켜서 반도체 칩을 1개씩 분리하기 위해 웨이퍼(1)를 절단하는 소잉 작업을 실시한 후, 소잉된 반도체 칩을 리드 프레임의 패들에 1개씩 접착제를 사용하여 본딩하는 다이 본딩공정, 와이어 본딩 공정, 몰딩 공정, 트리밍 공정, 포밍 공정을 순차적으로 진행하여 반도체 패키지를 제조할수 있게 된다.Then, the wafer 1 is attached to the tape again, and a sawing operation is performed to cut the wafer 1 to separate the semiconductor chips one by one, and then, the adhesive is used one by one on the paddle of the lead frame. The die bonding process, the wire bonding process, the molding process, the trimming process, and the forming process may be sequentially performed to bond the semiconductor package.
이상에서 상술한 바와 같이, 본 발명은 반도체 패키지를 제조하기 위한 미세 웨이퍼의 가공시 규소 강도가 저하되므로 인한 충격에 의해 웨이퍼가 파손 및 손상되는 것을 방지하기 위해 웨이퍼의 그라인딩이 완료된 뒷면에 금속 포일을 부착하여 가공면을 보호하므로써 후공정 취급시 외부의 충격 등에 의해 파손되는 것을 방지할수 있고, 다이 본딩시 사용되는 바늘같은 이젝트 핀으로 인해 반도체 칩이 파손되는 현상 또한 반도체 칩의 뒷면에 부착된 상기 금속 포일로서 방지할수 있으며, 웨이퍼의 두께를 약 1/2 정도로 매우 얇게 가공(400㎛→200㎛)할수 있음에 따른 반도체 소자의 열방출 특성을 대폭 향상시킬수 있는 등의 많은 장점이 구비된 매우 유용한 발명이다.As described above, the present invention provides a metal foil on the back surface of which the grinding of the wafer is completed in order to prevent the wafer from being damaged and damaged by the impact due to the decrease in silicon strength during processing of the fine wafer for manufacturing the semiconductor package. By attaching to protect the machined surface, it can be prevented from being damaged by external impact during handling of the post process, and the phenomenon that the semiconductor chip is damaged by the eject pin such as the needle used during die bonding. Very useful invention that can prevent as a foil and can significantly improve the heat dissipation characteristics of the semiconductor device as the thickness of the wafer can be processed very thin (about 400 to 200 μm). to be.
이상에서는 본 발명의 바람직한 실시예를 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the above-described embodiments, and the present invention may be commonly used in the technical field to which the present invention pertains without departing from the gist of the present invention as claimed in the following claims. Anyone with knowledge will be able to make various changes.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016791A KR100289403B1 (en) | 1998-05-11 | 1998-05-11 | Semiconductor package manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016791A KR100289403B1 (en) | 1998-05-11 | 1998-05-11 | Semiconductor package manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990084789A true KR19990084789A (en) | 1999-12-06 |
| KR100289403B1 KR100289403B1 (en) | 2001-06-01 |
Family
ID=37517701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980016791A KR100289403B1 (en) | 1998-05-11 | 1998-05-11 | Semiconductor package manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100289403B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030079560A (en) * | 2002-04-04 | 2003-10-10 | 이성민 | Semiconductor wafer on which FRP is coated and semiconductor chip using the same, and fabricating method thereof |
| KR100650729B1 (en) * | 2004-12-27 | 2006-11-27 | 주식회사 하이닉스반도체 | Method for forming 3-dimension package |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544876B2 (en) | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154108A (en) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | Wafer and its manufacture |
| JP2846973B2 (en) * | 1991-04-30 | 1999-01-13 | 信越半導体株式会社 | Bonding strength measurement method for bonded wafers |
-
1998
- 1998-05-11 KR KR1019980016791A patent/KR100289403B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030079560A (en) * | 2002-04-04 | 2003-10-10 | 이성민 | Semiconductor wafer on which FRP is coated and semiconductor chip using the same, and fabricating method thereof |
| KR100650729B1 (en) * | 2004-12-27 | 2006-11-27 | 주식회사 하이닉스반도체 | Method for forming 3-dimension package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100289403B1 (en) | 2001-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016192450A (en) | Manufacturing method of semiconductor device | |
| JP3686287B2 (en) | Manufacturing method of semiconductor device | |
| TW201803060A (en) | Flat no-leads package with improved contact leads | |
| US20040053445A1 (en) | Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip | |
| US10461019B2 (en) | Package with backside protective layer during molding to prevent mold flashing failure | |
| JP6100396B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2013120767A (en) | Semiconductor device manufacturing method | |
| JP3660854B2 (en) | Manufacturing method of semiconductor device | |
| KR100289403B1 (en) | Semiconductor package manufacturing method | |
| JP2006344827A (en) | Method for manufacturing semiconductor device | |
| US5990543A (en) | Reframed chip-on-tape die | |
| JP3179003B2 (en) | Apparatus and method for forming ultra-thin semiconductor package such as TSOP or UTSOP | |
| JP4994148B2 (en) | Manufacturing method of semiconductor device | |
| KR200276092Y1 (en) | Paddle cutting press device for leadframe | |
| JP2005277434A (en) | Semiconductor device | |
| Yeap | Meeting the assembly challenges in new semiconductor packaging trend | |
| JP2002231659A (en) | Method for manufacturing semiconductor device | |
| JP4477976B2 (en) | Manufacturing method of semiconductor device | |
| KR100218320B1 (en) | Bottom lead package and method of making same | |
| JP2011216615A (en) | Manufacturing method of semiconductor device | |
| JP5512784B2 (en) | Manufacturing method of semiconductor device | |
| KR960005682Y1 (en) | Semiconductor producing device | |
| JP5184558B2 (en) | Semiconductor device | |
| JP4033969B2 (en) | Semiconductor package, manufacturing method thereof and wafer carrier | |
| KR0145766B1 (en) | Semiconductor package and the manufacture method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |