KR19990081572A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR19990081572A
KR19990081572A KR1019980015588A KR19980015588A KR19990081572A KR 19990081572 A KR19990081572 A KR 19990081572A KR 1019980015588 A KR1019980015588 A KR 1019980015588A KR 19980015588 A KR19980015588 A KR 19980015588A KR 19990081572 A KR19990081572 A KR 19990081572A
Authority
KR
South Korea
Prior art keywords
thermal expansion
printed circuit
circuit board
variable member
conductive
Prior art date
Application number
KR1019980015588A
Other languages
English (en)
Inventor
안은철
오세용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980015588A priority Critical patent/KR19990081572A/ko
Publication of KR19990081572A publication Critical patent/KR19990081572A/ko

Links

Abstract

본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로, 인쇄회로기판의 비전도성 기판 내부에 열팽창 가변부재를 포함시켜 인쇄회로기판의 열팽창율을 실장되는 반도체 패키지의 열팽창율과 상응되도록 저하시킴으로써, 열팽창계수간의 차이로 인해 발생되는 솔더 조인트의 크랙을 방지할 수 있어 제품의 신뢰성 향상을 기대할 수 있다.

Description

인쇄회로기판 및 그 제조 방법
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 열팽창 정도와 대응되도록 하여 솔더 조인트의 신뢰성을 높일 수 있도록 한 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 리드 프레임의 다이 패드 상부면에 본딩 패드가 구비된 반도체 칩을 접착제를 사용하여 부착하고, 리드 프레임의 이너리드와 반도체 칩의 본딩 패드를 도전성 와이어를 이용하여 전기적으로 접속한 후 반도체 칩과 리드 프레임의 이너리드를 포함하는 일정부위를 성형수지로 몰딩한 다음 통상적인 트림/폼공정과 플래팅 공정을 거쳐 제작된다.
이와 같이 제작된 반도체 패키지는 아웃리드를 걸윙(gull wing) 또는 제이 벤드(J bend) 타입으로 형상화되고, 이러한 반도체 패키지는 도전패턴이 형성된 인쇄회로기판에 전기적으로 연결될 수 있도록 실장된다.
여기서, 인쇄회로기판의 일례를 살펴보면, 인쇄회로기판은 도 1에 도시된 바와 같이, 소정의 관통공(2)들이 형성된 비전도성 기판(4)의 상면과 하면에 도금 및 에칭 공정을 통해 각각 형성된 도전패턴(6)(8)이 상기 관통공(2)을 통하여 상호 전기적으로 연결되도록 구성된다.
이와 같은 인쇄회로기판에 칩 스케일 패키지 및 여러 형태의 반도체 패키지가 전기적으로 연결될 수 있도록 솔더링 등의 접합수단에 의해 실장된다.
그러나, 반도체 패키지를 인쇄회로기판에 실장하는 공정을 진행하고나서 고온에서 저온으로 주변환경이 변화하면, 반도체 패키지와 인쇄회로기판이 팽창상태에서 원상태로 복귀된다. 이때, 팽창상태에서의 원위치 복귀는 반도체 패키지와 인쇄회로기판의 각 열팽창계수와 동일하거나 비슷하게 나타나기 때문에 반도체 패키지와 인쇄회로기판간의 열팽창 차이, 즉, 열팽창계수가 작은 반도체 패키지와 열팽창계수가 큰 인쇄회로기판으로 인해, 솔더 조인트(solder joint) 부분에 스트레스가 인가되어서 크랙이 발생하여 인쇄회로기판과 반도체 패키지간의 솔더링에 대한 신뢰성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 패키지와 인쇄회로기판간의 열팽창계수의 차이를 최소화하여 솔더 조인트 부분의 스트레스 해소로 인쇄회로기판의 신뢰성을 향상시킬 수 있도록 하는데 있다.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 종래의 기술에 의한 인쇄회로기판을 나타낸 부분절개사시도.
도 2는 본 발명에 따른 제 1 실시예에 의한 인쇄회로기판을 나타낸 부분절개사시도.
도 3은 본 발명에 따른 제 2 실시예에 의한 인쇄회로기판을 나타낸 부분절개사시도.
도 4는 본 발명에 따른 제 3 실시예에 의한 인쇄회로기판을 나타낸 부분절개사시도.
도 5은 본 발명에 따른 제 4 실시예에 의한 인쇄회로기판을 나타낸 부분절개사시도.
이와 같은 목적을 달성하기 위해서 본 발명의 인쇄회로기판은 최소한 일면에 소정 패턴이 배선을 위하여 형성되는 비전도성 기판의 내부에 열팽창 가변부재를 포함하여 구성함으로써 반도체 패키지가 실장되는 부분을 포함하는 소정 영역의 열팽창률을 상기 반도체 패키지의 열팽창률에 근접시킬 수 있도록 한다.
열팽창 가변부재는 소정 영역의 열팽창률을 저하시키는 열팽창률을 가진 것으로 구성될 수 있고, 이때, 열팽창 가변부재는 반도체 패키지보다 작은 열팽창률을 가지는 것으로 구성될 수 있다.
열팽창 가변부재는 금속재질과 세라믹 재질 등으로 이루어질 수 있다.
또한, 인쇄회로기판은 배선패턴이 비전도성 기판의 양면에 형성되고, 비전도성 기판에 관통홀이 형성됨으로써 양면 배선패턴간의 적기적 결선이 관통홀을 통하여 이루어지도록 구성될 수 있다.
인쇄회로기판은 열팽창 가변부재를 포함하는 비전도성 기판이 복수의 층으로 적층될 수 있고, 열팽창 가변부재는 비전도성 기판의 형상에 대응되는 판상과, 분말 형상과, 파이버 형상으로 제작될 수 있다.
한편, 본 발명의 인쇄회로기판 제조는 열팽창률을 가변하기 위한 판상의 열팽창 가변부재에 전기적 결선이 형성될 소정 영역을 천공하고, 천공된 열팽창 가변부재가 포함되도록 소정 비전도성 재질을 소정 판상으로 몰딩하여 기판을 제조하는 단계를 구비한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 제 1 실시예에 의한 양면 패턴을 갖는 인쇄회로기판을 보다 상세히 살펴보면 다음과 같다.
도 2를 참조하면, 인쇄회로기판은 소정의 관통공(10)들이 형성된 비전도성 기판(12)의 상면과 하면의 도전패턴(14)(16)이 관통공(10)을 통하여 상호 전기적으로 연결되도록 구성되며, 반도체 패키지가 실장되는 부분을 포함하는 소정 영역의 열팽창률을 저하시킬 수 있도록 열팽창율이 높은 비전도성 기판(12)의 내부에 비전도성 기판(12)의 열팽창계수보다 낮은 열팽창계수를 갖는 열팽창 가변부재(18)가 포함된다.
이때, 열팽창 가변부재(18)는 금속재질 및 세라믹 재질 등이 가능하며, 열팽창 가변부재(18)는 판 형상으로 이루어진다.
비전도성 기판(12)은 대부분 소정 강도를 보강하기 위한 파이버와 형상을 결정하기 위한 레진를 포함하여 구성되던 것 대신에 파이버의 기계적인 강도 보강 역할을 금속재질 및 세라믹 재질로 이루어진 판 형상의 열팽창 가변부재(18)가 대처할 수 있기 때문에 파이버가 제거된 상태로 제작될 수 있다.
이러한 인쇄회로기판은 하기에서 언급한 과정을 통해 제작된다.
먼저, 기 형성된 관통홀(미도시)을 갖는 준비된 판 형상의 열팽창 가변부재(18)의 상하면에 비전도성 기판(12)을 대응하여 위치시킨 다음 열압착한다. 이어서, 비전도성 기판(12)의 상하면에 도전판(미도시)을 대응하여 위치시켜 열압착한 다음, 기 디자인된 회로도면을 통해 비전도성 기판(12)과 도전판에 관통홀(10)을 형성하는 천공작업을 진행한다.
이후, 도전판에 대해 소정의 에칭 공정을 실시하여 소정 형상의 도전패턴(14)(16)을 형성하고, 도금 공정을 진행하여 관통홀(10)을 통해 도전패턴(14)(16)을 상호 전기적으로 연결시킨다.
이러한 과정을 거쳐 제작된 인쇄회로기판의 소정 영역의 도전패턴(14)(16) 영역에 솔더링 공정을 통해 반도체 패키지(미도시)가 실장된다.
이때, 솔더링 공정이 진행되는 도중에 고온 상태의 주변환경으로 인해 반도체 패키지와 인쇄회로기판에 열팽창이 발생되며, 솔더링 공정이 완료된 후 주변환경이 상온상태로 전환되면서 반도체 패키지와 인쇄회로기판은 수축된다.
이때, 반도체 패키지의 열팽창 정도에 대응하여 인쇄회로기판의 구성요소 중에서 비전도성 기판내에 열팽창률이 낮은 열팽창 가변부재가 판 형상으로 포함되어 있기 때문에 열팽창 가변부재에 의해 인쇄회로기판의 열팽창율이 저하됨으로써 반도체 패키지의 열팽창 정도와 비슷하게 된다.
이와 같이 비전도성 기판(12) 내부에 판 형태로 열팽창 가변부재(18)를 포함시켜 전체적으로 인쇄회로기판의 열팽창율을 저하시킴으로써 반도체 패키지의 열팽창계수와 인쇄회로기판의 열팽창계수를 상응되게 유지할 수 있어 반도체 패키지와 인쇄회로기판간의 솔더 조인트 부분에는 임계치 이상으로 스트레스가 발생되지 않아서 크랙이 발생되지 않고 그에 따라 인쇄회로기판의 신뢰성이 향상된다.
또한, 본 발명에 따른 제 2 실시예에 의한 인쇄회로기판을 도 3을 참조하여 살펴보면, 인쇄회로기판에는 열팽창 가변부재(28)가 분말 형상으로 비전도성 기판(22) 내부에 포함된다.
이러한 제 2 실시예는 비전도성 기판(22) 사이의 일면상에 열팽창 가변부재(28)를 분말 형상으로 일정하게 분포시킨 다음 비전도성 기판(22)을 열압착하며, 비전도성 기판(22)의 양측 외면에 도전판(미도시)을 형성한 후 천공과정을 통해 관통홀(20)들을 형성한다.
이어서, 도전판에 대해 소정의 식각 공정을 진행하여 도전패턴(24)(26)을 형성하고, 도금 공정을 진행하여 관통홀(20)을 통해 도전패턴(24)(26)을 상호 전기적으로 연결시킨다.
이러한 과정을 통해 제작되는 제 2 실시예의 작용 및 효과는 제 1 실시예에서 언급한 바와 같이 동일하기 때문에 상세한 설명은 생략하기로 한다.
또한, 본 발명에 따른 제 3 실시예에 의한 인쇄회로기판을 도 4를 참조하여 살펴보면, 열팽창 가변부재(38)가 파이버 형상으로 비전도성 기판(32) 내부에 포함된다.
이러한 인쇄회로기판의 제조는 비전도성 기판(32) 사이의 일면상에 열팽창 가변부재(38)를 파이버 형상으로 일정하게 분포시킨 다음 비전도성 기판(32)을 열압착하고, 비전도성 기판(32)의 양측 외면에 도전판(미도시)을 형성한 후 천공과정을 통해 관통홀(30)들을 형성한다.
이어서, 도전판에 대해 소정의 식각 공정을 진행하여 도전패턴(34)(36)을 형성하고, 도금 공정을 진행하여 관통홀(30)을 통해 도전패턴(34)(36)을 상호 전기적으로 연결시킨다.
이러한 과정을 통해 제작되는 제 3 실시예의 작용 및 효과는 제 1 실시예에서 언급한 바와 같이 동일하기 때문에 상세한 설명은 생략하기로 한다.
또한, 본 발명에 따른 제 4 실시예에 의한 인쇄회로기판을 도 5를 참조하여 살펴보면, 인쇄회로기판은 비전도성 기판(40)의 상면과 하면에 도금 및 에칭 공정을 통해 각각 형성되는 도전패턴(42)(44)이 비전도성 기판(40)에 형성된 관통홀(46)을 통해 상호 전기적으로 연결되고, 관통홀(48)을 갖고 상면에 도전패턴(50)이 형성되는 비전도성 기판(52)의 하면이 상면의 도전패턴(42) 상부에 부착되어 관통홀(48)을 통해 상면의 도전패턴(50)과 전기적으로 연결되며, 관통홀(54)을 갖고 하면에 도전패턴(56)이 형성되는 비전도성 기판(58)의 상면이 하면의 도전패턴(44) 하부에 부착되어 관통홀(54)을 통해 하면의 도전패턴(44)과 전기적으로 연결되는 구성을 포함한다.
이때, 인쇄회로기판을 구성하는 각 다른 재질에 비해 열팽창율이 높은 각각의 비전도성 기판(40)(52)(58) 내부에 반도체 패키지가 실장되는 부분을 포함하는 소정 영역의 열팽창률을 저하시킬 수 있도록 비전도성 기판(40)(52)(58)의 열팽창계수보다 낮은 열팽창계수를 갖는 열팽창 가변부재(60)가 포함된다.
열팽창 가변부재(60)는 상기 실시예들에서 언급한 바와 같이, 금속재질 및 세라믹 재질 등이 가능하고, 열팽창 가변부재(60)는 판 형상, 분말 형상, 파이버 형상 등으로 이루어질 수 있다.
이러한 인쇄회로기판은 하기에서 언급한 과정을 통해 제작된다.
먼저, 준비된 판 형상의 열팽창 가변부재(60)의 상하면에 비전도성 기판(40)을 대응하여 위치시킨 다음 열압착한다. 이어서, 비전도성 기판(40)의 상하면에 도전판(미도시)을 대응하여 위치시켜 열압착한 다음, 기 디자인된 회로도면을 통해 비전도성 기판(40)과 도전판에 관통홀(46)을 형성하는 천공작업을 진행한다.
이후, 도전판에 대해 소정의 에칭 공정을 실시하여 소정 형상의 도전패턴(42)(44)을 형성하고, 도금 공정을 진행하여 관통홀(46)을 통해 도전패턴(42)(44)을 상호 전기적으로 연결시킨다.
그리고, 비전도성 기판(40)의 상부와 하부에 열팽창 가변부재(60)를 내포한 상태에서 일면에 도전패턴(50)(60)이 각각 형성된 비전도성 기판(52)(58)의 타면이 대응 위치하고, 각 비전도성 기판(52)(58)과 도전패턴(50)(60)에 관통홀(48)(54)들이 형성된다.
이어서, 소정의 도금공정을 거쳐 관통홀(48)(54)들을 통해 각 비전도성 기판(40)(52)(58)의 도전패턴(42)(44)(50)(60)들이 상호 전기적으로 연결된다.
본 설명에서는 관통홀(46)(50)(54)들이 일체로 연결되어 있는 것을 표시하였지만 도전패턴(42)(44)(50)(60)의 디자인에 따라 각 비전도성 기판(40)(52)(58)에 형성되는 관통홀(46)(50)(54)들이 개별적으로 분포된 상태에서 배선을 통해 전기적으로 연결될 수 있다.
이러한 과정을 거쳐 제작된 인쇄회로기판의 소정 영역의 도전패턴(50)(60)상에 솔더링 공정을 통해 반도체 패키지(미도시)가 실장된다.
이후, 솔더링 공정이 진행되는 도중에 고온 상태의 주변환경으로 인해 반도체 패키지와 인쇄회로기판에 열팽창이 발생되며, 솔더링 공정이 완료된 후 주변환경이 상온상태로 전환되면서 반도체 패키지와 인쇄회로기판은 수축된다.
이때, 반도체 패키지의 열팽창 정도에 대응하여 인쇄회로기판의 구성요소 중에서 비전도성 기판(40)(52)(58)내에 열팽창률이 낮은 열팽창 가변부재(60)가 판 형상으로 포함되어 있기 때문에 열팽창 가변부재(60)에 의해 인쇄회로기판의 열팽창율이 저하됨으로써 반도체 패키지의 열팽창 정도와 비슷하게 된다.
이와 같이 비전도성 기판 내부에 판 형태로 열팽창 가변부재를 포함시켜 인쇄회로기판의 열팽창율을 저하시킴으로써 반도체 패키지의 열팽창계수와 인쇄회로기판의 열팽창계수를 상응되게 유지할 수 있어 반도체 패키지과 인쇄회로기판간의 솔더 조인트 부분에는 임계치 이상으로 스트레스가 발생되지 않아서 크랙이 발생되지 않고 그에 따라 인쇄회로기판의 신뢰성이 향상된다.
한편, 상기에서 열팽창 가변부재는 판 형상으로 일예를 들었지만, 파이버 형상 및 분말 형상 등으로 변형 가능하다.
이상에서 살펴본 바와 같이, 본 발명은 인쇄회로기판의 비전도성 기판 내부에 열팽창 가변부재를 포함시켜 인쇄회로기판의 열팽창율을 실장되는 반도체 패키지의 열팽창율에 상응하도록 저하시킴으로써, 열팽창계수간의 차이로 인해 발생되는 솔더 조인트의 크랙을 방지할 수 있어 제품의 신뢰성 향상되는 효과가 있다.

Claims (11)

  1. 최소한 일면에 소정 패턴이 배선을 위하여 형성되는 비전도성 기판의 내부에 열팽창 가변부재를 포함하여 구성됨으로써 반도체 패키지가 실장되는 부분을 포함하는 소정 영역의 열팽창률을 상기 반도체 패키지의 열팽창률에 근접시킴을 특징으로 하는 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 열팽창 가변부재는 상기 소정 영역의 열팽창률을 저하시키는 열팽창률을 가진 것으로 구성됨을 특징으로 하는 인쇄회로기판.
  3. 제 2 항에 있어서, 상기 열팽창 가변부재는 상기 반도체 패키지보다 작은 열팽창률을 가지는 것으로 구성됨을 특징으로 하는 인쇄회로기판.
  4. 제 2 항에 있어서, 상기 열팽창 가변부재는 금속재질임을 특징으로 하는 인쇄회로기판.
  5. 제 2 항에 있어서, 상기 열팽창 가변부재는 세라믹 재질임을 특징으로 하는 인쇄회로기판.
  6. 제 1 항에 있어서, 상기 배선패턴이 상기 비전도성 기판의 양면에 형성되고, 상기 비전도성 기판에 관통홀이 형성됨으로써 상기 양면 배선패턴간의 전기적 결선이 상기 관통홀을 통하여 이루어지도록 구성됨을 특징으로 하는 인쇄회로기판.
  7. 제 6 항에 있어서, 상기 열팽창 가변부재를 포함하는 상기 비전도성 기판이 복수의 층으로 적층됨을 특징으로 하는 인쇄회로기판.
  8. 제 1 항에 있어서, 상기 열팽창 가변부재는 상기 비전도성 기판의 형상에 대응되는 판상임을 특징으로 하는 인쇄회로기판.
  9. 제 1 항에 있어서, 상기 열팽창 가변부재는 분말 형상임을 특징으로 하는 인쇄회로기판.
  10. 제 1 항에 있어서, 상기 열팽창 가변부재는 파이버 형상임을 특징으로 하는 인쇄회로기판.
  11. 열팽창률을 가변하기 위한 판상의 열팽창 가변부재에 전기적 결선이 형성될 소정 영역을 천공하는 단계;
    상기 천공된 열팽창 가변부재가 포함되도록 소정 비전도성 재질을 소정 판상으로 몰딩하여 기판을 제조하는 단계를 구비함을 특징으로 하는 인쇄회로기판 제조 방법.
KR1019980015588A 1998-04-30 1998-04-30 인쇄회로기판 및 그 제조방법 KR19990081572A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980015588A KR19990081572A (ko) 1998-04-30 1998-04-30 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980015588A KR19990081572A (ko) 1998-04-30 1998-04-30 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR19990081572A true KR19990081572A (ko) 1999-11-15

Family

ID=65890242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015588A KR19990081572A (ko) 1998-04-30 1998-04-30 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR19990081572A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412155B1 (ko) * 2000-05-15 2003-12-24 히다찌 에이아이시 가부시키가이샤 전자 부품 장치 및 그의 제조방법
KR100449227B1 (ko) * 2000-11-27 2004-09-18 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412155B1 (ko) * 2000-05-15 2003-12-24 히다찌 에이아이시 가부시키가이샤 전자 부품 장치 및 그의 제조방법
KR100449227B1 (ko) * 2000-11-27 2004-09-18 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US5841192A (en) Injection molded ball grid array casing
US6020218A (en) Method of manufacturing ball grid array semiconductor package
US5483740A (en) Method of making homogeneous thermoplastic semi-conductor chip carrier package
US5886876A (en) Surface-mounted semiconductor package and its manufacturing method
US4903114A (en) Resin-molded semiconductor
US5866948A (en) Interposer for semiconductor device
JP2725637B2 (ja) 電子回路装置およびその製造方法
US5900675A (en) Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
KR100194746B1 (ko) 반도체장치
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
US5780933A (en) Substrate for semiconductor device and semiconductor device using the same
US5827999A (en) Homogeneous chip carrier package
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
US8283762B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
USH921H (en) Stress controlling mounting structures for printed circuit boards
US5736789A (en) Ball grid array casing for integrated circuits
US6037662A (en) Chip scale package
EP0843357A1 (en) Method of manufacturing a grid array semiconductor package
US20030025201A1 (en) Integrated circuit chip with little possibility of becoming damaged and structure for mounting the same
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR19990081572A (ko) 인쇄회로기판 및 그 제조방법
US20010020535A1 (en) Circuit pack, multilayer printed wiring board, and device
JPH06209068A (ja) Icパッケージ
US6022763A (en) Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination