KR19990080129A - 집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로 - Google Patents
집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로 Download PDFInfo
- Publication number
- KR19990080129A KR19990080129A KR1019980013138A KR19980013138A KR19990080129A KR 19990080129 A KR19990080129 A KR 19990080129A KR 1019980013138 A KR1019980013138 A KR 1019980013138A KR 19980013138 A KR19980013138 A KR 19980013138A KR 19990080129 A KR19990080129 A KR 19990080129A
- Authority
- KR
- South Korea
- Prior art keywords
- pcm data
- data
- pcm
- channel
- unit
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 디지털 교환 시스템에 관한 것으로, 특히 해당 디지털 교환 시스템에서 다수의 핀 패키지를 갖는 다수개의 부품을 상호 연결하는 회로를 논리적으로 간소화하여 설계 및 제작할 수 있도록 하는 집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로에 관한 것이다.
종래의 디지털 교환 시스템은 다수의 핀 패키지를 갖는 다수개의 부품으로 구성되어 있어 각 부품을 상호 연결하는 회로 구성이 복잡함으로 PCB의 설계가 어렵고, 많은 부품의 사용으로 제작비용이 많이 소요된다는 문제점이 있다.
본 발명은 디지털 교환 시스템에서 다수의 핀 패키지를 갖는 다수개의 부품을 상호 연결하는 회로 구성을 간소화하여 하나의 집적회로로 설계해서 제작할 수 있도록 함으로써, PCB 설계가 쉽게 됨과 동시에 회로 제작비용을 줄일 수 있게 된다.
Description
본 발명은 디지털 교환 시스템에 관한 것으로, 특히 해당 디지털 교환 시스템에서 다수의 핀 패키지를 갖는 다수개의 부품을 상호 연결하는 회로를 논리적으로 간소화하여 설계 및 제작할 수 있도록 하는 집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로에 관한 것이다.
종래의 디지털 교환 시스템은 첨부된 도면 도 1에 도시된 바와 같이, PCM 교환회로부(10)와 데이터 송수신 회로접속부(20) 및 다수개의 데이터 송수신부(30)를 구비하여 이루어진다.
PCM 교환회로부(10)는 데이터 송수신 회로접속부(20)를 통해 접속된 데이터 송수신부(30)와 송수신되는 PCM 데이터의 통화로를 절환하는 동작을 수행한다.
데이터 송수신 회로접속부(20)는 PCM 교환회로부(10)와 다수개의 데이터 송수신부(30)를 상호 접속시켜 입출력되는 PCM 데이터를 정합시켜 준다.
데이터 송수신부(30)는 내선 단말기와 접속되어 데이터 송수신 회로접속부(20)를 통해 인가되는 PCM 데이터를 내선 단말기 측에 송출하거나, 해당 내선 단말기로부터 인가되는 PCM 데이터를 수신하는 역할을 수행한다.
이와 같이 구성된 종래의 디지털 교환 시스템에서 데이터 송수신 회로접속부(20)는 PCM 교환회로부(10)를 접속하는 부분과 다수개의 데이터 송수신부(30)를 접속하는 부분이 있는데, 해당 데이터 송수신부(30)는 두 개의 64Kbps 채널(음성 또는 데이터)과 한 개의 16Kbps 채널(제어 데이터) 즉, 2B+D 채널의 PCM 데이터를 내선 단말기 측과 동시에 송수신할 수 있으며, 해당 데이터 송수신 회로접속부(20)는 PCM 교환회로부(10)와 4.096Mbps(채널 용량에 따라 다르게 선택 가능)의 전송속도로 접속되고, 해당 데이터 송수신부(30)와 B 채널은 128Kbps, D 채널은 16Kbps의 전송속도로 접속된다.
한편, 종래의 디지털 교환 시스템에서 데이터 송수신 회로접속부(20)는 100핀 패키지(Package)를 갖는 부품으로 구성되어 있고, 다수개의 데이터 송수신부(30)는 각각 20핀 패키지를 갖는 부품으로 구성되어 있으므로 해당 디지털 교환 시스템의 회로 구성이 복잡하여 PCB(Printed Circuit Board)의 설계가 어려우며, 많은 부품의 사용으로 제작비용이 많이 소요되었다.
전술한 바와 같이, 종래의 디지털 교환 시스템은 다수의 핀 패키지를 갖는 다수개의 부품으로 구성되어 있어 각 부품을 상호 연결하는 회로 구성이 복잡함으로 PCB의 설계가 어렵고, 많은 부품의 사용으로 제작비용이 많이 소요된다는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 디지털 교환 시스템에서 다수의 핀 패키지를 갖는 다수개의 부품을 상호 연결하는 회로 구성을 간소화하여 하나의 집적회로로 설계함으로써, PCB 설계를 쉽게 함과 동시에 회로 제작비용을 줄이는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, PCM 데이터의 통화로를 절환하는 PCM 교환회로부를 구비하는 디지털 교환 시스템에 있어서, 내선 단말기와 접속되어 해당 내선 단말기와 PCM 데이터를 송수신하는 데이터 송수신부와, 상기 PCM 교환회로부와 데이터 송수신부를 상호 접속하는 기능을 수행하는 데이터 송수신 회로접속부와, 기준 클럭신호와 제어신호를 상기 데이터 송수신 회로접속부와 데이터 송수신부 및 PCM 교환회로부에 인가하여 시스템 전체의 동작을 제어 처리하는 타이밍 및 제어부로 구성되며, 해당 PCM 데이터의 송수신 동작을 수행할 수 있도록 간소화된 하나의 집적회로를 포함하는데 있다.
상기 데이터 송수신 회로접속부는 상기 PCM 교환회로부로부터 인가되는 PCM 데이터를 복다중화하여 출력하는 수신 디멀티플렉서와; B1, B2채널 및 D채널 버퍼를 구비하며, 상기 수신 디멀티플렉서로부터 PCM 데이터를 수신받아 해당 채널별로 할당된 버퍼에 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 출력하는 다수개의 제 1 채널버퍼부와; 상기 제 1 채널버퍼부로부터 인가되는 PCM 데이터를 다중화하여 출력하는 다수개의 멀티플렉서와; 인가되는 PCM 데이터를 복다중화하여 각 채널의 전송선을 통해 출력하는 다수개의 디멀티플렉서와; B1, B2채널 및 D채널 버퍼를 구비하며, 상기 디멀티플렉서로부터 PCM 데이터를 수신받아 채널별로 할당된 버퍼에 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 출력하는 다수개의 제 2 채널버퍼부와; 상기 제 2 채널버퍼부로부터 인가되는 PCM 데이터를 다중화하여 상기 PCM 교환회로부 측에 출력하는 송신 멀티플렉서를 포함하는 것을 특징으로 한다.
한편, 상기 데이터 송수신부는 상기 멀티플렉서로부터 인가되는 PCM 데이터를 불규칙하게 변환해서 출력하는 스크램버와; 상기 스크램버로부터 인가되는 PCM 데이터를 부호화하여 출력하는 코더와; 상기 코더로부터 인가되는 PCM 데이터를 일시 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 내선 단말기 측에 송출하는 다수개의 송신버퍼부와; 상기 내선 단말기로부터 수신된 PCM 데이터를 일시 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 출력하는 다수개의 수신버퍼부와; 상기 수신버퍼부로부터 인가되는 PCM 데이터를 복호화하여 출력하는 디코더와; 상기 디코더로부터 인가되는 PCM 데이터 즉, 상기 스크램버에 의해 불규칙하게 변환된 PCM 데이터를 본래의 PCM 데이터로 복원하여 상기 디멀티플렉서에 인가하는 디스크램버를 포함하는 것을 특징으로 한다.
도 1은 종래의 디지털 교환 시스템의 구성 블록도.
도 2는 본 발명에 따른 디지털 교환 시스템의 구성 블록도.
도 3은 도 2에 도시한 집적회로의 상세한 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 40 : PCM 교환회로부 20, 50 : 데이터 송수신 회로접속부
30, 60 : 데이터 송수신부 51 : 수신 디멀티플렉서
52 : 제 1 채널버퍼부 53 : 멀티플렉서
54 : 디멀티플렉서 55 : 제 2 채널버퍼부
56 : 송신 멀티플렉서 61 : 스크램버
62 : 코더 63 : 송신버퍼부
64 : 수신버퍼부 65 : 디코더
66 : 디스크램버 IC : 집적회로
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 디지털 교환 시스템은 도면 도 2에 도시된 바와 같이 PCM 교환 기능을 수행하는 PCM 교환회로부(40)와, 데이터 송수신 회로접속부(50)와 데이터 송수신부(50)와 타이밍 및 제어부(70)로 구성되는 집적회로(IC)를 구비하여 이루어진다.
PCM 교환회로부(40)는 집적회로(IC)에 구성된 데이터 송수신 회로접속부(50)를 통해 데이터 송수신부(60)와 송수신되는 PCM 데이터의 통화로를 절환하는 동작을 수행한다.
집적회로(IC)는 해당 디지털 교환 시스템에서 PCM 데이터의 송수신 동작을 수행할 수 있도록 간소화된 송수신 회로로서, 데이터 송수신 회로접속부(50)와 데이터 송수신부(60)와 타이밍 및 제어부(70)로 구성되는데, 도면 도 3에 도시된 바와 같이 해당 데이터 송수신 회로접속부(50)는 수신 디멀티플렉서(51), 다수개의 제 1 채널버퍼부(52), 다수개의 멀티플렉서(53), 다수개의 디멀티플렉서(54), 다수개의 제 2 채널버퍼부(55), 송신 멀티플렉서(56)를 구비하여 이루어지며, 해당 데이터 송수신부(60)는 스크램버(61), 코더(62), 다수개의 송신버퍼부(63), 다수개의 수신버퍼부(64), 디코더(65), 디스크램버(66)를 구비하여 이루어진다.
수신 디멀티플렉서(51)는 PCM 교환회로부(40)와 접속된 하나의 전송선을 통해 인가되는 PCM 데이터를 복다중화하여 각각의 제 1 채널버퍼부(52)와 접속된 각 채널(B1, B2채널 및 D채널)의 전송선을 통해 제 1 채널버퍼부(52) 측에 인가하며, 제 1 채널버퍼부(52)는 각각 B1, B2채널 및 D채널 버퍼를 구비하여 수신 디멀티플렉서(51)로부터 PCM 데이터를 수신받아 해당 채널별로 할당된 버퍼에 저장했다가 타이밍 및 제어부(70)로부터 기준 클럭신호가 인가되면 해당 PCM 데이터를 멀티플렉서(53) 측에 전송한다. 멀티플렉서(53)는 대응되는 제 1 채널버퍼부(52)와 접속된 각 채널의 전송선을 통해 인가되는 PCM 데이터를 다중화하여 스크램버(61) 측에 전송하며, 스크램버(61)는 멀티플렉서(53)로부터 인가되는 PCM 데이터를 그대로 전송하기에는 '0'과 '1'의 분포가 너무 편중되어 있을 수 있으므로 해당 PCM 데이터를 불규칙하게 변환해서 코더(62) 측에 인가한다. 코더(62)는 스크램버(61)로부터 인가되는 PCM 데이터를 부호화하여 대응되는 송신버퍼부(63) 측에 인가하며, 송신버퍼부(63)는 코더(62)로부터 인가되는 PCM 데이터를 일시 저장했다가 타이밍 및 제어부(70)로부터 기준 클럭신호가 인가되면 해당 PCM 데이터를 내선 단말기 측에 송출한다. 수신버퍼부(64)는 내선 단말기로부터 수신된 PCM 데이터를 일시 저장했다가 타이밍 및 제어부(70)로부터 기준 클럭신호가 인가되면 해당 PCM 데이터를 디코더(65) 측에 인가하며, 디코더(65)는 수신버퍼부(64)로부터 인가되는 PCM 데이터를 복호화하여 본래의 PCM 데이터로 복원해서 디스크램버(66) 측에 인가한다. 디스크램버(66)는 디코더(65)로부터 인가되는 PCM 데이터 즉, 스크램버(61)에 의해 불규칙하게 변환된 PCM 데이터를 본래의 PCM 데이터로 복원하여 대응되는 디멀티플렉서(54)에 인가하며, 디멀티플렉서(54)는 디스크램버(66)와 접속된 하나의 전송선을 통해 인가되는 PCM 데이터를 복다중화하여 대응되는 제 2 채널버퍼부(55)와 접속된 각 채널의 전송선을 통해 해당 제 2 채널버퍼부(55) 측에 전송한다. 제 2 채널버퍼부(55)는 각각 B1, B2채널 및 D채널 버퍼를 구비하여 디멀티플렉서(54)로부터 PCM 데이터를 수신받아 채널별로 할당된 버퍼에 저장했다가 타이밍 및 제어부(70)로부터 기준 클럭신호가 인가되면 해당 PCM 데이터를 대응되는 송신 멀티플렉서(56) 측에 전송하며, 송신 멀티플렉서(56)는 제 2 채널버퍼부(55)와 접속된 각 채널의 전송선을 통해 인가되는 PCM 데이터를 다중화하여 PCM 교환회로부(40)와 접속된 하나의 전송선을 통해 해당 PCM 교환회로부(40) 측에 전송한다.
타이밍 및 제어부(70)는 기준 클럭신호를 생성해서 데이터 송수신 회로접속부(50)와 데이터 송수신부(60)에 인가하여 PCM 데이터의 송수신을 위한 동기를 맞추며, 해당 데이터 송수신 회로접속부(50)와 데이터 송수신부(60) 및 PCM 교환회로부(40)에 제어신호를 출력하여 시스템 전체의 동작을 제어 처리한다.
이와 같이 구성된 본 발명에 따른 디지털 교환 시스템에서는 데이터 송수신 회로접속부(50)와 다수개의 데이터 송수신부(60)를 통합하여 하나의 집적회로(IC)로 구성하였는데, 해당 집적회로(IC)는 PCM 교환회로부(40)와 다수개의 데이터 송수신부(60)를 접속하는 데이터 송수신 회로접속부(50)의 기능과 해당 다수개의 데이터 송수신부(60) 기능을 수행하는 송수신 회로로, 다수의 핀 패키지를 갖는 다수개의 부품을 상호 연결하는 회로 구성을 다수의 핀(예를 들어 100핀) 패키지를 갖는 하나의 집적회로(IC)로 간소화하여 구성한다.
이에 따라, 본 발명에 따른 디지털 교환 시스템은 PCM 교환회로부(40)와 간소화된 집적회로(IC)로서 PCM 데이터의 교환 동작 및 송수신 동작을 처리할 수 있게 되고, 하나의 집적회로(IC)를 사용하므로 회로 제작비용이 감소되며, 회로 제작을 위한 PCB 설계가 쉽게 된다.
이상과 같이, 본 발명은 디지털 교환 시스템에서 다수의 핀 패키지를 갖는 다수개의 부품을 상호 연결하는 회로 구성을 간소화하여 하나의 집적회로로 설계해서 제작할 수 있도록 함으로써, PCB 설계가 쉽게 됨과 동시에 회로 제작비용을 줄일 수 있게 된다.
Claims (3)
- PCM 데이터의 통화로를 절환하는 PCM 교환회로부를 구비하는 디지털 교환 시스템에 있어서,내선 단말기와 접속되어 해당 내선 단말기와 PCM 데이터를 송수신하는 데이터 송수신부와, 상기 PCM 교환회로부와 데이터 송수신부를 상호 접속하는 기능을 수행하는 데이터 송수신 회로접속부와, 기준 클럭신호와 제어신호를 상기 데이터 송수신 회로접속부와 데이터 송수신부 및 PCM 교환회로부에 인가하여 시스템 전체의 동작을 제어 처리하는 타이밍 및 제어부로 구성되며, 해당 PCM 데이터의 송수신 동작을 수행할 수 있도록 간소화된 하나의 집적회로를 포함하는 것을 특징으로 하는 집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로.
- 제 1 항에 있어서,상기 데이터 송수신 회로접속부는 상기 PCM 교환회로부로부터 인가되는 PCM 데이터를 복다중화하여 출력하는 수신 디멀티플렉서와; B1, B2채널 및 D채널 버퍼를 구비하며, 상기 수신 디멀티플렉서로부터 PCM 데이터를 수신받아 해당 채널별로 할당된 버퍼에 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 출력하는 다수개의 제 1 채널버퍼부와; 상기 제 1 채널버퍼부로부터 인가되는 PCM 데이터를 다중화하여 출력하는 다수개의 멀티플렉서와; 인가되는 PCM 데이터를 복다중화하여 각 채널의 전송선을 통해 출력하는 다수개의 디멀티플렉서와; B1, B2채널 및 D채널 버퍼를 구비하며, 상기 디멀티플렉서로부터 PCM 데이터를 수신받아 채널별로 할당된 버퍼에 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 출력하는 다수개의 제 2 채널버퍼부와; 상기 제 2 채널버퍼부로부터 인가되는 PCM 데이터를 다중화하여 상기 PCM 교환회로부 측에 출력하는 송신 멀티플렉서를 포함하는 것을 특징으로 하는 집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로.
- 제 1 항에 있어서,상기 데이터 송수신부는 상기 멀티플렉서로부터 인가되는 PCM 데이터를 불규칙하게 변환해서 출력하는 스크램버와; 상기 스크램버로부터 인가되는 PCM 데이터를 부호화하여 출력하는 코더와; 상기 코더로부터 인가되는 PCM 데이터를 일시 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 내선 단말기 측에 송출하는 다수개의 송신버퍼부와; 상기 내선 단말기로부터 수신된 PCM 데이터를 일시 저장했다가 기준 클럭신호가 인가되면 해당 PCM 데이터를 출력하는 다수개의 수신버퍼부와; 상기 수신버퍼부로부터 인가되는 PCM 데이터를 복호화하여 출력하는 디코더와; 상기 디코더로부터 인가되는 PCM 데이터 즉, 상기 스크램버에 의해 불규칙하게 변환된 PCM 데이터를 본래의 PCM 데이터로 복원하여 상기 디멀티플렉서에 인가하는 디스크램버를 포함하는 것을 특징으로 하는 집적회로를 이용한 디지털 교환 시스템에서의 송수신 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013138A KR100279928B1 (ko) | 1998-04-13 | 1998-04-13 | 집적회로를이용한디지털교환시스템에서의송수신회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013138A KR100279928B1 (ko) | 1998-04-13 | 1998-04-13 | 집적회로를이용한디지털교환시스템에서의송수신회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990080129A true KR19990080129A (ko) | 1999-11-05 |
| KR100279928B1 KR100279928B1 (ko) | 2001-02-01 |
Family
ID=65890877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980013138A KR100279928B1 (ko) | 1998-04-13 | 1998-04-13 | 집적회로를이용한디지털교환시스템에서의송수신회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100279928B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960014690B1 (ko) * | 1993-12-14 | 1996-10-19 | 조백제 | 전자교환기에서의 아날로그 가입자회로 검사방법 및 그 장치 |
-
1998
- 1998-04-13 KR KR1019980013138A patent/KR100279928B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100279928B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0488685B1 (en) | ISDN interface unit | |
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| US5379293A (en) | Voice packet assembling/disassembling apparatus | |
| US4661946A (en) | Digital switch module having encoding law conversion capability | |
| FI82164C (fi) | Kopplingsenhet. | |
| US6577623B1 (en) | Fixed-length cell data and time-division data hybrid multiplexing apparatus | |
| US4685104A (en) | Distributed switching system | |
| CA2029821C (en) | Network node interface of a digital communication system | |
| US4755988A (en) | Data communications switching device having multiple switches operating at plural selectable data rates | |
| US5903573A (en) | Apparatus for reducing transmission capacity | |
| KR100279928B1 (ko) | 집적회로를이용한디지털교환시스템에서의송수신회로 | |
| US4799216A (en) | Distributed switching system | |
| US6452951B1 (en) | Apparatus and method of processing signaling bits of integrated services digital network signals | |
| KR0150035B1 (ko) | 종합정보 통신망용 단말기의 미디어 다중화 장치 | |
| AU593695B2 (en) | Insert/drop PCM multiplex equipment | |
| KR100265069B1 (ko) | 종합정보통신망 가입자 접속 모듈 | |
| US5504740A (en) | Line trunk unit connected to a time division switch, digital exchange and communications system using the line trunk unit | |
| KR0137556B1 (ko) | 종합정보통신망 비알아이(bri) 고속 영상회의 단말장치 | |
| KR950001510B1 (ko) | 프레임 프로세싱 모듈 | |
| EP0903956A2 (en) | A network between a local exchange and an access network, and a semi-conductor large-scaled integrated circuit for use in the network | |
| JPH10294730A (ja) | Ｉｓｄｎ回線交換用ターミナルアダプタ | |
| KR0129611B1 (ko) | 종합정보통신망(isdn) 에스(s) 인터페이스 및 오디오 부호화/복호화 장치 | |
| KR940006750B1 (ko) | 코드변환 기능을 갖는 타임스위치 장치 | |
| US6647023B1 (en) | Voice coding conversion circuit between office exchange and ISDN keyphone system | |
| KR930009629B1 (ko) | 양방향 1k 타임슬럿 교환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |