KR19990079431A - 스위치드 커패시터 필터 회로 - Google Patents

Abstract

여기에 개시된 스위치드 커패시터 필터 회로는 외부에서 입력되는 신호의 에일리어싱을 제거하기 위한 에일리어싱 제거 필터와, 상기 에일리어싱 제거 필터기로부터 출력된 신호를 샘플링하여 차단 주파수를 출력하는 스위치드 커패시터 필터와, 모스 트랜지스터들과 퓨징 패드들 그리고 퓨즈들로 구성되며, 상기 퓨징 패드들에 가해진 전압에 의해 출력되는 전류량이 조절되는 퓨징 회로와, 상기 퓨징 회로로부터 인가된 전류에 의해 기준 주파수가 바뀌므로써 상기 스위치드 커패시터 필터의 차단 주파수의 미세 조정이 가능하도록 하기 위한 발진 회로와, 상기 발진기로부터 출력된 기준 주파수를 4분주 또는 8분주하여 분주된 기준 주파수를 출력하는 분주기와, 상기 분주된 기준 주파수를 위상이 반대인 넌 오버래핑 클럭들로 만들기 위한 넌 오버래핑 클럭 발생기를 포함한다. 내부에 주파수 발진 회로를 내장하여 기준 주파수를 바꾸므로써 스위치드 커패시터 필터의 차단 주파수 특성을 튜닝하며, 이 튜닝은 퓨징 회로의 출력을 조절하여 상기 발진 회로의 기준 주파수를 바꿀수 있다.

Description

스위치드 커패시터 필터 회로(SWITCHED CAPACITOR FILTER CIRCUIT)

본 발명은 스위치드 커패시터 필터에 관한 것으로, 더 구체적으로는 원하는 주파수대로 튜닝이 가능한 스위치드 커패시터 필터 회로에 관한 것이다.

스위치드 커패시터 필터 (Switched Capacitor Filter: SCF)는 스위칭 클럭과 커패시터를 사용하여 저항을 구현하며 이를 이용하여 엑티브 필터 (active filter)를 구성한다. 일반적으로 이렇게 만들어진 스위치드 커패시터 필터는 정해진 클럭과 커패시터의 비로 인해 제조 이후에는 그 특성을 바꾸기 힘들다. 반도체 회로 내에서 활성화 필터에서 사용되는 수 Mega ohm 이상의 정확한 저항을 구현하는 방법에는 모스 트랜지스터를 사용하여 구현하는 방법과 스위치드 커패시터를 사용하여 구현하는 방법이 있다. 이중 후자인 스위치드 커패시터 필터는 저주파수 (low frequency) 대역에서 특성이 좋아 특히 음성 대역 처리용으로 널리 사용되고 있다.

이 스위치드 커패시터는 커패시터의 Q 값이 C＊V와 같으며, 이는 또한 커패시터에 챠아지되는 전류량과 시간의 곱과 같다는 정의에서 그 개념이 나왔다. 즉 C＊V=I＊T이며, 저항 R=V/I이므로 V/I=T/C=1/C＊F의 수식이 성립하여 적당한 주파수와 커패시터 값으로 저항을 구현하여 사용한다. 이와 같은 스위치드 커패시터의 성질을 이용하여 구현한 필터가 스위치드 커패시터 필터(SCF)이며, 이 필터는 기존의 활성화 필터에서 커패시터 값은 동일하나 다만 R 값을 스위치드 캡으로 바꾸어 수 Mega ohm의 저항을 정확하게 구현하면 그 절대값의 크기에 상관없이 정확한 특성이 나오는 필터를 구현할 수 있다.

스위치드 커패시터 필터는 커패시터, 연산 증폭기 및 아날로그 스위치만으로 구성되는 표준치 시스템으로서, 신호의 주파수가 아날로그 스위치의 스위칭 주파수보다 훨씬 작을 경우에는 표준치 필터를 능동-RC 필터와 똑같은 용도로 대치하여 사용할 수 있다. 이렇게 대치함으로써, 필터 전체를 모놀리식 형태로 제조할 수 있으며, 집적도가 높은 모스 기술을 사용할 수 있어 아날로그 신호 처리와 디지털 신호 처리 두 가지가 모두 필요한 시스템을 단일 칩으로 구현할 수 있고, 주파수를 커패시터의 비에 의존하게 만들어 개별적인 부품의 값을 제어하는 것보다 부품값의 비를 더욱 정밀하게 제조할 수 있기 때문에 전달 함수를 더욱 정확하게 실현하는 필터를 제조할 수 있다. 그리고 저항을 제거하기 때문에 전력 소비가 주는 이점을 얻을 수 있다.

도 1은 종래의 스위치드 커패시터 필터와 이를 구동하기 위한 회로들의 구성으로서, 에일리어싱 제거 필터 (10), 스위치드 커패시터 필터 (20), 발진 회로 (30), 분주기 (40) 및 넌 오버래핑 클럭 발생 회로 (50)으로 구성된다. 상기 에일리어싱 제거 필터(10)는 상기 스위치드 커패시터 필터 (20)에 접속되고, 상기 발진 회로 (30)은 상기 분주기 (40)에 접속되고, 상기 분주기 (40)은 상기 넌 오버래핑 클럭 발생 회로 (50)에 접속되고, 상기 넌 오버래핑 클럭 발생 회로 (50)은 상기 스위치드 커패시터 필터 (20)에 접속된다. 상기 에일리어싱 제거 필터 (10)은 외부에서 입력되는 신호의 에일이러싱을 제거하며, 상기 스위치드 커패시터 필터 (20)은 에일리어싱 제거 필터로부터 출력된 신호를 샘플링하여 차단 주파수를 출력한다. 상기 발진 회로 (30)은 스위치드 커패시터 회로의 외부에서 발생되는 기준 클럭을 상기 분주기 (40)에서 분주하여 분주된 주파수를 넌 오버래핑 클럭 발생 회로 (50)에서 넌 오버래핑 클럭으로 만들어 상기 스위치드 커패시터 필터 (20)에 출력한다.

종래의 상기 분주기 (40)은 공정 단계에서 출력 부분의 메탈층을 바꿔 분주량을 달리하므로써, 도 9와 같이 분주기의 메탈 옵션 변화로 인한 스위치드 커패시터 필터의 차단 주파수를 얻을 수 있다. 이렇게 만들어진 스위치드 커패시터 필터가 제조상의 오차나 기타 여러 요인으로 인하여 차단 주파수의 특성이 스펙을 만족하지 못할 때는 커패시터값을 바꿔 다시 제조해야 한다.

따라서, 본 발명의 목적은 차단 주파수를 조정하여 원하는 주파수 대로 튜닝시킬 수 있는 스위치드 커패시터 필터 회로를 제공하는 것이다.

도 1은 종래의 스위치드 커패시터 필터와 이를 구동하기 위한 회로들의 구성을 보여주는 회로도;

도 2는 본 발명의 실시예에 따른 스위치드 커패시터 필터와 이를 구동하기 위한 회로들의 구성을 보여주는 회로도;

도 3은 스위치드 커패시터 필터 회로의 에일리어싱 제거 필터의 구성을 보여주는 회로도;

도 4는 스위치드 커패시터 필터의 구성을 보여주는 회로도;

도 5는 본 발명의 실시예에 따른 스위치드 커패시터 필터의 발진 회로의 구성을 보여주는 회로도;

도 6은 본 발명의 실시예에 따른 상기 발진 회로 내부의 R-스트링 회로의 구성을 보여주는 회로도;

도 7은 본 발명의 실시예에 따른 스위치드 커패시터 필터 회로의 퓨징 회로의 구성을 보여주는 회로도;

도 8은 본 발명의 실시예에 따른 스위치드 커패시터 필터 회로의 분주기의 구성을 보여주는 회로도;

도 9는 종래의 스위치드 커패시터 필터 회로의 차단 주파수의 파형을 보여주는 파형도; 그리고

도 10은 본 발명의 실시예에 따른 퓨징 회로의 조건에 의해 바뀌는 스위치드 커패시터 필터 회로의 차단 주파수의 파형을 보여주는 파형도.

*도면의 주요부분에 대한 부호 설명

100 : 에일리어싱 제거 회로 200 : 스위치드 커패시터 필터

300 : 퓨징 회로 400 : 발진 회로

500 : 분주기 600 : 넌 오버래핑 클럭 발생 회로

(구성)

상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 에일리어싱 제거 필터 수단은 외부에서 입력되는 신호의 에일리어싱을 제거한다. 스위치드 커패시터 필터 수단은 상기 에일리어싱 제거 필터 수단으로부터 출력된 신호를 샘플링하여 차단 주파수를 출력한다. 퓨징 수단은 모스 트랜지스터들과 퓨징 패드들 그리고 퓨즈들로 구성되며, 상기 퓨징 패드들에 가해진 전압에 의해 출력되는 전류량이 조절된다. 발진 수단은 상기 퓨징 수단으로부터 인가된 전류에 의해 기준 주파수가 바뀌므로써 상기 스위치드 커패시터 필터 수단의 차단 주파수의 미세 조정이 가능하도록 한다. 분주 수단은 상기 발진 수단으로부터 출력된 기준 주파수를 4분주 또는 8분주하여 분주된 기준 주파수를 출력한다. 넌 오버래핑 클럭 발생 수단은 상기 분주된 기준 주파수를 위상이 반대인 넌 오버래핑 클럭들로 만든다.

(작용)

이와 같은 회로에 의하면, 퓨징 회로를 이용하여 발진 회로의 기준 클럭을 조절함으로써 스위치드 커패시터 필터의 차단 주파수를 조절할 수 있다.

(실시예)

다음에는 첨부한 도면을 참조하여 본 발명에 따른 스위치드 커패시터 필터 회로의 바람직한 실시예를 상세히 설명한다.

도 2를 참조하면, 본 발명의 신규한 스위치드 커패시터 필터 회로에 있어서, 외부에서 발생되어 들어오는 정해진 주파수만을 출력하던 종래와 달리 퓨징 회로 (300)의 출력을 조절함으로써 발진 회로(400)에서 발생되는 기준 주파수를 조절할 수 있다. 따라서 제조상의 환경 변화로 빚어진 스위치드 커패시터 필터 (200)의 주파수 변화량을 적절하게 바꿀 수 있다.

도 2는 본 발명에 따른 스위치드 커패시터 필터와 이를 구동하기 위한 회로들의 구성을 보여주는 블록도이다.

상기 스위치드 커패시터 필터 회로는 에일리어싱 제거 필터 (100), 스위치드 커패시터 필터 (200), 발진 회로 (300), 퓨징 회로 (400), 분주기 (500), 넌 오버래핑 클럭 발생 회로 (600)으로 구성된다. 상기 에일리어싱 제거 필터 (100)은 상기 스위치드 커패시터 필터 (200)에 접속되고, 상기 발진 회로 (300)은 상기 분주기 (400)에 접속되고, 상기 퓨징 회로 (400)은 상기 발진 회로(300)에 접속된다. 상기 분주기 (500)은 넌 오버래핑 클럭 발생 회로 (600)에 접속되고, 상기 넌 오버래핑 클럭 발생 회로 (600)은 상기 스위치드 커패시터 필터 (200)에 접속된다.

도 3은 외부에서 입력되는 신호의 에일리어싱을 방지하기 위한 에일리어싱 제거 필터 (100)의 구성을 보여주는 회로도이다. 상기 에일리어싱 제거 필터 (100)은 저항들 (R1, R2 및 R3), 커패시터들 (C1, C2 및 C3) 그리고 연산 증폭기 (110)으로 구성되며, 입력 신호 (vin)과 상기 입력 신호를 반으로 나눈 아날로그 그라운드 전압 (agnd)을 인가받아 상기 입력 신호의 에일리어싱을 제거하여 출력한다.

도 4는 상기 에일리어싱 제거 필터 (100)으로부터 출력된 신호를 샘플링하여 차단 주파수를 출력하는 스위치드 커패시터 필터 (200)의 구성을 보여주는 회로이다. 상기 스위치드 커패시터 필터 (200)은 커패시터들 (C1∼C7)과 모스 트랜지스터들 (N1∼N24) 그리고, 연산 증폭기들 (210, 220, 230, 240 그리고, 250)으로 구성된다. 상기 스위치드 커패시터 필터 (200)은 상기 에일리어싱 제거 필터 (100)의 출력을 상기 넌 오버패핑 클럭 발생 회로(600)에서 발생되는 클럭들(CLK, )에 응답해서 차단 주파수를 출력한다. 상기 넌 오버래핑 클럭 발생 회로(600)에서 발생되는 클럭들(CLK, )의 위상은 서로 반대이며, 상기 모스 트랜지스터들 (N1∼N24)의 게이트에 인가되어 게이트의 전위를 결정한다.

도 5는 외부에서 공급되었던 기준 클럭을 내부에서 발생하기 위한 발진 회로 (300)의 구성을 보여주는 회로도이다. 상기 발진 회로 (300)은 연산 증폭기 (310), R-string (320), 저항(R1'), 커패시터 (C1), 모스 트랜지스터들 (P1∼P7, N1∼N7) 그리고, 히스테리시스 인버터 (I1)로 구성된다. 도 6은 상기 발진 회로 (300) 내부의 R-string (320)의 구성을 보여주는 회로도로써, 상기 R- string (320)은 인버터들 (I1, I2, I3, I4)와 모드 트랜지스터들 (N1∼N30) 그리고, 저항들 (R1∼R16)으로 구성된다. 도7은 상기 발진 회로 (300)으로 공급되는 전류량을 조절하여 상기 발진 회로의 기준 클럭을 바꾸므로써, 상기 스위치드 커패시터 필터 (200)의 차단 주파수의 미세 조정이 가능하도록 하기 위한 퓨징 회로 (400)의 구성을 보여주는 회로도이다.

상기 발진 회로 (300)의 기준 전압 (Vp)를 입력 받는 연산 증폭기 (310)이 상기 퓨징 회로 (400)에 의해 발생된 신호를 R-string 회로 (320)의 어느 지점에 위치시키는가에 따라 저항 (R1')에 흐르는 전류가 결정되고, 이 전류가 결정되면 모스 트랜지스터들 (P1, P2, P3)의 전류 미러에 같은 량의 전류가 흐를 수 있는 상태가 된다. 이 때 먼저 모스 트랜지스터 (P4)가 온 되어 커패시터 (C1)에 전류를 공급하고 이 전류에 의해 커패시터 (C1)의 노드 (A)의 전압은 상승하게 된다. 이 전압의 입력을 받는 히스테리시스 인버터 (I1)은 히스테리시스 상위 전압 이상의 전압이 될 때, 상기 히스테리시스 인버터 (I1)의 출력을 하이로 결정한다. 하이출력을 받는 모스 트랜지스터들 (N3, N4)는 다시 턴 온 되며, 이 때는 커패시터 (C1)에 챠아지된 전하가 상기 모스 트랜지스터들 (N3, N4)에 의해 디스챠아지되면서 노드 (A)의 전압은 다시 내려가게 된다. 이러한 상기 커패시터 (C1)의 충전과 방전의 동작 시간은 공급되는 전류에 영향을 받는데, 이 전류를 단속하거나 증가시키기 위해 사용된 것이 상기 퓨징 회로 (400)이다.

상기 퓨징 회로 (400)은 PMOS 트랜지스터들 (P1, P2, P3, P4)와 저항들 (R1, R2, R3, R4) 그리고 퓨징 패드들 (FP1, FP2, FP3, FP4)와 퓨즈들 (F1, F2, F3, F4) 그리고, 커먼 패드(CP)로 이루어져 있다. 상기 퓨징 패드들 (FP1, FP2, FP3, FP4) 중 하나를 프로빙 (probing)하여 적절한 전압을 가하면 상기 퓨즈들 (F1, F2, F3, F4)중 하나는 과도한 전류에 의하여 끊어지게 되며, 이러한 경우 초기에 0 (VSS 전압)을 출력하던 퓨징 출력핀들 (fb1, fb2, fb3, fb4) 중 하나는 1 (VDD 전압)을 출력하게 된다. 상기 퓨징 회로 (400)에서 발생된 디지털 신호는 도 6의 R-string 회로 (320)으로 들어가며 상기 각 저항들 (R1∼R16) 사이의 노드 중 한곳을 입력 포트와 연결하여 주는 것이다. 저항 탭에 의해 그곳의 전압이 결정되고 결정된 전압은 R-string 회로 (320)의 저항 (R1∼R16) 및 상기 R-string 회로 (320) 밖의 저항 (R1')과 더해진 저항값으로 나누어져 전류가 형성된다.

도 8은 상기 발진 회로 (300)으로부터 출력된 기준 클럭을 4분주 또는 8분주하여 분주된 기준 클럭을 출력하는 분주기 (500)의 구성을 보여주는 회로도이다. 상기 분주기 (500)은 플립 플롭들 (510, 520 및 530)으로 구성되며, 상기 발진 회로 (300)의 출력은 상기 분주기 (500)의 클럭으로 사용된다. 상기 분주기 (500)에서의 출력이 상기 플립 플롭 (520)의 출력이면 4분주 되어 출력되고, 출력이 상기 플립 플롭 (530)의 출력이면, 8분주 되어 출력된다. 상기 분주기 (500)으로부터 출력된 신호는 상기 넌 오버래핑 클럭 발생 회로 (600)에서 위상이 다른 두 개의 신호 (CLK, )를 상기 스위치드 커패시터 필터 (200)에 출력한다.

도 10은 상기 퓨징 회로 (300)의 조건에 의해 미세하게 조정된 스위치드 커패시터 필터의 차단 주파수의 파형을 보여주는 파형도이다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

본 발명에 따르면, 퓨징 회로를 사용하여 발진 회로의 주파수를 튜닝하므로써 스위치드 커패시터 필터의 차단 주파수를 조절할 수 있다.

Claims (4)

1. 외부에서 입력되는 신호의 에일리어싱을 제거하기 위한 에일리어싱 제거 필터 수단과;

   상기 에일리어싱 제거 필터 수단으로부터 출력된 신호를 샘플링하여 차단 주파수를 출력하는 스위치드 커패시터 필터 수단과;

   모스 트랜지스터들과 퓨징 패드들 그리고 퓨즈들로 구성되며, 상기 퓨징 패드들에 가해진 전압에 의해 출력되는 전류량이 조절되는 퓨징 수단과;

   상기 퓨징 수단으로부터 인가된 전류에 의해 기준 주파수가 바뀌므로써 상기 스위치드 커패시터 필터 수단의 차단 주파수의 미세 조정이 가능하도록 하기 위한 발진 수단과;

   상기 발진 수단으로부터 출력된 기준 주파수를 4분주 또는 8분주하여 분주된 기준 주파수를 출력하는 분주 수단과;

   상기 분주된 기준 주파수를 위상이 반대인 넌 오버래핑 클럭들로 만들기 위한 넌 오버래핑 클럭 발생 수단을 포함하는 스위치드 커패시터 필터 회로.
2. 제 1 항에 있어서,

   퓨징 수단은,

   PMOS 트랜지스터와 저항, 퓨징 패드, 퓨즈가 직렬로 커먼 패드에 접속된 제 1 열과;

   상기 제 1 열과 병렬로 접속된 제 2 열과;

   상기 제 2 열과 병렬로 접속된 제 3 열과;

   상기 제 3 열과 병렬로 접속된 제 4 열을 포함하는 스위치드 커패시터 필터 회로.
3. 제 2 항에 있어서,

   상기 퓨징 수단의 각 열들은 동일한 구성을 갖고, 커먼 패드에 공통으로 접속된 스위치드 커패시터 필터 회로.
4. 제 1 항에 있어서,

   상기 발진 수단은,

   외부로부터 기준 전압과 바이어스 전압을 인가받는 연산 증폭기와;

   상기 퓨징 수단의 출력을 인가받는 R-스트링 회로와;

   상기 R-스트링 회로에 직렬로 연결된 저항과;

   모스 트랜지스터들과;

   노드의 전위에 따라 충전, 방전되는 커패시터와;

   입력 레벨이 하이보다 높은 하이이고 로우보다 낮은 로우에서 출력이 결정되는 히스테리시스 인버터를 포함하는 스위치드 커패시터 필터 회로.