KR19990074274A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 노광 장비의 시스템 버그(System Bug)에 의해 발생하는 비노광 웨이퍼를 효율적으로 선별해낼 수 있도록한 반도체 소자의 제조 방법에 관한 것으로,웨이퍼 또는 식각 대상층상에 포토레지스트를 도포하는 단계와,상기 포토레지스트가 도포된 웨이퍼를 특정 형태를 갖는 마스크 패턴층을 이용하여 노광하는 단계와,상기 노광된 포토레지스트를 현상하여 원하는 형태로 패터닝하는 단계와,패터닝된 포토레지스트를 갖는 웨이퍼를 카본 분광기를 이용한 분석으로 카본 농도를 검지하는 단계와,검지된 카본 농도와 기준 농도를 비교하고 웨이퍼의 반경 방향으로 카본 농도를 검출하여 카본 농도의 변화 여부를 분석하여 기준 농도 이하이거나 농도 변화가 없는 웨이퍼를 선별하는 단계와,카본 농도 검출 및 이를 이용한 웨이퍼 선별 공정이 끝나면 패터닝된 포토레지스트층을 베이킹하여 포토레지스트 패턴층을 형성 단계를 포함하여 이루어진다.

Description

반도체 소자의 제조 방법

본 발명은 포토리소그래피 공정에 관한 것으로, 특히 노광 장비의 시스템 버그(System Bug)에 의해 발생하는 비노광 웨이퍼를 효율적으로 선별해낼 수 있도록한 반도체 소자의 제조 방법에 관한 것이다.

이하, 첨부된 도면을 참고하여 종래 기술의 포토리소그래피 공정에 관하여 설명하면 다음과 같다.

도 1a내지 도 1d는 종래 기술의 포토리소그래피 공정 단면도이다.

DRAM 과같은 반도체 메모리 소자에 있어서는 제조 공정시에 포토리소그래피 공정을 여러번 반복하게 된다.

포토리소그래피 공정에서 포토레지스트의 도포하고 이를 스테퍼에서 선택적으로 노광하고 현상하게 된다.

일반적으로 포토레지스트는 빛이나 방사,열 등 여러형태의 에너지에 노출되었을 때 내부 구조가 바뀌는 특성을 가진 물질층을 말하는 것으로 다중체(Polymer),용제(Solvent),감광제(Sensitizer)의 세가지를 기본 요소로하여 구성된다.

이와 같은 포토리소그래피 공정을 도면을 참고하여 설명하면 다음과 같다.

먼저, 도 1a에서와 같이, 웨이퍼(1) 또는 식각 대상층상에 포토레지스트(2)를 도포한다.

이어, 도 1b에서와 같이, 상기 포토레지스트(2)가 도포된 웨이퍼(1)를 특정 형태를 갖는 마스크 패턴층(3)을 이용하여 스테퍼를 이용한 노광 공정을 진행한다.

이때, 상기 마스크 패턴층(3)의 형태가 포토레지스트(2)에 전사된다.

그리고 도 1c에서와 같이, 상기 노광된 포토레지스트(2)를 현상하여 원하는 형태로 패터닝한다.

이어, 도 1d에서와 같이, 패터닝된 포토레지스트층을 베이킹하여 포토레지스트 패턴층(4)을 형성한다.

식각 또는 이온 주입 공정등에서 마스크로 사용하기 위하여 도포되는 포토레지스트는 주로 카본(Carbon)성분으로 구성되어 있고 노광을 거쳐서 현상 공정으로 남아 베이킹 공정으로 거친 포토레지스트 패턴층(4)의 대부분이 카본 성분으로 구성되어 있다.

이와 같은 종래 기술의 포토레지스트 패터닝 공정에서는 다음과 같은 문제점이 있다.

포토레지스트 패터닝후의 공정 유효 판단 과정이 없어 장비 에러 또는 포토레지스트의 부분 도포 등의 문제가 있어도 후속되는 공정으로 계속 진행되어 최종 소자 테스트까지 공정이 진행되어 수율 및 제조 원가 측면에서 불리하다.

또한, 포토레지스트가 도포되어진 상태에서의 노광 공정에서 스텝퍼(stepper)의 시스템 버그에 의해 웨이퍼의 특정 부분이 노광되지 않는 비노광 현상이 발생하여도 이를 검출해내는 별도의 공정 단계가 없어 후속되는 공정으로 계속되는 문제가 있다.

본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위하여 안출한 것으로, 노광 장비의 시스템 버그에 의해 발생하는 노광 스킵 웨이퍼 그리고 포토레지스트 미도포 부분을 갖는 웨이퍼를 효율적으로 선별해낼 수 있도록한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.

도 1a내지 도 1d는 종래 기술의 포토리소그래피 공정 단면도

도 2a내지 도 2d는 본 발명에 따른 포토리소그래피 공정 단면도

도면의 주요부분에 대한 부호의 설명

21. 웨이퍼 22. 포토레지스트

23. 마스크 패턴층 24. 포토레지스트 패턴층

25. 카본 분광기

노광 스킵 웨이퍼 그리고 포토레지스트 미도포 부분을 갖는 웨이퍼를 효율적으로 선별해낼 수 있도록한 본 발명의 반도체 소자의 제조 방법은 웨이퍼 또는 식각 대상층상에 포토레지스트를 도포하는 단계와,상기 포토레지스트가 도포된 웨이퍼를 특정 형태를 갖는 마스크 패턴층을 이용하여 노광하는 단계와,상기 노광된 포토레지스트를 현상하여 원하는 형태로 패터닝하는 단계와,패터닝된 포토레지스트를 갖는 웨이퍼를 카본 분광기를 이용한 분석으로 카본 농도를 검지하는 단계와,검지된 카본 농도와 기준 농도를 비교하고 웨이퍼의 반경 방향으로 카본 농도를 검출하여 카본 농도의 변화 여부를 분석하여 기준 농도 이하이거나 농도 변화가 없는 웨이퍼를 선별하는 단계와,카본 농도 검출 및 이를 이용한 웨이퍼 선별 공정이 끝나면 패터닝된 포토레지스트층을 베이킹하여 포토레지스트 패턴층을 형성 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 제조 공정에 관하여 상세히 설명하면 다음과 같다.

도 2a내지 도 2d는 본 발명에 따른 포토리소그래피 공정 단면도이다.

본 발명은 노광 공정에서 발생하는 장비 Error에 의한 패턴 미형성을 검출하는 것에 관한 것으로, 먼저, 도 2a에서와 같이, 웨이퍼(21) 또는 식각 대상층상에 포토레지스트(22)를 도포한다.

이어, 도 2b에서와 같이, 상기 포토레지스트(22)가 도포된 웨이퍼(21)를 특정 형태를 갖는 마스크 패턴층(23)을 이용하여 스테퍼를 이용한 노광 공정을 진행한다.

이때, 상기 마스크 패턴층(23)의 형태가 포토레지스트(22)에 전사된다.

그리고 도 2c에서와 같이, 상기 노광된 포토레지스트(22)를 현상하여 원하는 형태로 패터닝한다.

이어, 도 2d에서와 같이, 패터닝된 포토레지스트(22)를 갖는 웨이퍼(21)를 카본 분광기(25)를 이용하여 분석한다.

이때, 분석 기준은 웨이퍼(22)상에 마스크 패턴층(23)에 의해 전사된 형태로 남아 있는 포토레지스트(22)의 카본 농도를 분석하여 기준 농도 이하인가를 판단한다. 카본 농도가 기준 농도 이하인 경우는 포토레지스트가 도포되지 않은 것으로 해당 웨이퍼(21)를 선별해낸다.

그리고 웨이퍼(21)의 반경 방향으로 카본 농도를 검출하여 카본 농도의 변화 여부를 분석하여 농도 변화가 없는 경우는 스텝퍼를 이용한 노광 공정시에 노광이 스킵된 것으로 판단한다.

이어, 이와 같은 카본 분광기(25)를 이용한 카본 농도 검출 및 이를 이용한 웨이퍼 선별 공정이 끝나면 패터닝된 포토레지스트층을 베이킹하여 포토레지스트 패턴층(24)을 형성한다.

이와 같은 카본 분광기(25)를 이용한 카본 농도 검출 및 이를 이용한 웨이퍼 선별 공정은 식각 또는 이온 주입 공정등에서 마스크로 사용하기 위하여 도포되는 포토레지스트는 주로 카본(Carbon)성분으로 구성되어 있고 노광을 거쳐서 현상 공정으로 남아 베이킹 공정으로 거친 포토레지스트 패턴층(24)의 대부분이 카본 성분으로 구성된 것을 이용한 것이다.

이와 같은 본 발명의 반도체 소자의 제조 공정은 포토레지스트 도포시에 장비 Error에 의해 레지스트가 도포되지 않았을 때 해당 웨이퍼를 선별하고, 노광 공정에서의 장비 Error로 비노광된 부분이 발생한 웨이퍼를 선별할 수 있어 후속되는 공정으로 계속 진행되는 것을 막아 수율 향상 및 제조 원가 절감의 효과가 있다.

Claims (1)

1. 웨이퍼 또는 식각 대상층상에 포토레지스트를 도포하는 단계와,

   상기 포토레지스트가 도포된 웨이퍼를 특정 형태를 갖는 마스크 패턴층을 이용하여 노광하는 단계와,

   상기 노광된 포토레지스트를 현상하여 원하는 형태로 패터닝하는 단계와,

   패터닝된 포토레지스트를 갖는 웨이퍼를 카본 분광기를 이용한 분석으로 카본 농도를 검지하는 단계와,

   검지된 카본 농도와 기준 농도를 비교하고 웨이퍼의 반경 방향으로 카본 농도를 검출하여 카본 농도의 변화 여부를 분석하여 기준 농도 이하이거나 농도 변화가 없는 웨이퍼를 선별하는 단계와,

   카본 농도 검출 및 이를 이용한 웨이퍼 선별 공정이 끝나면 패터닝된 포토레지스트층을 베이킹하여 포토레지스트 패턴층을 형성 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.