KR19990068031A

KR19990068031A - 액정 디바이스 및 액정 디바이스의 어드레스 방법

Info

Publication number: KR19990068031A
Application number: KR1019990001721A
Authority: KR
Inventors: 본네트폴; 타울러마이클죤
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤; 안쏘니 올리버 보데리; 더 시크리터리 오브 스테이트 포 디펜스 인 허 브리태닉 마제스티스 거번먼트 오브 더 유나이티드 킹덤 오브 그레이트 브리튼 앤드노던 아일랜드
Priority date: 1998-01-21
Filing date: 1999-01-21
Publication date: 1999-08-25
Also published as: JPH11272246A; KR100324438B1; GB9801299D0; GB2333634A; GB2333634B; US6414667B1

Abstract

본 발명의 액정 디바이스는, 제2 세트의 전극에 인가된 데이터신호와 함께 제1 세트의 전극에 차례로 인가되는 주사신호에 의해 다중 상태로 어드레스된다. 상기 제1 및 제2 세트의 전극은 복수의 화소를 한정한다. 상기 장치에 의해 표시되는 패턴은 제2 세트의 전극에 인가된 파형을 결정하며 이 파형은 주파수의 첨두간에 변동할수 있다. 이는 장치의 성능, 특히 콘트라스트에 악영향을 준다. 이 문제를 해소하기 위해, 공지의 스트로브 펄스를 채용한 주사신호에 저주파 신호가 부가된다. 이는 데이터 신호 주파수의 첨두의 화소에 대한 영향을 감소시킨다.

Description

액정 디바이스 및 액정 디바이스의 어드레스 방법{LIQUID CRYSTAL DEVICE AND METHOD OF ADDRESSING LIQUID CRYSTAL DEVICE}

본 발명은 신규한 어드레스 기술을 갖는 액정 디바이스에 관한 것이다. 본 발명은 또한, 액정 디바이스의 어드레스 방법 및 액정 디바이스를 어드레스하기 위한 구성(arrangement) 에 관한 것이다.

액정 디바이스 어레이에는 전형적으로 장치의 제1기판상에 배치된 1세트의 제1전극(또는 행 전극)과 장치의 대향기판상에 배치된 1세트의 제2전극(또는 열 전극)이 있다. 이들 전극 세트는 일반적으로, 서로 평행하나 다른 세트의 전극에 대해서는 직각으로 배치된 전극들을 포함한다. 행 전극과 열 전극간의 교점은 화소 또는 화소 어레이를 한정한다. 데이터신호가 각 열 전극에 인가되는 동안, 어레이의 각 화소는 각 행 전극에 차례로 주사신호를 인가함으로써 어드레스 될 수 있다. 데이터 및 주사신호는 주사신호가 인가되는 열에 있는 화소들만 연속적인 데이터신호로서의 상태를 채용하도록 주의깊게 선택되어야 한다. 모든 행 전극에 주사신호가 일단 인가되면, 전위가 다른 데이터 신호가 인가된 상태로 프로세스가 다시 개시될 수 있다.

주사신호는 일반적으로 블랭킹 펄스와 스트로브 펄스를 포함한다. 블랭킹 펄스는 공지의 상태(전형적으로 블랙 상태)로 특정 열에 모든 화소를 위치시키기 위해 데이터신호와는 독립적으로 동작한다. 일단 블랭킹 펄스가 이미 다른 상태를 점유한 행에 있어서의 임의의 화소의 상태를 변경하면, 스트로브 펄스는 데이터신호와 동시에 행 전극에 인가된다. 상기 데이터신호는 소망 상태로 화소를 위치시키기 위해 2 이상의 가능한 데이터신호로부터 선택될 수 있다.

데이터신호는 연속적으로 복수의 제2 (열)전극에 인가되어 장치를 가열시키고 표시의 콘트라스트를 감소시킨다.

본 발명의 목적은 상기와 같은 종래의 단점을 해결한 액정 디바이스용 어드레스 기술을 제공하는 것이다.

본 발명의 1 양태에 의하면, 복수의 제1전극 및 복수의 제2전극을 갖고 상기 복수의 제1전극들중 적어도 하나와 복수의 제2전극들중 적어도 하나 사이의 교점에 복수의 화소를 한정하는, 액정 디바이스의 어드레스 방법이 제공되며, 상기 방법은, 1프레임에 걸쳐 상기 복수의 제1전극들의 각각에 적어도 하나의 스트로브부를 포함하는 주사신호를 인가하고, 상기 주사신호의 적어도 하나의 스트로브부와 협동하여 상기 복수의 제2전극들의 각각에 데이터신호를 인가하며, 상기 주사신호는 프레임 레이트보다 크고 상기 데이터신호에 의해 상기 장치에 인가된 최저의 가능한 주파수 이하의 주파수를 갖는 교번 신호를 더 포함한다.

본 발명의 제2 양태에 의하면, 복수의 제1전극 및 복수의 제2전극을 갖고, 상기 복수의 제1전극들중 적어도 하나와 복수의 제2전극들중 적어도 하나 사이의 교점에 복수의 화소를 한정하는, 액정 디바이스가 제공되며, 상기 액정 디바이스는, 상기 복수의 제1전극들의 각 하나에 적어도 하나의 스트로브부를 포함하는 주사신호의 1 프레임을 인가하는 수단과, 상기 주사신호의 적어도 하나의 스트로브부와 협동하여 상기 복수의 제2전극들의 각각에 데이터신호를 인가하는 수단을 더 포함하고, 상기 주사신호는 프레임 레이트보다 크고 상기 데이터신호에 의해 상기 장치에 인가된 최저의 가능한 주파수 이하의 주파수를 갖는 교번 신호를 더 포함한다.

본 발명의 제3 양태에 의하면, 복수의 제1전극 및 복수의 제2전극을 갖고 상기 복수의 제1전극들중 적어도 하나와 복수의 제2전극들중 적어도 하나 사이의 교점에 복수의 화소를 한정하는, 액정 디바이스를 어드레스(addressing)하기 위한 구성(arrangement)이 제공되며, 상기 구성은, 상기 복수의 제1전극들의 각 하나에 적어도 하나의 스트로브부를 포함하는 주사신호의 1 프레임을 인가하는 수단과, 상기 주사신호의 적어도 하나의 스트로브부와 협동하여 상기 복수의 제2전극들의 각각에 데이터신호를 인가하는 수단을 포함하고, 상기 주사신호는 프레임 레이트보다 크고 상기 데이터신호에 의해 상기 장치에 인가된 최저의 가능한 주파수 이하인 주파수를 갖는 교번 신호를 더 포함한다.

본 발명은 어레이의 행 전극에 저주파신호를 인가함으로써 동작한다. 그 결과, 첨두의 어드레스 시나리오와 감소된 소비전력간의 콘트라스트의 차가 적게 된다. 본 발명은 바이폴라 스트로브부를 사용한 어드레싱 구성 또는 블랭킹부를 사용한 어드레스 구성에 적용할수 있다.

소비전력의 대부분은 데이터신호로부터 비롯되기 때문에, 데이터신호를 감소시키면 전력소비가 상당히 감소된다. 그러나, 데이터신호의 전압레벨은 어드레스 판별 및 AC 안정화 효과를 제공하기 때문에, 본 발명은 AC 안정화를 회복시키기 위해 주사신호에 AC신호를 부가하며, 또한 그 결과 데이터 패턴을 보다 독립적으로 달성할 수 있게 한다. 이와 같은 데이터 패턴을 보다 독립적으로 달성하기 위해(또한, 소비전력을 별로 증가시키지 않기 위해), 인가된 AC신호는 비교적 낮은 주파수로 되어야 하고 또한 데이터 주파수에 관련되어야 한다.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.

도1은 행 및 열 드라이버와 함께 액정 어레이 장치상의 교차 전극 배열을 나타낸다.

도2는 본 발명이 적용되는 강유전성 액정의 측면도이다.

도3(a)∼3(d)는 종래의 FLC 어레이에 인가되는 행 및 열 신호를 나타낸다.

도4(a)와 4(b)는 종래 데이터신호를 사용시 발생하는 데이터주파수의 2개의 첨두(extreme)를 갖는 1쌍의 파형도이다.

도5는 강유전성 액정 디바이스용 데이터주파수에 대한 콘트라스트의 개략도이다.

도6은 본 발명의 1 실시예에 의한 새로운 행의 파형도이다.

도7(a)와 7(b)는 도6의 파형을 사용시 데이터주파수의 첨두에 의해 야기된 파형의 예를 나타낸다.

도8은 MALVERN3 파형을 사용하여 구동된 SCE8을 데이터주파수의 두 첨두, Vd=5.6V, Vs=40V와 비교한, 표준 열 파형의 슬롯 타임에 대한 콘트라스트의 그래프도이다.

도9는 도8에 도시한 그래프이나, 열 신호에 대한 주파수신호가 4V로 낮은, Vd=4V인 그래프이다.

도10과 도11은 양자의 경우 모두 MALVERN4 파형과 5.6V의 RMS 데이터 전압을 사용한 도8과 도9와 동일한 비교의 그래프도이다.

도12(a)와 도12(b)는 본 발명의 1 실시예에 의한 결과적 신호의 예를 도시한 도면이다.

도1은 본 발명의 어드레스 기술이 적용될 수 있는 액정 디바이스의 사시도이다. 제1 기판(10)은 제2 기판(12) 반대측에 배치되고 액정재료(도시히지 않음)는 기판들 사이에 배치된다. 기판(10)은 서로 평행하게 배치된 복수의 전극(14)를 수반한다. 설명의 편의를 위해, 도1은 3개의 전극(14a,14b,14c)만 도시한다. 기판(12) 역시 서로 평행하게 배치된 복수의 전극(16)을 수반한다. 설명의 편의를 위해, 3개의 전극(16a,16b,16c)만 도시되어 있다. 전극(16)은 전극(14)에 대해 직각으로 놓이도록 배치되며 전극(14)중 하나가 전극(16)중 하나와 중합하는 점이 하나의 화소 요소 또는 화소 어레이를 한정한다. 본 발명은 다른 구성의 전극을 갖는 액정 디바이스에도 적용할 수 있다. 전극(14)은 행(row) 전극이라 하며 행 드라이버(ROW)(18)를 통해 콘트롤러(CNTL)에 의해 구동된다. 전극(16)은 열(column) 전극이라 하며 열 드라이버(COLUMN)(22)를 통해 콘트롤러에 의해 구동된다.

도1에 도시된 바와 같은 어레이에 있어서 화소를 어드레스하기 위해서는, 행 전극의 각각에 차례로 주사신호가 인가된다. 다음, 데이터신호가 상기 주사신호와 협동하여 복수의 다른 열 전극에 인가된다. 상기 데이터신호는 특정 어레이 열에 있어서의 모든 화소에 인가되기 때문에, 데이터신호와 주사신호의 상대 크기 및 존속기간은, 주사신호가 인가되는 행(들)의 화소만 데이터신호에 따라 상태를 변경할수 있도록 구성되어야 한다.

본 발명이 적용될 수 있는 강유전성 액정 디바이스(FLCD)을 도2에 도식적으로 나타냈다. FLCD패널(31)은 내측상의 제1 및 제2 전극 구조를 지지하는 2개의 평행한 유리기판(32,33)사이에 함유된 강유전성 스멕틱 액정재료의 층(38)을 구비하며, 상기 기판(33)과 대응 전극 기판간에 칼라필터층(42)이 개재된다. 상기 제1 및 제2 전극 구조는, 예컨대 전극(43,44)의 교점에 변조 요소(화소)의 매트릭스를 형성하기 위해, 서로 교차하는 인듐 주석 산화물 전극인 일련의 행 및 열 전극(43 및 44)을 각각 구비한다. 상기 각 전극구조는 예컨대 실리콘 산화물(SiO₂)로 이루어진 투명절연막(34 또는 35)으로 코팅된다. 상기 절연막(34,35)의 상부에는, 배향층(36,37)이 시일재(39)에 의해 그의 에지에서 밀봉되어 있는 강유전성 액정층(38)의 대향측들과 접하도록, 폴리비닐 알콜로 이루어진 배향층(36,37)이 도포된다. 서로 거의 수직한 편광축을 갖는 편광자(40,41) 사이에 패널(31)이 배치된다.

본 발명은 액정재료가 다음과 같은 특성을 갖는 강유전성 액정(FLC) 패널에 특히 적용할수 있다.

(i) 동작 온도에서 키랄 스멕틱 C상을 갖는 액정

(ii) 20nC/cm²이하의 자발 분극을 갖는 τVmin 특성을 나타내는 재료

(iii) 10°와 45°사이, 바람직하게는 22.5°의 원추 각을 갖는 FLC재료

(iv) 정의 유전율 2축성(biaxiality)을 갖는 FLC재료.

이와 같은 액정 디바이스는 τVmin 어드레스 기술을 사용하여 어드레스할 때 특히 적합하다. 도3(a) 내지 3(d)는 공지의 어드레스 기술의 일부로서 적용된 주사 및 데이터신호의 일부를 나타낸다.

도3(a)에 주사신호의 스트로브부(또는 펄스)를 도시했다. 이는 복수의 제1 전극(행)의 각각에 순차로 인가된다. 상기 신호의 일부가 인가되고 특정 행 데이터 신호가 복수의 제2 전극(열)의 각각에 인가되면서 행 전극과 열 전극이 중첩하는 소망 상태의 화소를 제공한다. 도3(b)에 나타낸 상측 데이터신호는 선택신호로서, 주사신호의 스트로브부와 관련하여 인가될 때 관련 화소가 상태를 변경하는 것을 의미한다. 도3(b)에 나타낸 하측 데이터신호는 비선택신호로서, 주사신호의 스트로브부와 관련하여 인가될 때 관련 화소가 상태를 변경하지 않는 것을 의미한다.

상기 어드레스 기술은 JOERS/Alvey 기술(또는 구조 ; scheme)로 불리운다. 이 JOERS/Alvey 기술은 "The JOERS/Alvey Ferroelectrc Multiplexing scheme" ( published in Ferroelectrcs, 1991, Vol. 122, pages 63∼79)에 상세히 설명되어 있다.

본 발명은 주사신호의 바이폴라 스트로브부를 사용한 어드레스 구조 및 주사신호에 블랭킹부(또는 펄스)를 사용한 것들에 모두 적용할 수 있다. 전자의 경우, 각 화소는 2번 어드레스되고, (필요한 경우) 일단 흑(dark)으로 스위칭되고, (필요한 경우) 일단 백(white)으로 스위칭된다. 후자의 경우, 주사신호의 블랭킹부는, 신호의 스트로브부가 인가되기 전 단시간에 어레이의 각 행에 인가된다. 이 블랭킹부는 공지 상태(전형적으로 블랙)로 행의 화소를 위치시켜 각 화소만 일단 어드레스될 필요가 있도록 필요한 경우 그의 상태를 변경시킨다.

이 어드레스 기술의 개발은 주사신호의 스트로브부가 하나의 L.A.T 이상으로 연장되도록 한다. 주사신호의 스트로브부(상이한 시간 옵셋)는 동시에 어레이의 2개 (이상)의 행에 인가된다. 이와 같은 2개의 주사신호의 스트로브부를 도3(c)와 3(d)에 도시했다. 도3(c)는, 스트로브 펄스가 다음 L.A.T의 절반으로 연장되는 소위 MALVERN3 스트로브 신호를 나타낸다. 도3(d)는, 스트로브 펄스가 다음 L.A.T로 완전히 연장되는 소위 MALVERN4 스트로브 신호를 나타낸다.

다수의 인접한 행(예컨대, 블랙, 블랙, 블랙 등)에 동일한 화소 상태가 적용되는 경우, 라인 어드레스 타임(L.A.T)의 파장을 갖는 파형이 열 전극에 인가된다. 인접한 라인(예컨대, 블랙, 화이트, 블랙, 화이트 등)에 상이한 화소상태가 발생하는 경우, 2배의 라인 어드레스 타임(L.A.T)의 파장을 갖는 파형이 열 전극에 인가된다. 이는, 데이터신호의 인가에 의해 열 전극에 인가되는 파장의 첨두를 나타낸다.

도4(a)와 4(b)는 이들 두 파형을 나타내며, 신호 F1(다수의 행의 교호적 화소 상태에 대응)은 L.A.T의 파장을 갖고, 신호 F2(인접한 행의 교호적 화소 상태에 대응)은 2 L.A.T의 파장을 갖는다. 신호 F1은 액정 디바이스에 인가되는 가능한 최고의 주파수이고, 신호 F2는 액정 디바이스에 인가되는 가능한 최저의 주파수이다. 데이터주파수는 강유전성 액정(FLC) 디렉터의 AC 안정화의 정도, 즉 콘트라스트에 영향을 미친다. 이는, FLC배향이 C2U 구성으로 될 때 특히 해당되며, 상기 구성은 τVmin형 FLC재료를 이용할 때의 통상적인 배향이다. 다른 세부 사항은 "Fast, high-contrast ferroelectric liquid crystal displays and the role of dielectric biaxiality"(Jones, Towler and hughes, published at pages 86∼92 of Displays, Volume 14, Number 2, 1993)으로부터 입수할 수 있다.

이하, 도4(a) 내지 4(b)에 도시한 파형의 효과를 설명한다.

도5는 열 전극에 인가되는 신호의 주파수에 대한 콘트라스트의 개략적 그래프이다. 상측 곡선은 고전압 데이터 신호로; 높은 값의 Vp에 대응한다. 이 그래프로부터, 낮은 데이터 주파수에서, 콘트라스트가 저하하는 것을 알수 있다. 따라서, 가능한 해결책은 데이터 주파수를 매우 높게 하는 것이다. 그러나, 이는 소비전력면에서 바람직하지 않으며, 어드레스 회로를 복잡하게 한다. 이 문제는, 행(주사신호) 전극에 저주파 신호를 부가함으로써 (화소에) 나타나는 데이터 주파수의 첨두를 동일한 주파수로 하는, 본 발명의 1 실시예에서 어드레스된다.

도6은 본 발명에 의한 주사신호의 1예를 나타낸다. 각 주사(행) 파형은 정상 스트로브( 및 적절할 경우 블랭킹) 신호부에 부가하여, 저전압 Vlf로, 일정한 저주파 신호를 갖는다.

저주파신호는 프레임 레이트 이상 또는 최저의 가능한 데이터 주파수 F2 이상의 주파수를 갖는 교번신호이다. 그 결과, 데이터 전압 레벨 Vd는 공지 기술보다 감소될 수 있어 전체적으로 보다 낮은 소비전력을 갖는 양호한 실질적인 데이터-패턴-의존 콘트라스트를 달성한다. 이 경우에 드라이브 윈도우(상기 문헌 참조)는 약간 감소된다. 이 때, 여분의 행 파형 신호의 주파수는 도 4(a)의 f1보다 낮은 4 타임이다. 스위칭의 정규의 프리펄스(L.A.T의 제1 절반인) 거동을 유지하기 위해 주사신호의 스트로브부의 인접 근방에는 부가신호가 사용되지 않는다. 상기 부가신호는 주사신호의 스트로브부 앞에 약간의 L.A.T(적어도 2 라인 어드레스 타임)이 인가되도록 통상적으로 중지된다. 이 부가신호는 또한, 주사신호의 스트로브부 뒤에 약간의 L.A.T(적어도 2 라인 어드레스 타임) 까지 통상적으로 재인가되지 않는다. 이는 스위칭 과정의 업세팅을 피하기 위한 것이다. 본 발명은 바이폴라 스트로브를 사용한 어드레스 구조 및 블랭킹 펄스(도시하지 않음)를 사용 어드레스 구조에 적용할 수 있다.

실시예에 있어서, 600 행을 갖는 모노크롬 SVGA패널은 (데이터패턴에 따라) 36 kHz 또는 18 kHz의 데이터 주파수로 어드레스될 수 있으며, 이 경우 부가적인 저주파 교류 신호는 약 9 kHz의 주파수를 가질 수 있다. 또는, 예컨대 4 시간상 디더(temporal dither) 비트를 사용하여 16 그레이 레벨(grey level)을 제공하기 위해, 시간상 디더를 이용한 그레이 레벨의 수를 증대시킬 경우, 이는 144 kHz 또는 72 kHz의 데이터 주파수로 되며, 이 경우, 부가적인 저주파 교류 신호는 약 36 kHz의 주파수를 가질 수 있다. 각각의 경우에, 저주파 교류 신호는 데이터 주파수 이하 및 프레임 레이트 이상의 주파수를 갖는다.

도7(a)와 7(b)는 데이터패턴이 F1 및 F2의 신호로 될 때 (데이터 신호에 관련하여 화소를 어드레스 하기위해 사용되는 주사신호의 일부와 같은) 선택기간 외측 화소에 인가되는 상기 신호들의 예를 도시한 것이다. 이로부터, 이 실시예에서F1의 1/4에서, 양자의 경우에 결과적인 기본 주파수가 동일한 것을 명확히 알 수 있다. 저주파 신호의 크기 Vlf는, 그 자체의 스위칭을 방지할 정도로 낮아야 한다. 이 실시예(도7)에서, Vlf는 Vd보다 크나 이는 반드시 필요한 것은 아니다.

도8은 비교를 위해 표준 어드레스를 사용한 슬롯 타임에 대한 콘트라스트의 실험 결과를 나타낸다. 사용된 재료는 SCE8(Hoechst사제)와 같이 도2를 참조하여 설명한 형태의 것으로 될 수 있으나 적절한 특성을 갖는 어떤 FLC재료로 사용가능하다. 상기 재료는 1 μm와 2 μm사이의 셀 두께 및 6°이하의 표면 프리틸트각을 갖는 평행하게 러빙된 폴리이미드 배향층을 셀에 배향된다. 측정은 25℃에서 행해졌다.

이 경우, 주사신호의 스트로브부의 크기 Vs는 40V였고, 데이터신호 Vd의 단극성 익스커션(monopolar excursion)의 크기는 5.6V였다. 상기 셀은 MALVERN3 어드레스 구조를 사용하여 구동했으며, 스트로부 파형은 3 타임 슬롯으로 연장되었다. 전술한 바와 같이, 라인 어드레스 타임은 2개의 타임 슬롯으로 구성되며, 이는 필요한 데이터 신호 형상을 생성하기 위해 필요한 최소치이다. 2개의 곡선은 F1과 F2의 결과적 주파수를 제공하는 패턴을 형성하는 데이터의 경우를 나타낸다. 주파수 F1이 인가된 상태에서 콘트라스트는 F2보다 큰 것이 명백하다. 이는 상기 조건하에 동작하는 액정패널에 대해 발생할 수 있는 데이터패턴에 따른 최대 콘트라스트 변동이다.

도9는 도8과 유사한 그래프이나, Vd=Vlf=4V로, 본 발명에 의한 1실시예에 따른 주사신호를 이용한 것이다. 상기 2개의 곡선은 또한, F1과 F2의 주파수를 생성하는 데이터패턴에 대한 것이나, 이 경우, 주사신호에 대한 저주파 신호의 부가는 2개의 라인간의 콘트라스트차를 크게 감소시킨다. 따라서, 데이터 패턴에 의한 콘트라스트 변동이 상당히 감소된다.

도10과 도11은 표준 JOERS/Alvey 구조와 스트로브 펄스가 연장된 MALVERN4를 사용한 현행 구성 및 상기 표준 구조의 경우에 있어서의 5.6V의 데이터전압과 수정된 구조에 있어서의 Vd=Vlf=4V(=5.6V RMS)간의 다른 비교를 나타낸 것이다. 또한, 데이터주파수에 따른 콘트라스트의 변동이 매우 감소되었다.

각 실시예에 있어서의 전력 소비도 비교할수 있었다. 여기에서, 본 발명자들은 (종래 기술의) 데이터신호만으로 부터의 소비전력과 본 발명의 소비전력을 비교했다. 8개의 연속적인 타임 슬롯에 걸친 상황이 고려되었고, 소비전력의 표현은 신호 익스커션의 크기의 제곱으로부터 유도된다.

도4(a)에 나타낸 신호 F1은 전압 (2 x Vd)의 연속적인 8 익스커션으로서의 전력소비 결과이다.

각 소비전력은 8 x (2 x Vd)²에 비례하며 8 x 11.2²= 1003.5이다.

비교하면, 주파수 F1의 1/4에서의 저주파수 성분을 갖는 주사신호는 Vd=4V, Vlf=4V가 사용되었다. 이들 Vd 및 Vlf의 값은 화소에 인가되는 동일한 RMS신호로 된다. 그 신호는 도12(a)에 도시했으며, 소비전력은 하나의 익스커션 T1의 2 x ( Vlf+Vd) 및 6 익스커션 T2∼T7의 Vlf+Vd)로부터 비롯된다.

소비전력은 6 x (Vlf+Vd)²+ 2 x (Vlf+Vd))²= 640에 비례한다.

이는 종래 신호에 비해 약 36%의 감소를 나타낸다.

도4(b)에 보인 신호 F2는 전압 (2 x Vd)의 연속적인 4 익스커션으로서의 소비전력으로 된다. Vd의 치는 5.6V이다.

이에 따른 소비전력은 4 x (2 x Vd))²= 501.8에 비례한다.

비교하면, 주파수 F2의 1/2의 저주파수 성분을 갖는 주사신호는 상기한 바와 같이 Vd=4V, Vlf=4V가 사용되었다. 그 신호는 도12(b)에 도시했으며, 소비전력은 하나의 익스커션 TA의 2 x ( Vlf+Vd) 및 2 익스커션 TB 및 TC의 (Vlf+Vd)로부터 비롯된다.

소비전력은 2 x (Vlf+Vd)²+ 2 x (Vlf+Vd))²= 384에 비례한다.

이는 종래 신호에 비해 약 23%의 감소를 나타낸다.

이에 따라 일반적으로, 이와 같은 구성은 종래에 비해 약 20 내지 40%의 전력 감소를 기대할 수 있다.

이들 실시예는 장치에 인가되는 데이터신호의 결과로서 적용되는 최고의 가능한 주파수의 1/4(또는 최저 가능한 주파수의 1/2)로서의 부가 신호의 주파수를 기술했다. 이는 바람직하지만, 본 발명은 이와 같은 주파수에 한정되지 않는다. 이 주파수는 데이터 신호 또는 이에 동기되는 신호로부터 비롯되는 것이면 어느 주파수도 무방하다.

Claims

복수의 제1전극 및 복수의 제2전극을 갖고 상기 복수의 제1전극들중 적어도 하나와 복수의 제2전극들중 적어도 하나 사이의 교점에 복수의 화소를 한정하는, 액정 디바이스의 어드레스 방법에 있어서, 상기 방법은,

1프레임에 걸쳐 상기 복수의 제1전극들의 각각에 적어도 하나의 스트로브부를 포함하는 주사신호를 인가하고, 상기 주사신호의 적어도 하나의 스트로브부와 협동하여 상기 복수의 제2전극들의 각각에 데이터신호를 인가하며, 상기 주사신호는 프레임 레이트보다 크고 상기 데이터신호에 의해 상기 장치에 인가된 최저의 가능한 주파수 이하의 주파수를 갖는 교번 신호를 더 포함하는, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 교번신호는, 적어도 하나의 스트로브부의 인가에 앞서 적어도 2개의 라인 어드레스 타임 동안은 인가되지 않는, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 교번신호는, 적어도 하나의 스트로브부의 인가후 적어도 2개의 라인 어드레스 타임 동안은 인가되지 않는, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 교번신호는 데이터신호보다 큰 크기를 갖는, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 교번신호의 주파수는 상기 데이터신호에 의해 액정 디바이스에 인가되는 최저의 가능한 주파수의 1/2 이하인, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 교번신호의 적어도 하나의 익스커션은 상기 데이터신호와 동기되는, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 교번신호의 주파수는 상기 데이터신호에 의해 액정 디바이스에 인가되는 최고의 가능한 주파수와 정수 관계를 갖는, 액정 디바이스의 어드레스 방법.
제1항에 있어서, 상기 액정은 강유전성 액정인, 액정 디바이스의 어드레스 방법.
복수의 제1전극 및 복수의 제2전극을 갖고 상기 복수의 제1전극들중 적어도 하나와 복수의 제2전극들중 적어도 하나 사이의 교점에 복수의 화소를 한정하는, 액정 디바이스에 있어서, 상기 복수의 제1전극들의 각 하나에 적어도 하나의 스트로브부를 포함하는 주사신호의 1 프레임을 인가하는 수단과, 상기 주사신호의 적어도 하나의 스트로브부와 협동하여 상기 복수의 제2전극들의 각각에 데이터신호를 인가하는 수단을 더 포함하고, 상기 주사신호는 프레임 레이트보다 크고 상기 데이터신호에 의해 상기 장치에 인가된 최저의 가능한 주파수 이하의 주파수를 갖는 교번 신호를 더 포함하는, 액정 디바이스.
제9항에 있어서, 상기 교번신호는 적어도 하나의 스트로브부의 인가에 앞서 적어도 2개의 라인 어드레스 타임동안은 인가되지 않는, 액정 디바이스.
제9항에 있어서, 상기 교번신호는 적어도 하나의 스트로브부의 인가후 적어도 2개의 라인 어드레스 타임동안은 인가되지 않는, 액정 디바이스.
제9항에 있어서, 상기 교번신호는 데이터신호보다 큰 크기를 갖는, 액정 디바이스.
제9항에 있어서, 상기 교번신호의 주파수는 상기 데이터신호에 의해 액정 디바이스에 인가되는 최저의 가능한 주파수의 1/2 이하인, 액정 디바이스.
제9항에 있어서, 상기 교번신호의 적어도 하나의 익스커션은 상기 데이터신호와 동기되는, 액정 디바이스.
제9항에 있어서, 상기 교번신호의 주파수는 상기 데이터신호에 의해 액정 디바이스에 인가되는 최고의 가능한 주파수와 정수 관계를 갖는, 액정 디바이스.
제9항에 있어서, 상기 액정은 강유전성 액정인, 액정 디바이스.
복수의 제1전극 및 복수의 제2전극을 갖고 복수의 제1전극들중 적어도 하나와 복수의 제2전극들중 적어도 하나 사이의 교점에 복수의 화소를 한정하는, 액정 디바이스의 어드레스 구성에 있어서, 상기 구성은, 상기 복수의 제1전극들의 각 하나에 적어도 하나의 스트로브부를 포함하는 주사신호의 1 프레임을 인가하는 수단과, 상기 주사신호의 적어도 하나의 스트로브부와 협동하여 상기 복수의 제2전극들의 각각에 데이터신호를 인가하는 수단을 포함하고, 상기 주사신호는 프레임 레이트보다 크고 상기 데이터신호에 의해 상기 장치에 인가된 최저의 가능한 주파수 이하의 주파수를 갖는 교번 신호를 더 포함하는, 액정 디바이스의 어드레스 구성.
제17항에 있어서, 상기 교번신호는, 적어도 하나의 스트로브부의 인가에 앞서 적어도 2 라인 어드레스 타임 동안은 인가되지 않는, 액정 디바이스의 어드레스 구성.
제17항에 있어서, 상기 교번신호는, 적어도 하나의 스트로브부의 인가후 적어도 2 라인 어드레스 타임 동안은 인가되지 않는, 액정 디바이스의 어드레스 구성.
제17항에 있어서, 상기 교번신호는 데이터신호보다 큰 크기를 갖는, 액정 디바이스의 어드레스 구성.
제17항에 있어서, 상기 교번신호의 주파수는 상기 데이터신호에 의해 액정 디바이스에 인가되는 최저의 가능한 주파수의 1/2 이하인, 액정 디바이스의 어드레스 구성.
제17항에 있어서, 상기 교번신호의 적어도 하나의 익스커션은 상기 데이터신호와 동기되는, 액정 디바이스의 어드레스 구성.
재17항에 있어서, 상기 교번신호의 주파수는 상기 데이터신호에 의해 액정 디바이스에 인가되는 최고의 가능한 주파수와 정수 관계를 갖는, 액정 디바이스의 어드레스 구성.
제17항에 있어서, 상기 액정은 강유전성 액정인, 액정 디바이스의 어드레스 구성.