KR19990066507A - 액정 표시 소자 - Google Patents

액정 표시 소자 Download PDF

Info

Publication number
KR19990066507A
KR19990066507A KR1019980002493A KR19980002493A KR19990066507A KR 19990066507 A KR19990066507 A KR 19990066507A KR 1019980002493 A KR1019980002493 A KR 1019980002493A KR 19980002493 A KR19980002493 A KR 19980002493A KR 19990066507 A KR19990066507 A KR 19990066507A
Authority
KR
South Korea
Prior art keywords
transparent metal
electrode
metal bar
pixel electrode
counter electrode
Prior art date
Application number
KR1019980002493A
Other languages
English (en)
Other versions
KR100299377B1 (ko
Inventor
이승희
최완용
김향율
김준헌
박인철
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980002493A priority Critical patent/KR100299377B1/ko
Priority to JP34911498A priority patent/JP3479696B2/ja
Priority to US09/207,872 priority patent/US6128061A/en
Publication of KR19990066507A publication Critical patent/KR19990066507A/ko
Application granted granted Critical
Publication of KR100299377B1 publication Critical patent/KR100299377B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)

Abstract

액정 표시 소자에 있어서, 카운터 전극을 하나 이상의 금속바에 의해 구획된 다수의 공간을 가지는 사각형 틀 형상으로 설계하고 상기 카운터 전극의 각 공간을 횡단 또는 종단하는 다수의 금속 바로 구성된 화소 전극을 형성한다. 음의 유전 이방성을 가지는 액정을 이용하여, 투명 금속으로 구성된 화소 전극과 카운터 전극 사이에 수평 방향의 전계와 수직 방향의 전계가 동시에 형성되어 상하 및 좌우 시야각을 개선하고 시야각에 따른 컬러 쉬프트 현상을 제거한다.

Description

액정 표시 소자
본 발명은 액정 표시 소자의 기술에 관한 것으로, 특히, 상하 좌우 시야각이 개선되어 컬러 쉬프트가 제거된 액정 표시 소자에 관한 것이다.
트위스티드 네마틱(twisted nematic) 모드 액정 표시 소자는 시야각이 협소하다. 또한, 하이브리드 얼라인드 네마틱(hybrid aligned nematic) 모드 액정 표시 소자는 전 색(full color)의 구현이 가능하며, 낮은 구동 전압 및 빠른 응답 속도를 가지고 있다. 그러나 반사형 하이브리드 얼라인드 네마틱 모드 액정 표시 소자는 액정의 복굴절 효과만을 이용하기 때문에, 보는 방향에 따라 계조 반전이 쉽게 발생한다. 이로 인해 콘스트라스트가 저하된다.
따라서 본 출원의 출원인은 상술한 문제를 해결하기 위해 기판과 편광판 사이에 배치된 사반파장판을 구비하는 반사형 액정 표시 소자를 제안하였다.
도 1a 및 도 1b는 사반파장판을 구비한 반사형 액정 표시 소자의 오프 및 온 상태를 설명한다. 반사형 액정 표시 소자는 하부 기판(11), 하부 기판에 대향하는 상부 기판(12), 하부 기판(11) 상면에 스트라이프 상으로 형성된 화소 전극(13), 상기 화소 전극(13)과 동일 평면에서 상기 화소 전극(13)으로부터 소정 거리 이격된 카운터 전극(14), 상부 기판 상면에 도포된 제 1 수직 배향막(19), 화소 전극(13) 및 카운터 전극(14)이 형성된 하부 기판 상면을 덮는 제 2 수직 배향막(20), 및 상기 제 1 및 제 2 수직 배향막 사이에 형성된 액정층(15)을 구비한다. 또한, 반사형 액정 표시 소자는 하부 기판(11) 후면에 배치된 반사판(16), 상부 기판 후면에 배치된 편광판(18) 및 상부 기판(12)과 편광판(18) 사이에 배치된 사반파장판(17)을 더 구비한다. 액정층(15)에는 양의 유전 이방성을 가진 액정을 사용하였다. 편광판의 편광축은 전기장의 방향과 45도를 형성한다. 사반파장판(17)의 축이 편광판(18)의 투과축과 45도를 이룬다.
반사형 액정 표시 소자의 동작에 대해 살펴보면, 전압 무인가시에는 도 1a 및 도 2a에 나타난 바와 같이, 수직 배향막(19, 20)의 영향에 의해 액정층의 모든 액정들의 장축이 상부 기판(12) 및 하부 기판(11)면에 수직으로 배열된다. 편광되지 않은 광원 중 일정 방향의 성분만 편광판(18)을 통과하여 오른쪽(또는 왼쪽) 선형 편광된다. 편광판(18)을 통과한 광이 사반파장판(17)을 통과하면, 왼쪽 원편광(left circularly polarized)(또는 오른쪽 원편광)된다. 액정층(15)의 모든 액정(15a)들이 Z방향으로 배열되어 있으므로, 사반파장판(17)을 통과한 광은 위상 변화 없이 액정층(15)을 그대로 통과한다. 반사판(16)에서 반사된 광의 진행 방향이 -Z으로 변하므로, 반사전의 왼쪽 원편광(left circularly polarized)(또는 오른쪽 원편광)된 광은 오른쪽 원편광(right circularly polarized)(또는 왼쪽 원편광)된다. 오른쪽 원편광(또는 왼쪽 원편광)된 광은 다시 액정층(15)을 그대로 통과하고 다시 사반파장판(17)으로 입사한다. 사반파장판(17) 통과 한후 왼쪽(또는 오른쪽) 선편광된다. 그런데 편광판(18)을 통과한 광의 축과 편광판(18)으로 입사하는 광의 축이 수직이므로 사반파장판(17)으로부터 편광판(18)으로 입사하는 광은 편광판(18)을 통과하지 못한다. 즉 다크 상태를 형성한다.
한편 전압 인가시에는 도 1b 및 도 2b에 나타난 바와 같이, 수직 배향막(19, 20)의 영향에 의해 기판면에 직접 접촉하는 액정들은 전압 무인가시의 상태를 유지한다. 화소 전극(13)과 카운터 전극(14)의 중앙 부분에서는 기판과 접촉하는 부분과 같이 액정들의 장축이 상부 기판(12) 및 하부 기판(11)면에 수직으로 배열된다. 화소 전극(13)과 카운터 전극(14) 사이에 수평 전계(EA)와 타원형의 프린지 전계(EB)가 형성되므로, 전계 EA및 전계 EB를 따라 액정 분자가 배열된다. 따라서, 기판과 접촉하는 부분을 제외하고 화소 전극과 카운터 전극의 중앙선을 중심으로 좌우 대칭되는 2개의 도메인이 형성된다.
광의 진행에 대해 살펴 보면, 편광되지 않은 광원 중 일정 방향의 성분만 편광판(18)을 통과하여, 선편광된다. 사반파장판(17)을 통과하면, 왼쪽 원편광(left circularly polarized)(또는 오른쪽 원편광)으로 변한다. 다음 액정층(15)을 통과하면서 왼쪽(또는 오른쪽) 선편광된다. 반사판(16)에서 반사된 광은 오른쪽(또는 왼쪽) 선편광된다. 오른쪽(또는 왼쪽) 선편광된 광은 다시 액정층(15)을 통과하면서 왼쪽(또는 오른쪽) 원편광된다. 이후 사반파장판(17)으로 입사한다. 사반파장판(17)을 통과한 광은 오른쪽(또는 왼쪽) 선편광된다. 결과적으로 편광판(18)을 통과한 광의 축과 사반파장판(17)으로부터 편광판(18)으로 입사하는 광의 축은 평행하므로 광이 편광판(18)을 통과한다. 즉 화이트 상태를 형성한다.
그러나, 도 1b 및 도 10a에 도시된 것과 같이, 반사형 액정 표시 소자의 액정 분자들은 좌우로는 대칭 배열되나 상하로는 비대칭이므로 도 11a와 같이 O1방향에서는 액정 분자의 장축만이 보이므로 엘로우 색을 띠게 되고 O2부분에서는 액정 분자의 단축만이 보이므로 블루우 색을 띠게 되는 컬러 쉬프트 현상이 발생한다.
컬러 쉬프트 현상은 다른 형의 액정 표시 소자에서도 발생한다. 예를 들면, 하부 기판, 상부 기판, 상부 기판 및 하부 기판의 대향면에 형성된 수직 배향막들, 하부 기판의 비대향면에 형성된 편광판, 상부 기판의 비대향면에 형성된 검광판 및 상기 상부 기판과 검광자 사이에 형성된 위상 보상막을 구비한 액정 표시 소자에서도 컬러 쉬프트 문제가 발생한다.
또한, 음의 유전 이방성을 가지는 액정을 사용하는 액정 표시 소자에도 전술한 컬러 쉬프트 문제가 발생한다.
따라서, 본 발명의 목적은, 액정 표시 소자에 있어서, 시야각에 따른 컬러 쉬프트 현상을 제거하는 것이다.
도 1a는 액정 표시 소자의 오프 상태를 나타내는 도면.
도 1b는 액정 표시 소자의 온 상태를 나타내는 도면.
도 2a는 액정 표시 소자의 오프 상태의 동작을 설명하는 도면.
도 2b는 액정 표시 소자의 온 상태의 동작을 설명하는도면.
도 3a은 본 발명의 제 1 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 3b은 본 발명의 제 2 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 4a은 본 발명의 제 3 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 4b은 본 발명의 제 4 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 5a은 본 발명의 제 5 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 5b은 본 발명의 제 6 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 6a는 본 발명의 제 7 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 6b는 본 발명의 제 8 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 7a은 본 발명의 제 9 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 7b은 본 발명의 제 10 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 8a은 본 발명의 제 11 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 8b은 본 발명의 제 12 실시예에 따른 화소 전극과 카운터 전극의 구조를 나타내는 도면.
도 9a 및 도 9b는 도 8a의 a-a, b-b에 따른 단면도.
도 9c 및 도 9d는 도 8b의 c-c, d-d에 따른 단면도.
도 10a, 10b, 10c는 온 상태의 액정 분자 배열을 나타내는 도면.
도 11a 및 도 11b는 온 상태에서 액정 표시 소자의 컬러 쉬프트 현상을 설명하는 도면.
(도면의 주요 부분에 대한 부호의 설명)
13, 25, 25', 35, 35', 45, 45', 55, 55', 65, 65', 85, 85': 화소 전극
14, 20, 20', 30, 30', 40, 40', 50, 50', 60, 60', 80, 80': 카운터 전극
본 발명의 목적을 달성하기 위하여, 화소 전극과 카운터 전극 사이에 가로 방향의 전계와 세로 방향의 전계를 동시에 형성하여 상하 및 좌우로 대칭되는 4개의 도메인을 형성한다. 가로 방향의 전계의 총 크기는 세로 방향의 전계의 총 크기와 실질적으로 동일함이 바람직하다.
음의 유전 이방성을 가지는 액정을 사용하므로, 화소 전극의 폭 및 카운터 전극의 폭이 화소 전극과 카운터 전극 간의 거리 보다 크거나 같게 설계된다. 또한 화소 전극과 카운터 전극은 투명 금속으로 구성된다.
본 발명의 일견지에 따라, 액정 표시 소자는, 기판, 기판상에 형성되되 투명 금속으로 구성되고, 하나 이상의 투명 금속 바에 의해 구획된 다수의 공간이 제공되며 제 1 폭을 가지는 사각형 틀 형상의 제 1 전극, 제 1 전극이 형성된 기판 전면에 형성된 절연층, 및 절연층 상면에 형성되되 투명 금속으로 구성된 제 2 전극을 구비한다. 상기 제 2전극은 제 1 전극의 다수의 공간 중 일부의 공간을 제 1 방향으로 가로지르는 제 1 부분과 및 제 1 부분과 전기적으로 연결되고 제 1 전극의 나머지 공간을 제 1 방향에 수직인 제 2 방향으로 가로지르는 제 2 부분을 포함한다. 여기서, 제 2 전극의 제 1 부분 및 제 2 전극의 제 2 부분은 제 2 폭을 가지며, 제 1 폭 및 제 2 폭이 제 1 전극과 상기 제 2 전극의 제 1 부분 또는 제 2 전극의 제 2 부분 사이의 간격인 제 3 폭 보다 크게 설계된다. 여기서 제 1 전극 및 상기 제 2 전극 중의 하나는 카운터 전극이고 나머지 하나는 화소 전극이다.
구체적인 실시예로, 다수의 공간이 5개인 경우의 액정 표시 소자에 있어서, 제 1 전극은 기판상에 형성되되 투명 금속으로 구성되고, 4 개의 투명 금속 바에 의해 구획된 5개의 공간이 제공되고 제 1 폭을 가지는 사각형 틀 형상이고, 제 2 전극은 절연층 상면에 형성되되 투명 금속으로 구성되고, 제 1 전극의 5개의 공간 중 2개 공간 각각을 1 방향으로 가로 지르는 두 개의 제 1 부분과, 두 개의 제 1 부분 각각과 전기적으로 연결되고 제 1 전극의 나머지 3개의 공간 각각을 제 1 방향에 수직인 제 2 방향으로 가로지르는 두 개의 제 2 부분을 포함한다.
이런 액정 표시 소자에 있어서, 투명 금속으로 구성된 제 2 전극의 제 1 부분과 상기 제 2 전극의 제 2 부분을 연결하는 수단이 더 구비된다. 제 1 전극, 제 2 전극 및 연결 수단은 동일한 물질 특히 ITO로 구성된다
화소 전극과 카운터 전극 사이에 수평 방향의 전계와 수직 방향의 전계가 형성되어 좌우 및 상하의 시야각을 향상시키고, 시야각에 따른 컬러 쉬프트 현상을 제거할 수 있다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. 도 1a 및 도 1b의 액정 표시 소자를 포함하는 다른 액정 표시 소자의 화소 전극과 카운터 전극은 사각형의 판 형상을 띠나 이하에서 설명될 본 발명의 실시예에서는 화소 전극과 카운터 전극을 수평 전계와 수직 전계가 형성되도록 설계하였다. 이하의 실시예들에서, 액정 표시 소자의 하부 기판, 상부 기판, 편광판, 위상 보상 필름 또는 반사판, 검광판 및 상부 기판 및 하부 기판 상에 형성된 수직 배향막등의 설명은 생략되었다.
제 1 실시예
카운터 전극(20')은 투명 금속으로 구성된 사각형의 틀(20a')과 상기 사각형의 틀(20a') 내의 공간을 횡단하는 투명 금속 바(20b')를 포함한다. 투명 금속 바(20b')에 의해 사각형 틀(20a')의 공간은 제 1 공간(23a')과 제 2 공간(23b')으로 나뉜다. 화소 전극(25')은 제 1 공간(23a')을 횡단하며 사각형 틀(20a')의 좌.우단부와 중첩하는 제 1 투명 금속 바(25a'), 카운터 전극(20')의 투명 금속 바(20b')의 상부에서 상기 사각형 틀(20a')의 하단부로 종단하여 상기 투명 금속 바(20b')와 사각형 틀(20a')의 하단부와 중첩하는 제 2 투명 금속 바(25c'), 상기 제 1 투명 금속 바(25a')의 일단과 상기 제 2 금속 투명 바(25c')의 일단을 연결하는 제 3 투명 금속 바(25b'), 및 상기 제 2 투명 금속 바(25c')의 타단과 액정 표시 소자의 스위칭 소자인 박막 트랜지스터(27')를 연결시키는 제 4 투명 금속바(25d')를 구비한다. 한편 박막 트랜지스터(27')는 화소 전극(25')의 제 1 투명 금속 바(25a')의 타단에 연결될 수도 있다. 상기 제 3 투명 금속 바(25b')는 사각형 틀(20a')의 좌단부 및 상기 투명 금속 바(20b')와 중첩하여 캐패시터(C1')를 형성하고 상기 제 4 투명 금속 바(20d')는 상기 사각형 틀(20a')의 하단부와 중첩하여 캐패시터(C2')를 형성한다. 그밖에 화소 전극과 카운터 전극이 중첩되는 부분에서 캐패시터가 형성된다. 카운터 전극(20')의 사각형 틀(20a')의 폭과 카운터 전극(20')의 투명 금속 바(20b')의 폭은 거의 동일하며, W1'으로 표시된다. 화소 전극의 제 1 투명 금속 바(25a') 및 제 2 투명 금속 바(25c') 의 폭은 W1'과 동일하게 설계할 수 있다. 다만, 화소 전극의 제 3 및 제 4 투명 금속 바(25b', 25d')는 제 1 및 제 2 투명 금속 바 및 박막 트랜지스터를 연결시키기 위한 것으로, 이들의 폭은 적당한 캐패시턴스를 구현할 수 있는 범위내에서 제 1 및 제 2 투명 금속 바(25a', 25c')의 것 보다 좁아도 본 발명에는 영향을 주지 않는다. L1'은 화소 전극과 카운터 전극 간의 간격을 의미하는 것으로, 제 1 공간 및 제 2 공간에서 동일한 크기를 가진다. 사각형 틀(20a')과 화소 전극의 제 2 투명 금속 바(25c')사이의 간격 L1'은 W1'보다 작거나 같게 설계된다. 왜냐하면, 본 실시예의 액정 표시 소자에서는 음의 유전 이방성을 가지는 액정을 사용하고 이들 액정이 화소 전극과 카운터 전극 상면에서 눕는 성질을 이용하기 때문이다.
전원이 인가되면, 제 2 공간(23b')에서, 사각형 틀(20a')의 좌단부와 화소 전극의 제 2 투명 금속 바(25c') 사이 및 화소 전극의 제 2 투명 금속 바(25c')와 사각형 틀(20a')의 우단부 사이에 수평 방향의 전계 E1'이 생긴다. 동시에 제 1 공간(23a')에서, 사각형 틀(20a') 의 상단부 및 화소 전극의 제 1 투명 금속 바(25a') 사이, 화소 전극의 제 1 투명 금속 바(25a')와 카운터 전극의 투명 금속 바(20b') 사이에 수직 방향의 전계 E2'가 형성된다.
수평 방향의 전계 E1'은 2부분에서 생기고 수직 방향의 전계 E2'도 2부분에서 생긴다. 한편, 투과광은 전계의 크기의 제곱에 비례하므로, 수평 방향의 단위 전계 E1'과 수직 방향의 단위 전계 E2'의 비는 이상적인 경우는 1이며, 기타 공정상의 변수 및 오차의 한계를 고려하여 E1'에 대한 E2'의 비는 0.6 내지 1.4 가 바람직하다.
또한, 본 실시예에서 특히 카운터 전극(20')과 화소 전극(25')을 구성하는 투명 금속 전극으로 ITO를 사용한다.
제 2 실시예
도 3a의 카운터 전극(20')의 사각형 틀(20a') 및 투명 금속 바(20b'), 화소 전극(25')의 제 1 투명 금속 바(25a') 및 제 2 투명 금속 바(25c'), 제 3 투명 금속 바(25b') 및 제 4 투명 금속 바(25d')는 각각 도 3b의 카운터 전극(20)의 불투명 금속의 사각형 틀(20a) 및 불투명 금속 바(20b), 화소 전극(25)의 제 1 불투명 금속 바(25a) 및 제 2 불투명 금속 바(25c), 제 3 불투명 금속 바(25b) 및 제 4 불투명 금속 바(25d)에 해당한다. 본 실시예의 제 1 및 제 2 공간(23a, 23b)은 제 1 실시예의 제 1 및 제 2 공간(23a', 23b')에 해당한다. 또한 본 실시예의 캐패시터(C1, C2) 및 박막 트랜지스터(27)는 제 1 실시예의 캐패시터(C1', C2') 및 박막 트랜지스터(27')에 해당하며, 전계 E1 및 E2도 제 1 실시예의 E1' 및 E2'에 해당한다.
도 3b의 카운터 전극(20)과 화소 전극(25)의 구조는 도 3a의 화소 전극(20') 및 카운터 전극(25')의 구조와 동일하다. 다만, 한쌍의 기판에 주입되는 액정이 양의 유전 이방성을 가지므로, 사각형 틀(20a)과 화소 전극의 제 2 불투명 금속 바(25c)사이의 간격(L1)은 W1 보다 크게 설계된다. 왜냐하면, 양의 유전 이방성을 가지는 액정을 사용하는 경우에는 화소 전극과 카운터 전극 사이에서 액정 분자들이 눕는 성질이 이용되기 때문이다. 그밖에 카운터 전극 및 화소 전극의 구조, 전계 E1와 전계 E2의 형성 위치 및 4도메인의 형성 과정에 관한 설명은 제 1 실시예의 것이 적용된다.
제 3 실시예
도 4a에서, 카운터 전극(30')과 화소 전극(35')은 모두 투명 금속으로 구성되며 특히 IOT를 사용한다. 카운터 전극(30')은 사각형의 틀(30a')과 상기 사각형의 틀(30a') 내의 공간을 횡단하는 투명 금속 바들(30b', 30c')을 포함한다. 종 방향으로 배치된 제 1 투명 금속 바(30b')와 횡방향으로 배치된 제 2 투명 금속 바(30c')에 의해 사각형 틀(30a')의 공간은 제 1 공간(33a'), 제 2 공간(33b') 및 제 3 공간(33c')으로 나뉜다. 화소 전극(35')은 제 1 공간(33a')을 종단하며 사각형 틀(30a')의 상단부와 제 2 투명 금속 바(30c')와 중첩하는 제 1 투명 금속 바(35a'), 제 2 공간(33b')을 종단하며 사각형 틀(30a')의 상단부와 제 2 투명 금속 바(30c')와 중첩하는 제 2 투명 금속 바(35b') 및 상기 카운터 전극(30')의 사각형 틀(30a')의 좌.우단부와 중첩하며 제 3 공간(33c')을 횡단하는 제 3 투명 금속 바(35d') 및 상기 화소 전극(35')의 제 1 및 제 2 투명 금속 바(35a', 35b')의 일단과 상기 제 3 투명 금속 바(35d')의 일단을 연결하는 제 4 투명 금속 바(35c')를 구비한다. 상기 화소 전극의 제 3 투명 금속 바(35d')의 타단에는 박막 트랜지스터(37')가 연결된다. 박막 트랜지스터(37')는 상기 화소 전극의 상기 제 1 및 제 2 투명 금속 바(35a', 35b')의 타단에 연결될 수도 있다. 상기 화소 전극의 제 4 투명 금속 바(35c')는 카운터 전극의 제 2 투명 금속 바(30c') 및 사각형 틀(30a')의 좌단부와 중첩하여 캐패시터(C3')를 형성한다. 기타 화소 전극과 카운터 전극이 중첩하는 부분에 캐패시터가 형성된다. 한편, 카운터 전극(30')의 사각형 틀(30a')의 폭과 카운터 전극(30')의 제 1 및 제 2 투명 금속 바(30a', 30b')의 폭은 거의 동일하며, W2'으로 표시된다. L2'는 화소 전극과 카운터 전극 간의 거리를 의미하는 것으로, 제 1 공간 내지 제 3 공간에서 동일한 크기를 갖는다. 화소 전극의 제 1 투명 금속 바(35a'), 제 2 투명 금속 바(35b') 및 제 3 투명 금속 바(35d')의 폭은 W2'와 동일하게 설계될 수 있다. 다만, 화소 전극의 제 4 투명 금속 바(35c')는 제 1 및 제 2 투명 금속 바(35a', 35b')를 제 3 투명 금속 바(35d')에 연결시키기 위한 것으로 이들의 폭은 적당한 캐패시턴스를 구현할 수 있는 범위내에서 제 1 내지 제 3 투명 금속 바(35a', 35b', 35d')의 것 보다 좁아도 본 발명에는 영향을 주지 않는다. 다만, 사각형 틀(30a')과 화소 전극의 제 2 투명 금속 바(35b')사이의 간격 L2'은 W2'보다 작거나 같게 설계된다.
전원이 인가되면, 제 1 및 제 2 공간(33a', 33b')에서, 사각형 틀(30a')의 좌단부와 화소 전극의 제 1 투명 금속 바(35a')사이, 화소 전극의 제 1 투명 금속 바(35a')와 카운터 전극의 제 1 투명 금속 바(30b') 사이, 카운터 전극의 제 1 투명 금속 바(30b')와 화소 전극의 제 2 투명 금속 바(33b') 및 화소 전극의 제 2 투명 금속 바(33b')와 사각형 틀(30a')의 우단부 사이에 수평 방향의 전계 E3'가 형성된다. 동시에 제 3 공간(33c')에서, 사각형(30a')의 하단부와 화소 전극의 제 3 투명 금속 바(35d') 사이 및 화소 전극의 제 3 투명 금속 바(35d')와 카운터 전극의 제 2 투명 금속 바(30c') 사이에 수직 방향의 전계 E4'가 형성된다. 수평 방향의 전계 E3'가 4부분에서 형성되고 수직 방향의 전계 E4'가 2부분에서 형성되고 투과광의 크기는 전계 크기의 제곱에 비례하므로, 수평 방향 전계의 제곱과 수직 방향의 전계 제곱이 같은 조건을 만족하기 위해서는, E3'에 대한 E4'의 비가 1/2가 되는 것이 이상적이며, 공정상의 변수 및 오차의 한계등을 고려하여 0.2 내지 0.8 임이 바람직하다.
제 4 실시예
도 4a의 카운터 전극(30')의 사각형 틀(30a') 및 투명 금속 바(30b', 30c'), 화소 전극(35')의 제 1 투명 금속 바(35a') 및 제 2 투명 금속 바(35b'), 제 3 투명 금속 바(35d') 및 제 4 투명 금속 바(35c')는 각각 도 4b의 카운터 전극(30)의 불투명 금속의 사각형 틀(30a) 및 불투명 금속 바(30b, 30c), 화소 전극(35)의 제 1 불투명 금속 바(35a) 및 제 2 불투명 금속 바(35c), 제 3 불투명 금속 바(35b) 및 제 4 불투명 금속 바(35d)에 해당한다. 본 실시예의 제 1 내지 제 3 공간(33a, 33b, 33c)은 제 3 실시예의 제 1 내지 제 3 공간(33a', 33b', 33c')에 해당한다. 또한 본 실시예의 캐패시터(C3) 및 박막 트랜지스터(37)는 제 3 실시예의 캐패시터(C3') 및 박막 트랜지스터(37')에 해당하며, 전계 E3 및 E4도 제 3 실시예의 E3' 및 E4'에 해당한다.
도 4b의 카운터 전극(30)과 화소 전극(35)의 구조는 도 4a의 화소 전극(30') 및 카운터 전극(35')의 구조와 동일하다. 다만, 한쌍의 기판에 주입되는 액정이 양의 유전 이방성을 가지므로, 사각형 틀(30a)과 화소 전극의 제 2 불투명 금속 바(35c)사이의 간격 L2은 W2보다 크게 설계된다. 왜냐하면, 본 발명의 액정 표시 소자는 양의 유전 이방성을 가지는 액정을 사용하고 이들 액정이 화소 전극과 카운터 전극 사이에서 눕는 성질이 이용되기 때문이다. 그밖에 카운터 전극 및 화소 전극의 구조, 전계 E3와 전계 E4의 형성 위치 및 4도메인의 형성 과정에 관한 설명은 제 3 실시예의 것이 적용된다.
제 5 실시예
도 5a에서, 카운터 전극(40')과 화소 전극(45')은 모두 투명 금속으로 구성되며 특히 ITO를 사용한다. 카운터 전극(40')은 사각형의 틀(40a')과 상기 사각형의 틀(40a') 내의 공간을 가로지르는 투명 금속 바들(40b', 40c' 및 40d')을 포함한다. 횡 방향으로 배치된 제 1 투명 금속 바(40b')와 종방향으로 상하 배치된 제 2 및 제 3 투명 금속 바(40c' 및 40d')에 의해 사각형 틀(40a')의 공간은 제 1 공간(43a'), 제 2 공간(43b'), 제 3 공간(43c') 및 제 4 공간(43d')으로 나뉜다. 화소 전극(45')은 제 1 공간(43a') 및 제 2 공간(43b')을 횡단하며 사각형 틀(40a')의 좌.우단부 및 카운터 전극의 제 2 투명 금속 바(40c')와 중첩하는 제 1 투명 금속 바(45a'), 제 3 공간(43c')을 종단하며 사각형 틀(40a')의 하단부 및 상기 카운터 전극의 제 1 투명 금속 바(40b')와 중첩하는 제 2 투명 금속 바(45c'), 제 4 공간(43d')을 종단하며 상기 카운터 전극(40')의 사각형 틀(40a')의 하단부 및 상기 카운터 전극의 제 1 투명 금속 바(40b')와 중첩하는 제 3 투명 금속 바(45d') 및 상기 화소 전극의 상기 제 1 투명 금속 바(45a')의 일단과 상기 제 2 및 제 3 투명 금속 바(45c', 45d')의 일단을 연결하는 제 4 투명 금속 바(45b')를 구비한다. 상기 화소 전극의 제 1 투명 금속 바(45a')의 타단에는 박막 트랜지스터(47')가 연결된다. 그러나 박막 트랜지스터(47')는 제 2 또는 제 3 투명 금속 바(45c' 또는 45d')의 타단에 연결될 수도 있다. 상기 화소 전극의 제 4 투명 금속 바(45b')는 상기 카운터 전극의 사각형 틀(40a')의 좌단부 및 상기 카운터 전극(40')의 제 1 투명 금속 바(40b')와 중첩하여 캐패시터(C4')를 형성한다. 기타 화소 전극과 카운터 전극이 중첩되는 부분에 캐패시터가 형성된다.
앞의 실시예서와 같이, 카운터 전극(40')의 사각형 틀(40a')의 폭과 카운터 전극(40')의 제 1 내지 제 3 투명 금속 바(40a', 40b', 40c')의 폭은 거의 동일하며, W3'으로 표시된다. L3'은 화소 전극과 카운터 전극 간의 거리를 의미하는 것으로 제 1 내지 제 4 공간에서 동일한 크기를 갖는다. 화소 전극(45')의 제 1 투명 금속 바(45a'), 제 2 투명 금속 바(45c') 및 제 3 투명 금속 바(45d')의 폭은 W3'와 동일하게 설계할 수 있다. 다만, 화소 전극(45')의 제 4 투명 금속 바(45b')는 제 1 및 제 2 투명 금속 바(45a', 45c')를 제 3 투명 금속 바(45d')에 연결시키기 위한 것으로 이들의 폭은 적당한 캐패시턴스를 구현할 수 있는 범위내에서 제 1 내지 제 3 투명 금속 바(45a', 45c', 45d')의 것 보다 좁아도 본 발명에는 영향을 주지 않는다. 다만, 사각형 틀(40a')과 화소 전극(45')의 제 2 투명 금속 바(45b')사이의 간격 L3'은 W3'보다 작거나 같게 설계된다.
전원이 인가되면, 제 3 및 제 4 공간(43c', 43d')에서, 사각형 틀(40a')의 좌단부와 상기 화소 전극(45')의 제 2 투명 금속 바(43c') 사이, 상기 화소 전극(45')의 제 2 투명 금속 바(43c')와 카운터 전극(40')의 제 3 투명 금속 바(40d') 사이, 상기 카운터 전극의 제 3 투명 금속 바(40d')와 상기 화소 전극(45')의 제 3 투명 금속 바(45d') 사이 및 상기 화소 전극(45')의 제 3 투명 금속 바(45d')와 상기 사각형 틀(40a')의 우단부 사이에 수평 방향의 전계 E5'가 형성된다. E5'의 형성과 동시에, 제 1 및 제 2 공간(43a', 43b')에서, 사각형 틀(40a')의 상단부와 화소 전극(45')의 제 1 투명 금속 바(45a') 사이 및 화소 전극의 제 1 투명 금속 바(45a')와 카운터 전극(40')의 제 1 투명 금속 바(40b') 사이에 수직 방향의 전계 E6'가 형성된다. 여기서도, 수평 방향의 전계 E5'는 4 부분에서 형성되고 수직 방향의 전계 E6'도 4부분에서 형성되므로 E5'에 대한 대한 E6'의 비는 이상적으로는 1, 다른 변수를 고려하여 바람직하게는 0.6 내지 1.4이다.
제 6 실시예
도 5a의 카운터 전극(40')의 사각형 틀(40a') 및 투명 금속 바(40b', 40c', 40d'), 화소 전극(45')의 제 1 투명 금속 바(45a') 및 제 2 투명 금속 바(45c'), 제 3 투명 금속 바(45d') 및 제 4 투명 금속 바(45b')는 각각 도 5b의 카운터 전극(40)의 불투명 금속의 사각형 틀(40a) 및 불투명 금속 바(40b, 40c, 40d), 화소 전극(45)의 제 1 불투명 금속 바(45a) 및 제 2 불투명 금속 바(45c), 제 3 불투명 금속 바(45d) 및 제 4 불투명 금속 바(45b)에 해당한다. 본 실시예의 제 1 내지 제 4 공간(43a, 43b, 43c, 43d)은 제 5 실시예의 제 1 내지 제 4 공간(43a', 43b', 43c', 43d')에 해당한다. 또한 본 실시예의 캐패시터(C4) 및 박막 트랜지스터(47)는 제 5 실시예의 캐패시터(C4') 및 박막 트랜지스터(47')에 해당하며, 전계 E5 및 E6도 제 5 실시예의 E5' 및 E6'에 해당한다.
도 5b의 카운터 전극(40)과 화소 전극(45)의 구조는 도 5a의 화소 전극(40') 및 카운터 전극(45')의 구조와 동일하다. 다만, 한쌍의 기판에 주입되는 액정이 양의 유전 이방성을 가지므로, 사각형 틀(40a)과 화소 전극의 제 2 불투명 금속 바(45c)사이의 간격 L3은 W3보다 크게 설계된다. 왜냐하면, 본 발명의 액정 표시 소자는 양의 유전 이방성을 가지는 액정을 사용하고 이들 액정이 화소 전극과 카운터 전극 사이에서 눕는 성질이 이용되기 때문이다. 그밖에 카운터 전극 및 화소 전극의 구조, 전계 E5와 전계 E6의 형성 위치 및 4도메인의 형성 과정에 관한 설명은 제 5 실시예의 것이 적용된다
제 7 실시예
도 6a에서, 카운터 전극(50')과 화소 전극(55')은 모두 투명 금속으로 구성되며 특히 ITO를 사용한다. 카운터 전극(50')은 사각형의 틀(50a')과 상기 사각형의 틀(50a') 내의 공간을 가로지르는 투명 금속 바들(50b', 50c' 및 50d')를 포함한다. 횡 방향으로 배치된 제 1 및 제 2 투명 금속 바(50b', 50c')와 종방향으로 배치된 제 3 투명 금속 바(50d')에 의해 사각형 틀(50a')의 공간은 제 1 공간(53a'), 제 2 공간(53b'), 제 3 공간(53c') 및 제 4 공간(53d')으로 나뉜다. 화소 전극(55')은 제 1 공간(53a')을 횡단하며 상기 사각형 틀(50a')의 좌단부 및 우단부와 중첩하는 제 1 투명 금속 바(55a'), 상기 제 2 공간(53b')을 횡단하며 상기 사각형 틀(50a')의 좌단부 및 우단부와 중첩하는 제 2 투명 금속 바(55c'), 상기 제 3 공간(53c')을 종단하며 상기 카운터 전극의 제 2 투명 금속 바(50c')와 상기 사각형 틀(50a')의 하단부와 중첩하는 제 3 투명 금속 바(55d'), 제 4 공간(53d')을 종단하며 상기 카운터 전극(50')의 제 2 투명 금속 바(50c')와 사각형 틀(50a')의 하단부와 중첩하는 제 4 투명 금속 바(55e'), 및 상기 제 1 및 제 2 투명 금속 바(55a', 55c')의 일단과 상기 제 3 및 제 4 투명 금속 바(55d', 55e')의 일단을 연결하는 제 5 투명 금속 바(55b')를 구비한다. 상기 화소 전극의 제 5 투명 금속 바(55b')는 상기 사각형 틀(50a')의 좌단부와 상기 카운터 전극의 제 2 투명 금속 바(50c')와 중첩하여 캐패시터(C5')를 형성한다. 기타 화소 전극과 카운터 전극이 중첩되는 부분에 캐패시터가 형성된다. 상기 화소 전극의 제 4 투명 금속 바(55e')의 타단에는 박막 트랜지스터(57')가 연결되어 있으나, 박막 트랜지스터(57')는 제 1 내지 제 3 투명 금속 바(55a', 55c', 55d')의 어느 하나의 타단에 연결될 수도 있다.
마찬가지로, 카운터 전극(50')의 사각형 틀(50a')의 폭과 카운터 전극(50')의 제 1 내지 제 3 투명 금속 바(50b', 50c', 50d')의 폭은 거의 동일하며, W4'으로 표시된다. 화소 전극(55')의 제 1 투명 금속 바(55a'), 제 2 투명 금속 바(55c'), 제 3 투명 금속 바(55d') 및 제 4 투명 금속 바(55e')의 폭은 W4'와 실질적으로 동일하다. L4'는 화소 전극과 카운터 전극간의 거리를 의미하는 것으로 제 1 내지 제 4 공간에서 동일한 크기를 갖는다. 화소 전극(55')의 제 5 투명 금속 바(55b')는 제 1 및 제 2 투명 금속 바(55a', 55c')를 제 3 및 제 4 투명 금속 바(55d', 55e')에 연결시키기 위한 것으로 이들의 폭은 적당한 캐패시턴스를 구현할 수 있는 범위내에서 제 1 내지 제 4 투명 금속 바(55a', 55c', 55d' 및 55e')의 것 보다 좁아도 본 발명에는 영향을 주지 않는다. 다만, 사각형 틀(50a')과 화소 전극(55')의 제 3 투명 금속 바(53c')사이의 간격 L4'은 W4'보다 작거나 같게 설계된다.
전원이 인가되면, 제 3 및 제 4 공간(53c', 53d')에서, 사각형 틀(50a')의 좌단부와 상기 화소 전극(55')의 제 3 투명 금속 바(53d') 사이, 상기 화소 전극(55')의 제 3 투명 금속 바(53d')와 카운터 전극(50')의 제 3 투명 금속 바(50d') 사이, 상기 카운터 전극의 제 3 투명 금속 바(50d')와 상기 화소 전극(55')의 제 4 투명 금속 바(55e') 사이 및 상기 화소 전극(55')의 제 4 투명 금속 바(55e')와 상기 사각형 틀(50a')의 우단부 사이에 수평 방향의 전계 E7'가 형성된다. E7'의 형성과 동시에, 제 1 및 제2 공간(53a', 53b')에서, 사각형 틀(50a')의 상단부와 화소 전극(55')의 제 1 투명 금속 바(55a') 사이, 화소 전극의 제 1 투명 금속 바(55a')와 카운터 전극(50')의 제 1 투명 금속 바(50b') 사이, 상기 카운터 전극의 제 1 투명 금속 바(50b')와 상기 화소 전극의 제 2 투명 금속 바(55c') 사이 및 상기 화소 전극의 제 2 투명 금속 바(55c')와 상기 카운터 전극의 제 2 투명 금속 바(50c') 사이에 수직 방향의 전계 E8'가 형성된다. 수평 방향의 전계 E7'가 4 부분에서 형성되고 수직 방향의 전계 E8'도 4 부분에서 형성되므로 E7'에 대한 E8'의 비는 이상적으로는 1, 바람직하게는 0.6 내지 1.4이다.
제 8 실시예
도 6a의 카운터 전극(50')의 사각형 틀(50a') 및 투명 금속 바(50b',50c', 50d'), 화소 전극(55')의 제 1 투명 금속 바(55a') 및 제 2 투명 금속 바(55c'), 제 3 투명 금속 바(55d') 및 제 4 투명 금속 바(55e')는 각각 도 6b의 카운터 전극(50)의 불투명 금속의 사각형 틀(50a) 및 불투명 금속 바(50b, 50c, 50d), 화소 전극(55)의 제 1 불투명 금속 바(55a) 및 제 2 불투명 금속 바(55c), 제 3 불투명 금속 바(55d) 및 제 4 불투명 금속 바(55e)에 해당한다. 본 실시예의 제 1 내지 제 4 공간(53a, 53b, 53c, 53d)은 제 7 실시예의 제 1 및 내지 제 4 공간(53a', 53b', 53c', 53d')에 해당한다. 또한 본 실시예의 캐패시터(C5) 및 박막 트랜지스터(57)는 제 7 실시예의 캐패시터(C5') 및 박막 트랜지스터(57')에 해당하며, 전계 E7 및 E8도 제 7 실시예의 E7' 및 E8'에 해당한다.
도 6b의 카운터 전극(50)과 화소 전극(55)의 구조는 도 6a의 화소 전극(50') 및 카운터 전극(55')의 구조와 동일하다. 다만, 한쌍의 기판에 주입되는 액정이 양의 유전 이방성을 가지므로, 사각형 틀(50a)과 화소 전극의 제 2 불투명 금속 바(55c)사이의 간격 L4은 W4보다 크게 설계된다. 왜냐하면, 본 실시예의 액정 표시 소자는 양의 유전 이방성을 가지는 액정을 사용하고 이들 액정이 화소 전극과 카운터 전극 사이에서 눕는 성질이 이용되기 때문이다. 그밖에 카운터 전극 및 화소 전극의 구조, 전계 E7와 전계 E8의 형성 위치 및 4도메인의 형성 과정에 관한 설명은 제 7 실시예의 것이 적용된다.
제 9 실시예
도 7a에서, 카운터 전극(60')과 화소 전극(65')은 모두 투명 금속으로 구성되며 특히 ITO를 사용한다. 카운터 전극(60')은 사각형의 틀(60a')과 상기 사각형의 틀(60a') 내의 공간을 구획하는 투명 금속 바들(60b', 60c', 60d' 및 60e')을 포함한다. 종 방향으로 배치된 제 1 및 제 2 투명 금속 바(60b', 60c')와 횡방향으로 배치된 제 3 및 제 4 투명 금속 바(60d', 60e')에 의해 사각형 틀(60a')의 공간은 제 1 공간(63a'), 제 2 공간(63b'), 제 3 공간(63c'), 제 4 공간(63d') 및 제 5 공간(63e')으로 나뉜다. 화소 전극(65')은 제 1 공간(63a')을 종단하며 상기 사각형 틀(60a')의 상단부 및 상기 카운터 전극의 제 3 투명 금속 바(60d')와 중첩하는 제 1 투명 금속 바(65a'), 상기 제 2 공간(63b')을 종단하며 상기 사각형 틀(60a')의 상단부와 상기 카운터 전극의 제 3 투명 금속 바(60d')와 중첩하는 제 2 투명 금속 바(65b') 및 제 3 공간(63c')을 종단하며 상기 사각형 틀(60a')의 상단부 및 상기 카운터 전극의 제 3 투명 금속 바(60d')와 중첩하는 제 3 투명 금속 바(65c')를 구비한다. 또한 상기 화소 전극(65')은 상기 제 4 공간(63d')을 횡단하며 상기 사각형 틀(60a')의 좌단부와 상기 사각형 틀의 우단부와 중첩하는 제 4 투명 금속 바(65e'), 상기 제 5 공간을 횡단하며 상기 사각형 틀(60a')의 좌단부와 상기 사각형 틀(60a')의 우단부와 중첩하는 제 5 투명 금속 바(65f') 및 상기 제 1 내지 제 3 투명 금속 바(65a', 65b', 65c')의 일단과 상기 제 4 및 제 5 투명 금속 바(65e', 65f')의 일단을 연결시키는 제 6 투명 금속 바(65d')를 구비한다. 상기 화소 전극의 제 6 투명 금속 바(65d')는 상기 사각형 틀(60a')의 제 3 투명 금속 바(60d') 및 상기 사각형 틀(60a')의 우단부와 중첩하여 캐패시터(C6')를 형성한다. 그밖에 화소 전극과 카운터 전극이 중첩되는 부분에서 캐패시터가 형성된다. 상기 화소 전극의 제 5 투명 금속 바(65f')의 타단에는 박막 트랜지스터(67')가 연결되어 있으나, 박막 트랜지스터(67')는 제 1 내지 제 4 투명 금속 바(65a', 65b', 65c', 65e')의 어느 하나의 타단에 연결될 수도 있다.
마찬가지로, 카운터 전극(60')의 사각형 틀(60a')의 폭과 카운터 전극(60')의 제 1 내지 제 4 투명 금속 바(60b', 60c', 60d', 60e')의 폭은 거의 동일하며, W5'으로 표시된다. 화소 전극(65')의 제 1 투명 금속 바(65a'), 제 2 투명 금속 바(65b'), 제 3 투명 금속 바(65c'), 제 4 투명 금속 바(65e') 및 제 5 투명 금속 바(65f')의 폭은 W5'와 실질적으로 동일하다. 다만, 화소 전극(65')의 제 6 투명 금속 바(65d')는 제 1 내지 제 3 투명 금속 바(65a', 65b', 65c')를 제 4 및 제 5 투명 금속 바(65e', 65f')에 연결시키기 위한 것으로 이들의 폭은 적당한 캐패시턴스를 구현할 수 있는 범위내에서 제 1 내지 제 5 투명 금속 바(65a', 65b', 65c', 65e' 및 65f')의 것 보다 좁아도 본 발명에는 영향을 주지 않는다. L5'는 화소 전극과 카운터 전극 간의 거리를 의미하는 것으로 제 1 공간 내지 제 5 공간에서 동일한 크기를 가진다. 사각형 틀(60a')과 화소 전극(65')의 제 5 투명 금속 바(65f')사이의 간격 L5'은 W5'보다 작거나 같게 설계된다.
전원이 인가되면, 제 1 내지 제 3 공간(63a', 63b', 63c')에서, 사각형 틀(60a')의 좌단부와 상기 화소 전극(65')의 제 1 투명 금속 바(65a') 사이, 상기 화소 전극(65')의 제 1 투명 금속 바(65a')와 카운터 전극(60')의 제 1 투명 금속 바(60b') 사이, 상기 카운터 전극의 제 1 투명 금속 바(60b')와 상기 화소 전극(65')의 제 2 투명 금속 바(65b') 사이, 상기 화소 전극(65')의 제 2 투명 금속 바(65b')와 상기 카운터 전극의 제 2 투명 금속 바(60c') 사이, 상기 카운터 전극의 제 2 투명 금속 바(60c')와 상기 화소 전극(65')의 제 3 투명 금속 바(65c') 사이 및 상기 화소 전극(65')의 제 3 투명 금속 바(65c')와 상기 사각형 틀(60a')의 좌단부 사이에 수평 방향의 전계 E9'가 형성된다. 동시에, 제 4 및 제 5 공간(63d', 63e')에서, 상기 카운터 전극(60')의 제 3 투명 금속 바(60d')와 상기 화소 전극(65')의 제 4 투명 금속 바(65e')사이, 상기 화소 제 4 투명 금속 바(65e')와 상기 카운터 전극(60')의 제 4 투명 금속 바(60e') 사이, 상기 카운터 전극(60')의 제 4 투명 금속 바(60e')와 상기 화소 전극의 제 5 투명 금속 바(65f')사이 및 상기 화소 전극의 제 5 투명 금속 바(65f')와 상기 사각형 틀(60a')의 하단부 사이에서 수직 방향의 전계 E10'이 형성된다. 수평 방향의 전계 E9'가 6부분에서 형성되고 수직 방향의 전계 E10'가 4 부분에서 형성되므로 E9'에 대한 E10'의 비는 이상적으로는 2/3로, 바람직하게는 0.3 내지 0.8이다.
제 10 실시예
도 7a의 카운터 전극(60')의 사각형 틀(60a') 및 투명 금속 바(60b', 60c', 60d', 60e'), 화소 전극(65')의 제 1 투명 금속 바(65a') 및 제 2 투명 금속 바(65b'), 제 3 투명 금속 바(65c'), 제 4 투명 금속 바(65e') 제 5 투명 금속 바(65f') 및 제 6 투명 금속 바(65d')는 각각 도 7b의 카운터 전극(60)의 불투명 금속의 사각형 틀(60a) 및 불투명 금속 바(60b, 60c, 60d, 60e), 화소 전극(65)의 제 1 불투명 금속 바(65a), 제 2 불투명 금속 바(65b), 제 3 불투명 금속 바(65c), 제 4 불투명 금속 바(65e), 제 5 불투명 금속바(65f) 및 제 6 불투명 금속바(65d)에 해당한다. 본 실시예의 제 1 내지 제 5 공간(63a, 63b, 63c, 63d, 63e)은 제 9 실시예의 제 1 내지 제 5 공간(63a', 63b', 63c', 63d', 63e')에 해당한다. 또한 본 실시예의 캐패시터(C6) 및 박막 트랜지스터(67)는 제 9 실시예의 캐패시터(C6') 및 박막 트랜지스터(67)에 해당하며, 전계 E9 및 E10도 제 9 실시예의 E9' 및 E10'에 해당한다.
도 7b의 카운터 전극(60)과 화소 전극(65)의 구조는 도 7a의 화소 전극(60') 및 카운터 전극(65')의 구조와 동일하다. 다만, 한쌍의 기판에 주입되는 액정이 양의 유전 이방성을 가지므로, 사각형 틀(60a)과 화소 전극의 제 2 불투명 금속 바(65c)사이의 간격 L5은 W5보다 크게 설계된다. 왜냐하면, 본 발명의 액정 표시 소자는 양의 유전 이방성을 가지는 액정을 사용하고 이들 액정이 화소 전극과 카운터 전극 상면에서 눕는 성질이 이용되기 때문이다. 그밖에 카운터 전극 및 화소 전극의 구조, 전계 E9와 전계 E10의 형성 위치 및 4도메인의 형성 과정에 관한 설명은 제 9 실시예의 것이 적용된다.
제 11 실시예
도 8a에서, 카운터 전극(80')과 화소 전극(85')은 모두 투명 금속으로 구성되며 특히 ITO를 사용한다. 카운터 전극(80')은 사각형의 틀(80a')과 상기 사각형의 틀(80a') 내의 공간을 구획하는 투명 금속 바들(80b', 80c', 80d' 및 80e')를 포함한다. 횡 방향으로 배치된 제 1 내지 제 3 투명 금속 바(80b', 80c' 및 80d')와 종방향으로 배치된 제 4 투명 금속 바(80e')에 의해 사각형 틀(80a')의 공간은 제 1 공간(83a'), 제 2 공간(83b'), 제 3 공간(83c'), 제 4 공간(83d') 및 제 5 공간(83e')으로 나뉜다. 화소 전극(85')은 제 1 공간(83a')을 횡단하며 상기 사각형 틀(80a')의 우단부와 그의 좌단부와 중첩하는 제 1 투명 금속 바(85a'), 상기 제 2 공간(83b')을 횡단하며 상기 사각형 틀(80a')의 우단부와 그의 좌단부에 중첩하는 제 2 투명 금속 바(85c'), 상기 제 3 공간(83c')을 횡단하며 상기 사각형 틀(80a')의 우단부와 그의 좌단부에 중첩하는 제 3 투명 금속 바(85d') 및 상기 제 4 공간(83d')을 종단하며 상기 카운터 전극의 제 3 투명 금속 바(80d')와 상기 사각형 틀(80a')의 하단부와 중첩하는 제 4 투명 금속 바(85e') 및 상기 제 5 공간(83e')을 종단하고 상기 카운터 전극의 제 3 투명 금속 바(80d')와 상기 사각형 틀(80a')의 하단부와 중첩하는 제 5 투명 금속 바(85f')를 구비한다. 또한 상기 화소 전극(85')은 상기 제 1 내지 제 3 투명 금속 바(85a', 85c', 85d')의 일단과 상기 제 4 및 제 5 투명 금속 바(85e', 85f')의 일단을 연결하는 제 6 투명 금속 바(85b')를 더 구비한다. 상기 화소 전극의 제 6 투명 금속 바(85b')는 상기 사각형 틀(80a')의 좌단부에 중첩하여 캐패시터(C7')을 형성한다. 한편, 화소 전극과 카운터 전극이 중첩되는 다른 부분에서도 캐패시터가 형성된다. 상기 화소 전극(85')의 제 4 투명 금속 바(85e')의 타단에는 박막 트랜지스터(87')가 연결되어 있으나, 박막 트랜지스터(87')는 제 1 내지 제 3 투명 금속 바(85a', 85c'. 85d') 및 제 5 투명 금속 바(85f')의 어느 하나의 타단에 연결될 수도 있다.
마찬가지로, 카운터 전극(80')의 사각형 틀(80a')의 폭과 카운터 전극(80')의 제 1 내지 제 5 투명 금속 바(80b', 80c', 80d', 80e')의 폭은 거의 동일하며, W6'으로 표시된다. 화소 전극(85')의 제 1 투명 금속 바(85a'), 제 2 투명 금속 바(85c'), 제 3 투명 금속 바(85d'), 제 4 투명 금속 바(85e') 및 제 5 투명 금속 바(85f')의 폭은 W6'와 실질적으로 동일하다. 다만, 화소 전극(85')의 제 6 투명 금속 바(85b')는 제 1 내지 제 3 투명 금속 바(85a', 85c', 85d')를 제 4 및 제 5 투명 금속 바(85e', 85f')에 연결시키기 위한 것으로 이의 폭은 적당한 캐패시턴스를 구현할 수 있는 범위내에서 제 1 내지 제 5 투명 금속 바(85a', 85c', 85d', 85e' 및 85f')의 것 보다 좁아도 본 발명에는 영향을 주지 않는다. L6'은 화소 전극과 카운터 전극 간의 거리를 의미하는 것으로 제 1 내지 제 5 공간에서 동일한 크기를 가진다. 카운터 전극의 제 4 투명 금속 바(80e')와 화소 전극(85')의 제 4 투명 금속 바(85e')와의 간격 L6'은 W6'보다 작거나 같게 설계된다.
전원이 인가되면, 제 4 및 제 5 공간(83d', 83e')에서, 사각형 틀(80a')의 좌단부와 상기 화소 전극(85')의 제 4 투명 금속 바(85e') 사이, 상기 화소 전극(85')의 제 4 투명 금속 바(85e')와 카운터 전극(80')의 제 4 투명 금속 바(80e') 사이, 상기 카운터 전극의 제 4 투명 금속 바(80e')와 상기 화소 전극(85')의 제 5 투명 금속 바(85f') 사이, 상기 화소 전극(85')의 제 2 투명 금속 바(85f')와 상기 사각형 틀(80a')의 우단부 사이에는 수평 방향의 전계 E11'이 형성된다. E11'의 형성과 동시에, 제 1 내지 제 3 공간(83a', 83b', 83c')에서, 수직 방향의 전계 E12'가 형성된다. 전계 E12'는 사각형 틀(80a')의 상단부와 상기 화소 전극(85')의 제 1 투명 금속 바(85a') 사이, 상기 화소 전극의 제 1 투명 금속 바(85a')와 상기 카운터 전극(80')의 제 1 투명 금속 바(80b') 사이, 상기 카운터 전극(80')의 상기 제 1 투명 금속 바(80b')와 상기 화소 전극(85')의 제 2 투명 금속 바(85c') 사이, 상기 화소 전극(85')의 제 2 투명 금속 바(85c')와 상기 카운터 전극의 제 2 투명 금속 바(80c') 사이, 상기 카운터 전극의 제 2 투명 금속 바(80c')와 상기 화소 전극의 제 3 투명 금속 바(85d')사이 및 상기 화소 전극의 제 3 투명 금속 바(85d')와 상기 카운터 전극(80')의 제 3 투명 금속 바(80d') 사이에 형성된다. 앞의 실시예와 같이 수평 방향의 전계 E11'가 4부분에서 형성되고 수직 방향의 전계 E12'가 6 부분에서 형성되므로 E11'에 대한 E12'의 비는 이상적으로는 3/2, 바람직하게는 1.2 내지 1.8이다.
도 9a 및 도 9b는 도 7a의 a-a, b-b에 따른 단면을 나타낸 것으로, 본 실시예의 제조 방법을 설명한다.
기판(90)을 준비한다. 기판(90') 상면에 금속 물질을 증착하고 패터닝하여 게이트 전극(87a)'을 형성하고 연속적으로 투명 금속 물질로서 ITO를 코팅한다. ITO를 패터닝하여 사각형 틀(80a'), 횡 방향의 제 1 내지 제 3 투명 금속 바(80b', 80c', 80d')와 종 방향의 제 4 투명 금속 바(80e')로 구성된 카운터 전극(80')을 형성한다. 다음 게이트 전극(87a') 및 카운터 전극이 형성된 기판(90') 전면에 제 1 게이트 절연층(91')을 형성한다. 연속적으로 제 2 게이트 절연층(92')을 형성하고 다결정 실리콘, 비정질 실리콘, 수소화된 비정질 실리콘 및 화합물 반도체 중의 어느 하나를 증착하고 패터닝하여 상기 게이트 전극(87a') 상면에 반도체층(87b')을 형성한다. 다음 에치 스토퍼(93')를 게이트 전극(87a') 상면에 형성한다. 이후, 금속 물질을 증착하고 패터닝하여 반도체층(87b') 상면에 박막 트랜지스터의 소오스 전극(87c')과 드레인 전극(87d')을 형성한다. 이때 ITO와 같은 투명 금속 물질을 증착하고 패터닝하여 화소 전극(85')을 형성한다. 화소 전극은 도 7a에 나타난 것과 같이, 전계 형성용 5개의 투명 금속 바(85a', 85c', 85d', 85e' 및 85f')와 연결용 투명 금속 바(85b')를 구비한다. 주의할 사항은 카운터 전극 및 화소 전극을 형성할 시 카운터 전극의 폭(W6')이 화소 전극의 폭이 화소 전극과 카운터 전극 사이의 간격(L6')보다 크게 되도록 패터닝해야 한다. 특히 카운터 전극의 폭(W6')은 2㎛ 이상이 바람직하며 화소 전극과 카운터 전극 간의 거리(L6')은 1㎛ 이상 7㎛ 이하인 것이 바람직하다. 또한, 화소 전극과 카운터 전극이 중첩되는 부분 중 에지 부분은 화소 전극과 카운터 전극 간의 전계가 왜곡되지 않도록 패터닝한다. 다음 패시베이션층(94')을 결과물 전면에 형성한다.
이후의 액정표시 소자의 제조 방법은 통상의 제조 방법을 사용한다.
제 12 실시예
도 8a의 카운터 전극(80')의 사각형 틀(80a') 및 투명 금속 바(80b', 80c', 80d', 80e'), 화소 전극(85')의 제 1 투명 금속 바(85a'), 제 2 투명 금속 바(85c'), 제 3 투명 금속 바(85d'), 제 4 투명 금속 바(85e'), 제 5 투명 금속바(85f') 및 제 6 투명 금속바(85b')는 각각 도 8b의 카운터 전극(80)의 사각형 틀(80a) 및 불투명 금속 바(80b, 80c, 80d, 80e), 화소 전극(85)의 제 1 불투명 금속 바(85a), 제 2 불투명 금속 바(85c), 제 3 불투명 금속 바(85d), 제 4 불투명 금속 바(85e), 제 5 불투명 금속바(85f) 및 제 6 불투명 금속바(85b)에 해당한다. 본 실시예의 제 1 내지 제 5 공간(83a, 83b, 83c, 83d, 83e)은 제 11 실시예의 제 1 내지 제 5 공간(83a', 83b', 83c', 83d', 83e')에 해당한다. 또한 본 실시예의 캐패시터(C7) 및 박막 트랜지스터(87)는 제 11 실시예의 캐패시터(C7') 및 박막 트랜지스터(87')에 해당하며, 전계 E11 및 E12도 제 11 실시예의 E11' 및 E12'에 해당한다.
도 8b의 카운터 전극(80)과 화소 전극(85)의 구조는 도 8a의 화소 전극(80') 및 카운터 전극(85')의 구조와 동일하다. 다만, 한쌍의 기판에 주입되는 액정이 양의 유전 이방성을 가지므로, 사각형 틀(80a)과 화소 전극의 제 2 불투명 금속 바(85c)사이의 간격 L6은 W6보다 크게 설계된다. 왜냐하면, 본 발명의 액정 표시 소자는 양의 유전 이방성을 가지는 액정을 사용하고 이들 액정이 화소 전극과 카운터 전극 사이에서 눕는 성질이 이용되기 때문이다. 그밖에 카운터 전극 및 화소 전극의 구조, 전계 E11와 전계 E12의 형성 위치 및 4도메인의 형성 과정에 관한 설명은 제 11 실시예의 것이 적용된다.
도 9c 및 도 9d는 도 8b의 c-c, d-d에 따른 단면을 나타낸 것으로, 본 실시예의 제조 방법을 설명한다.
기판(90)을 준비한다. 기판(90) 상면에 금속 물질을 증착하고 패터닝하여 게이트 전극(87a)을 형성한다. 게이트 전극(87a)이 형성된 기판(90) 전면에 제 1 절연층(91)을 형성하고 연속적으로 불투명 금속 물질을 코팅하고 패터닝하여 사각형 틀(80a), 횡 방향의 제 1 내지 제 3의 불투명 금속 바(80b, 80c, 80d)와 종 방향의 제 4 불투명 금속 바(80e)로 구성된 카운터 전극(80)을 형성한다. 다음, 결과물 전면에 제 2 절연층(92)을 형성하고 다결정 실리콘, 비정질 실리콘, 수소화된 비정질 실리콘 및 화합물 반도체 중의 어느 하나를 증착하고 패터닝하여 상기 게이트 전극(87a) 상면에 반도체층(87b)을 형성한다. 이후, 금속 물질을 증착하고 패터닝하여 반도체층(87b) 상면에 박막 트랜지스터의 소오스 전극(87c)과 드레인 전극(87d)을 형성한다. 이어 불투명 금속 물질을 증착하고 패터닝하여 화소 전극(85)을 형성한다. 화소 전극은 도 8b에 나타난 것과 같이, 전계 형성용 5개의 불투명 금속 바(85a, 85c, 85d, 85e 및 85f)와 연결용 불투명 금속 바(85b)를 구비한다. 주의할 사항은 카운터 전극 및 화소 전극을 형성할 시, 카운터 전극의 폭(W6)이 화소 전극의 폭이 화소 전극과 카운터 전극 사이의 간격(L6)보다 크게 되도록 패터닝해야 한다. 특히 카운터 전극의 폭(W6)은 10㎛ 이하가 바람직하며 화소 전극과 카운터 전극 간의 거리(L6)은 4㎛ 이상인 것이 바람직하다. 또한, 화소 전극과 카운터 전극이 중첩되는 부분 중 에지 부분은 화소 전극과 카운터 전극 간의 전계가 왜곡되지 않도록 패터닝한다.
이후의 액정 표시 소자의 제조 방법은 종래의 것을 사용한다.
도 10b 및 도 10c는 제 11 실시예에 따른 카운터 전극과 화소 전극을 이용한 액정 표시 소자의 화소 상단과 화소 하단의 액정 배열을 나타낸다. 화소 상단에는 카운터 전극(80b')과 화소 전극(85a') 사이에 수직 전계 E12'가 형성되므로, 화소 전극과 카운터 전극 사이에는 액정 분자들이 서 있고 화소 전극 및 카운터 전극 위에는 액정 분자들이 눕는다. 화소 하단에는 카운터 전극(80e')과 화소 전극(85e') 사이에 수평 전계 E11'가 형성되므로, 화소 상단과 마찬가지로 화소 전극과 카운터 전극 사이에는 액정 분자들이 서 있고 화소 전극 및 카운터 전극 위에는 액정 분자들이 눕는다. 그러나 화소 상단의 액정 분자는 세로로 눕고 화소 하단의 액정 분자들은 가로로 눕기 때문에, 전체 화소는 도 11b와 같은 액정 분자 배열을 가진다. 그런데 수직 방향과 수평 방향으로 액정 분자들이 눕기 때문에, O1에 대응하는 O3에서는 수직 방향 전계에 의해 액정 분자의 단축과 수평 전계에 의한 액정 분자의 장축이 동시에 보이고, O2에 대응하는 O4에서도 O3와 같이 액정 분자의 단축과 장축이 보인다. 즉, 양 방향 O3및 O4에서는 광이 액정 분자의 단축과 장축을 통과하므로 양 위치에서의 광 경로의 차이가 발생하지 않게 되어 컬러 쉬프트는 발생하지 않는다.
정리하면, 한 화소내에서 카운터 전극과 화소 전극 사이에 수평 전계와 수직 전계를 형성하고 카운터 전극와 화소 전극 사이의 중심선을 기준으로 상호 대칭되는 도메인 즉 4개의 도메인을 형성함으로써, 상하 및 좌우 시야각을 향상시켜 시야각에 따른 액정 표시 소자의 컬러 쉬프트를 방지한다.
이상 설명한 실시예들에 함유된 본 발명의 사상은 동일 기판에 화소 전극과 카운터 전극이 형성된 모든 형의 액정 표시 소자에 적용될 수 있다.
본 명세서에서는 제 1 내지 제 10 실시예의 제조 방법은 개시되지 않았으나, 제 11 실시예 및 제 12 실시예의 제조 방법이 다른 실시예의 제조 방법에도 적용될 수 있음은 당업자에게 자명하다.
또한, 본 발명은 카운터 전극이 사각형 틀과 4개의 불투명 금속 바를 구비하는 경우까지 예를 들었으나, 5개 이상의 불투명 금속 바를 구비한 카운터 전극 및 이런 카운터 전극에 대응하는 화소 전극을 다양하게 설계할 수 있음은 자명하다.
본 발명은 하나의 기판 상면에 화소 전극과 카운터 전극을 형성하는 경우에 대해서만 설명하였으나, 대향하는 2개의 기판 각각에 화소 전극과 카운터 전극을 형성하는 경우 및 화소 전극과 카운터 전극 중의 어느 하나에 하나 이상의 슬럿이 형성되는 경우에도 본 발명을 적용할 수 있다.

Claims (11)

  1. 기판,
    상기 기판상에 형성되되 투명 금속으로 구성되고, 하나 이상의 투명 금속 바에 의해 구획된 다수의 공간이 제공되며 제 1 폭을 가지는 사각형 틀 형상의 제 1 전극,
    상기 제 1 전극이 형성된 상기 기판 전면에 형성된 절연층, 및
    상기 절연층 상면에 형성되되 투명 금속으로 구성되고, 상기 제 1 전극의 상기 다수의 공간중 일부의 공간을 제 1 방향으로 가로지르는 제 1부분과, 상기 제 1 부분과 전기적으로 연결되고 상기 제 1 전극의 나머지 공간을 제 1 방향에 수직인 제 2 방향으로 가로지르는 제 2 부분을 포함하는 제 2 전극을 구비하며,
    상기 제 2 전극의 제 1 부분 및 제 2 부분은 제 2 폭을 가지며, 상기 제 1 전극과 상기 제 2 전극의 상기 제 1 부분 또는 상기 제 2 부분 사이의 간격이 제 3 폭이며, 상기 제 1 폭 및 상기 제 2폭이 상기 제 3 폭 보다 크거나 같은 액정 표시 소자.
  2. 제 1 항에 있어서, 상기 제 2 전극의 상기 제 1 부분과 상기 제 1 전극 사이에 형성된 제 1 전계의 총 크기와 상기 제 2 전극의 상기 제 2부분과 상기 제 1전극 사이에 형성된 제 2 전계의 총 크기가 실질적으로 같은 액정 표시 소자.
  3. 제 1 항에 있어서, 상기 제 1 전극과 상기 제 2 전극은 ITO로 구성되는 액정 표시 소자.
  4. 제 1 항에 있어서, 상기 제 2 전극의 제 1 부분과 상기 제 2 전극의 제 2 부분을 연결하는 투명 금속으로 구성된 수단을 더 구비하는 액정 표시 소자.
  5. 제 4 항에 있어서, 상기 연결 수단이 ITO로 구성되는 액정 표시 소자.
  6. 제 1 항에 있어서, 상기 다수의 공간은 4 개 이상인 액정 표시 소자.
  7. 제 6 항에 있어서, 상기 다수의 공간은 5 개이며, 5 개의 공간 중 2 개의 공간에 상기 제 2 전극의 상기 제 1 부분이 배치되고 나머지 3 개의 공간에 상기 제 2 전극의 상기 제 2 부분이 배치되는 액정 표시 소자.
  8. 제 7 항에 있어서, 상기 제 2 전극의 상기 제 1 부분과 상기 제 1 전극 사이에 형성된 단위 제 1 전계에 대한 상기 제 2 전극의 상기 제 2부분과 상기 제 1전극 사이에 형성된 단위 제 2 전계의 비가 약 1.2 내지 1.8인 액정 표시 소자.
  9. 제 7 항에 있어서, 상기 제 1 폭이 2㎛ 이상인 액정 표시 소자.
  10. 제 7 항에 있어서, 상기 제 3 폭이 1㎛ 이상 7㎛ 이하인 액정 표시 소자.
  11. 제 1 항 내지 제 10 항 중의 어느 하나에 있어서, 상기 제 1 전극 및 상기 제 2 전극중의 하나는 카운터 전극이고 나머지 하나는 화소 전극인 액정 표시 소자.
KR1019980002493A 1997-12-08 1998-01-30 액정 표시 소자 KR100299377B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980002493A KR100299377B1 (ko) 1998-01-30 1998-01-30 액정 표시 소자
JP34911498A JP3479696B2 (ja) 1997-12-08 1998-12-08 液晶表示装置
US09/207,872 US6128061A (en) 1997-12-08 1998-12-08 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002493A KR100299377B1 (ko) 1998-01-30 1998-01-30 액정 표시 소자

Publications (2)

Publication Number Publication Date
KR19990066507A true KR19990066507A (ko) 1999-08-16
KR100299377B1 KR100299377B1 (ko) 2002-06-20

Family

ID=37528695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002493A KR100299377B1 (ko) 1997-12-08 1998-01-30 액정 표시 소자

Country Status (1)

Country Link
KR (1) KR100299377B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311211B1 (ko) * 1999-06-29 2001-11-02 박종섭 반사형 액정 표시 장치
KR100542306B1 (ko) * 1998-10-29 2006-05-26 비오이 하이디스 테크놀로지 주식회사 광시야각 액정 표시 장치
KR100683139B1 (ko) * 2000-06-30 2007-02-15 비오이 하이디스 테크놀로지 주식회사 전계를 향상시킨 다중 도메인 수직배향-프린지전계스위칭모드 액정표시장치
KR100717189B1 (ko) * 2004-12-22 2007-05-11 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치
US7248324B2 (en) 1999-09-07 2007-07-24 Hitachi, Ltd. Liquid crystal display device
KR100756835B1 (ko) * 2001-03-28 2007-09-07 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 모드 액정표시장치
KR100778038B1 (ko) * 2001-10-12 2007-11-21 샤프 가부시키가이샤 액정 표시 장치
KR100777691B1 (ko) * 2000-05-22 2007-11-21 삼성전자주식회사 액정 표시 장치
KR100806900B1 (ko) * 2001-09-07 2008-02-22 삼성전자주식회사 액정 표시 장치
KR101041065B1 (ko) * 2003-08-21 2011-06-13 삼성전자주식회사 액정 표시 장치용 표시 기판

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542306B1 (ko) * 1998-10-29 2006-05-26 비오이 하이디스 테크놀로지 주식회사 광시야각 액정 표시 장치
KR100311211B1 (ko) * 1999-06-29 2001-11-02 박종섭 반사형 액정 표시 장치
US7683996B2 (en) 1999-09-07 2010-03-23 Hitachi, Ltd. Liquid crystal display device
US10634961B2 (en) 1999-09-07 2020-04-28 Japan Display Inc. Liquid crystal display device
US7697100B2 (en) * 1999-09-07 2010-04-13 Hitachi, Ltd. Liquid crystal display device
US7251005B2 (en) 1999-09-07 2007-07-31 Hitachi, Ltd. Liquid crystal display device comprising two counter voltage signal lines having two branches in each pixel region
US7251006B2 (en) 1999-09-07 2007-07-31 Hitachi, Ltd. Liquid crystal display device
US7253863B2 (en) 1999-09-07 2007-08-07 Hitachi, Ltd. Liquid crystal display device
US7256854B2 (en) 1999-09-07 2007-08-14 Hitachi, Ltd. Liquid crystal display device
US10139687B2 (en) 1999-09-07 2018-11-27 Japan Display Inc. Liquid crystal display device
US7271869B2 (en) 1999-09-07 2007-09-18 Hitachi, Ltd. Liquid crystal display device
US9488883B2 (en) 1999-09-07 2016-11-08 Japan Display Inc. Liquid crystal display device
US8964155B2 (en) 1999-09-07 2015-02-24 Japan Display Inc. Liquid crystal display device
KR100798761B1 (ko) * 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
US8564752B2 (en) 1999-09-07 2013-10-22 Hitachi Displays, Ltd. Liquid crystal display device
US7456924B2 (en) 1999-09-07 2008-11-25 Hitachi, Ltd. Liquid crystal display device
US7248324B2 (en) 1999-09-07 2007-07-24 Hitachi, Ltd. Liquid crystal display device
US7705949B2 (en) 1999-09-07 2010-04-27 Hitachi, Ltd. Liquid crystal display device
US8493537B2 (en) 1999-09-07 2013-07-23 Hitachi Displays, Ltd. Liquid crystal display device
US7733455B2 (en) 1999-09-07 2010-06-08 Hitachi, Ltd. Liquid crystal display device
US7936429B2 (en) 1999-09-07 2011-05-03 Hitachi, Ltd. Liquid crystal display device
US8345205B2 (en) 1999-09-07 2013-01-01 Hitachi Displays, Ltd. Liquid Crystal display device
US8035786B2 (en) 1999-09-07 2011-10-11 Hitachi, Ltd. Liquid crystal display device
US8045116B2 (en) 1999-09-07 2011-10-25 Hitachi, Ltd. Liquid crystal display device
US8218119B2 (en) 1999-09-07 2012-07-10 Hitachi Displays, Ltd. Liquid crystal display device
US8218118B2 (en) 1999-09-07 2012-07-10 Hitachi Displays, Ltd. Liquid crystal display device
KR100777691B1 (ko) * 2000-05-22 2007-11-21 삼성전자주식회사 액정 표시 장치
KR100683139B1 (ko) * 2000-06-30 2007-02-15 비오이 하이디스 테크놀로지 주식회사 전계를 향상시킨 다중 도메인 수직배향-프린지전계스위칭모드 액정표시장치
KR100756835B1 (ko) * 2001-03-28 2007-09-07 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 모드 액정표시장치
KR100806900B1 (ko) * 2001-09-07 2008-02-22 삼성전자주식회사 액정 표시 장치
KR100778038B1 (ko) * 2001-10-12 2007-11-21 샤프 가부시키가이샤 액정 표시 장치
KR101041065B1 (ko) * 2003-08-21 2011-06-13 삼성전자주식회사 액정 표시 장치용 표시 기판
KR100717189B1 (ko) * 2004-12-22 2007-05-11 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치

Also Published As

Publication number Publication date
KR100299377B1 (ko) 2002-06-20

Similar Documents

Publication Publication Date Title
KR100378858B1 (ko) 액정디스플레이 및 디스플레이 동작을 수행하는 방법
KR100322967B1 (ko) 프린지 필드 구동 액정 표시 장치
JP4009389B2 (ja) 多重ドメインを持つ高開口率及び高透過率液晶表示装置
JP4537634B2 (ja) 垂直配向形液晶表示装置及びそれに用いられる色フィルター基板
JP3826217B2 (ja) フリンジフィールドスイッチングモード液晶表示装置
JP3826214B2 (ja) 高開口率及び高透過率液晶表示装置
US7787091B2 (en) Transverse field type liquid crystal display panel
KR100293811B1 (ko) 아이피에스모드의액정표시장치
KR19990047252A (ko) 컬러 쉬프트가 개선된 액정 표시 장치
KR100311210B1 (ko) 액정 표시 장치
JPH0743719A (ja) 液晶表示装置
KR100299377B1 (ko) 액정 표시 소자
KR100430376B1 (ko) 액정디스플레이
KR20020080860A (ko) 프린지 필드 구동 액정표시장치
KR100293808B1 (ko) 색띰방지용액정표시장치
KR101652866B1 (ko) 액정표시장치
JP2010002674A (ja) 液晶表示パネル
KR100599962B1 (ko) 프린지 필드 구동 액정표시장치
KR100675935B1 (ko) 프린지 필드 구동 액정표시장치
KR100299382B1 (ko) 액정 표시 장치
KR100566811B1 (ko) 인플레인 스위칭모드 액정 표시장치용 어레이 패널
KR100290773B1 (ko) 반사형광시야각액정표시장치
KR100658061B1 (ko) 프린지 필드 구동 모드 액정 표시 장치 및 그 제조방법
KR100279258B1 (ko) 액정표시장치
KR100658070B1 (ko) 프린지 필드 구동 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 14

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 17

EXPY Expiration of term