KR101041065B1 - 액정 표시 장치용 표시 기판 - Google Patents

액정 표시 장치용 표시 기판 Download PDF

Info

Publication number
KR101041065B1
KR101041065B1 KR1020030057805A KR20030057805A KR101041065B1 KR 101041065 B1 KR101041065 B1 KR 101041065B1 KR 1020030057805 A KR1020030057805 A KR 1020030057805A KR 20030057805 A KR20030057805 A KR 20030057805A KR 101041065 B1 KR101041065 B1 KR 101041065B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
liquid crystal
interconnection
gate
wiring
Prior art date
Application number
KR1020030057805A
Other languages
English (en)
Other versions
KR20050019698A (ko
Inventor
박명재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030057805A priority Critical patent/KR101041065B1/ko
Publication of KR20050019698A publication Critical patent/KR20050019698A/ko
Application granted granted Critical
Publication of KR101041065B1 publication Critical patent/KR101041065B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

시인성 및 개구율을 증가시키기 위한 화소 구조를 갖는 액정 표시 장치용 표시 기판이 개시된다. 상부 기판과의 합체를 통해 수용되는 액정층을 이용하여 화상을 디스플레이하는 액정 표시 장치용 표시 기판에서, 스위칭 소자는 게이트 배선으로부터 연장된 게이트 전극과, 데이터 배선으로부터 연장된 소오스 전극과, 소오스 전극으로부터 일정 간격 이격된 드레인 전극을 갖는다. 하부 전극 패턴은 게이트 배선으로부터 연장되어 서로 인접하는 데이터 배선과 게이트 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버한다. 상부 전극 패턴은 드레인 전극과 연결되어 하부 전극 패턴의 일부 영역을 커버하되, 직각 형상을 갖도록 패터닝된다. 이에 따라, 하부 전극 패턴과 상부 전극 패턴 각각이 직각 형상을 갖도록 패터닝하여 화소 내부에서 액정 분자가 하부 전극 패턴 및 상부 전극 패턴에 대응하여 직각이 되는 면적을 조정하므로써 시인성 및 개구율을 증가시킬 수 있다.
액정, 시인성, 개구율, 화소 전극, 직각, IPS

Description

액정 표시 장치용 표시 기판{DISPLAY SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명의 제1 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이다.
도 2는 상기한 도 1의 A-A'으로 절단한 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이다.
도 4는 상기한 도 3의 B-B'으로 절단한 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이다.
도 6은 상기한 도 5의 C-C'으로 절단한 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이다.
도 8은 상기한 도 7의 D-D'으로 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
105, 405 : 투명 기판 109,409 : 게이트 배선
119, 418 : 데이터 배선 LC : 액정 분자
111, 112, 113, 114, 115, 116, 411, 412, 413,414, 415 : 하부 배선
132, 134, 136, 236, 237, 238, 333, 334, 336, 337, 452 : 상부 배선
본 발명은 액정 표시 장치용 표시 기판에 관한 것으로, 보다 상세하게는 시인성 및 개구율을 증가시키기 위한 화소 구조를 갖는 액정 표시 장치용 표시 기판에 관한 것이다.
근래들어, 박막트랜지스터를 이용하는 액정 표시 장치(TFT-LCD)는 노트북 컴퓨터뿐만 아니라, 모니터, 다기능 모니터 및 고화질 텔레비젼용으로 급속히 전개되고 있다. 그동안 액정 표시 장치의 문제점으로 지적되었던 시야각 특성은 보상 필름 채용, IPS(In Plane Switching), MVA(Multi-Domain Vertically Alignment) 등과 같은 광시야각화 기술로 큰 진전을 이루었으며, CRT 수준의 화질을 달성할 수 있게 되었다. 특히, 상기한 IPS 모드를 채용하는 액정 표시 장치에서는 동일 평면상에서 액정층에 수평 전계(횡전계)를 유발하여 상기 액정층을 통과하는 광을 스위칭하여 화상을 디스플레이하고 있다.
이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 IPS 모드를 채용하는 액정 표시 장치에서 시인성 및 개구율을 증가시키기 위한 화소 구조를 갖는 액정 표시 장치용 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치용 표시 기판은, 상부 기판과의 합체를 통해 수용되는 액정층을 이용하여 화상을 디스플레이하는 액정 표시 장치를 구성한다. 상기 액정 표시 장치용 표시 기판은 다수의 게이트 배선, 다수의 데이터 배선, 상기 게이트 배선으로부터 연장된 게이트 전극과, 상기 데이터 배선으로부터 연장된 소오스 전극과, 상기 소오스 전극으로부터 일정 간격 이격된 드레인 전극을 갖는 스위칭 소자, 상기 게이트 배선으로부터 연장되어 서로 인접하는 데이터 배선과 게이트 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버하도록 폐루프 영역을 형성하는 다수의 하부 배선들을 포함하는 하부 전극 패턴 및 상기 드레인 전극과 연결되어 상기 하부 전극 패턴의 일부 영역을 커버하되, 직각 형상을 갖도록 패터닝된 상부 전극 패턴을 포함한다.
이러한 액정 표시 장치용 표시 기판에 의하면, 하부 전극 패턴과 상부 전극 패턴 각각이 직각 형상을 갖도록 패터닝하여 화소 내부에서 액정 분자가 상기 하부 전극 패턴 및 상부 전극 패턴에 대응하여 직각이 되는 면적을 조정하므로써 시인성 및 개구율을 증가시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이고, 도 2는 상기한 도 1의 A-A'으로 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소는 투명 기판(105) 위에 가로 방향으로 신장된 게이트 배선(109)과 세로 방향으로 신장된 데이터 배선(119)에 의해 정의되는 영역에 형성된 스위칭 소자(TFT)와, 상기 게이트 배선(109) 형성시 형성한 하부 전극 패턴과, 상기 데이터 배선 형성시 형성한 상부 전극 패턴을 포함한다.
상기 스위칭 소자(TFT)는 상기 게이트 배선(109)으로부터 연장된 게이트 전극(110)과, 상기 게이트 전극(110)의 일부 영역에 형성된 액티브층(116)과, 상기 데이터 배선(119)으로부터 연장된 데이터 전극(120)과, 상기 데이터 전극(120)으로부터 일정 간격 이격된 드레인 전극(130)을 포함하여, 상기 게이트 배선을 통해 스캔 신호가 전달됨에 따라 턴-온되어 상기 데이터 배선(119)을 통해 전달되는 화상 신호를 상기 드레인 전극(130)을 통해 전달한다.
상기 하부 전극 패턴은 상기 게이트 배선(109) 및 게이트 전극(110) 형성시 패터닝되어 형성되되, 서로 인접하는 데이터 배선과 데이터 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버하면서 하나의 폐곡선 영역을 정의하도록 형성된다.
구체적으로, 상기 하부 전극 패턴은 상기 게이트 전극(110)으로부터 연장된 제1 하부 배선(111)과, 자기 화소 영역에 대응하는 데이터 배선(119)과 평행하게 신장된 제2 하부 배선(112)을 포함한다. 상기 하부 전극 패턴은 상기 제1 하부 배선(111)과 제2 하부 배선(112)이 교차하는 영역으로부터 게이트 배선(109)과 평행하게 연장된 제3 하부 배선(113)과, 상기 제3 하부 배선(113)으로부터 연장되어 인접 화소 영역에 대응하는 데이터 배선과 평행하게 신장된 제4 하부 배선(114)과, 상기 제2 하부 배선(112)의 에지 영역과 제4 하부 배선(114)의 에지 영역을 연결하는 제5 하부 배선(115)을 포함한다.
상기 상부 전극 패턴은 상기 데이터 배선(119), 게이트 전극(120) 및 드레인 전극(130) 형성시 패터닝되어 형성되되, 상기 하부 전극 패턴을 정의하는 일부 배선들을 커버하도록 형성된다.
구체적으로, 상기 상부 전극 패턴은 상기 드레인 전극(130)으로부터 연장되고, 게이트 배선과 평행하게 신장되되, 상기 제3 하부 배선(113)을 커버하는 제1 상부 배선(132)과, 상기 제1 상부 배선(132)의 센터로부터 연장되고, 데이터 배선(119)과 평행하게 신장된 제2 상부 배선(134)을 포함한다. 상기 하부 전극 패턴은 상기 하부 전극 패턴이 정의하는 폐곡선 영역의 일부 영역을 커버하도록 제2 상부 배선(134)의 에지 영역과 연결되어 게이트 배선과 평행하게 신장되되, 에지 영역 양측이 제2 하부 배선(112)과 제4 하부 배선(114)을 커버하는 제3 상부 배선(136)을 포함한다.
이처럼, 상기 제1 상부 배선(132)은 상기 제3 하부 배선(113)을 커버하므로써, 하나의 스토리지 캐패시터(Cst)를 정의하고, 상기 제3 상부 배선(136)의 일측 에지 영역이 상기 제2 하부 배선(112)을 커버하므로써, 다른 하나의 스토리지 캐패시터(Cst)를 정의하고, 상기 제3 상부 배선(136)의 타측 에지 영역이 제4 하부 배선(114)을 커버하므로써 또 다른 하나의 스토리지 캐패시터(Cst)를 정의한다. 즉, 상부 전극 패턴과 하부 전극 패턴이 중첩되는 면적을 조정하므로써, 단위 화소에 구비되는 스토리지 캐패시터(Cst)의 캐패시턴스 및 개구율을 조정할 수 있다.
또한, 단위 화소 내에서 하부 전극 패턴을 정의하는 다수의 하부 배선들과 상부 전극 패턴을 정의하는 다수의 상부 배선들이 직각을 이루도록 패터닝하므로써, 하부 전극 패턴과 상부 전극 패턴에 의해 정의되는 3개의 폐루프 영역에 형성 된 액정층의 액정 분자들(LC)은 서로 다른 방향에서 횡전계를 인가받으므로 상기 단위 화소의 시인성을 증가시킬 수 있다.
도 3은 본 발명의 제2 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이고, 도 4는 상기한 도 3의 B-B'으로 절단한 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소는 투명 기판(105) 위에 가로 방향으로 신장된 게이트 배선(109)과 세로 방향으로 신장된 데이터 배선(119)에 의해 정의되는 영역에 형성된 스위칭 소자(TFT)와, 상기 게이트 배선(109) 형성시 형성한 하부 전극 패턴과, 상기 데이터 배선 형성시 형성한 상부 전극 패턴을 포함한다.
상기 스위칭 소자(TFT)는 상기한 도 1에서 설명한 바 그 설명을 생략한다.
상기 하부 전극 패턴은 상기 게이트 배선(109) 및 게이트 전극(110) 형성시 패터닝되어 형성되되, 서로 인접하는 데이터 배선과 데이터 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버하면서 2개의 폐곡선 영역을 정의하도록 형성된다.
구체적으로, 상기 하부 전극 패턴은 상기 게이트 전극(110)으로부터 연장된 제1 하부 배선(111)과, 자기 화소 영역에 대응하는 데이터 배선(119)과 평행하게 신장된 제2 하부 배선(112)을 포함한다.
상기 하부 전극 패턴은 상기 제1 하부 배선(111)과 제2 하부 배선(112)이 교차하는 영역으로부터 게이트 배선(109)과 평행하게 연장된 제3 하부 배선(113)과, 상기 제3 하부 배선(113)으로부터 연장되어 인접 화소 영역에 대응하는 데이터 배 선과 평행하게 신장된 제4 하부 배선(114)을 포함한다.
상기 하부 전극 패턴은 상기 제2 하부 배선(112)의 에지 영역과 제4 하부 배선(114)의 에지 영역을 연결하는 제5 하부 배선(115)과, 제2 내지 제5 하부 배선에 의해 정의되는 하나의 폐곡선 영역을 두 개의 폐곡선 영역으로 분할하기 위해 제2 하부 배선(112)의 일부 영역과 제4 하부 배선(114)의 일부 영역을 연결된 제6 하부 배선(116)으로 이루어진다.
상기 상부 전극 패턴은 상기 데이터 배선(119), 게이트 전극(120) 및 드레인 전극(130) 형성시 패터닝되어 형성되되, 상기 하부 전극 패턴을 정의하는 일부 배선들을 커버하도록 형성된다.
구체적으로, 상기 상부 전극 패턴은 상기 드레인 전극(130)으로부터 연장되고, 게이트 배선과 평행하게 신장되되, 상기 제3 하부 배선(113)을 커버하는 제1 상부 배선(132)과, 상기 제1 상부 배선(132)의 센터로부터 연장되고, 데이터 배선(119)과 평행하게 신장된 제2 상부 배선(134)을 포함한다.
상기 상부 전극 패턴은 제6 하부 배선(116)의 일부 영역을 커버하도록 제2 상부 배선(134)의 에지 영역과 연결되어 게이트 배선과 평행하게 신장된 제3 상부 배선(236)과, 제3 상부 배선(236)과 연결되어 데이터 배선과 평행하게 신장되되 제2 하부 배선(112)의 일부 영역을 커버하는 제4 상부 배선(237)을 포함한다.
상기 상부 전극 패턴은 제4 상부 배선(237)과 연결되어 제2 하부 배선(112)과 제4 내지 제6 하부 배선(114, 115, 116)에 의해 정의되는 영역 일부를 커버하면서 제4 하부 배선(114)의 일부 영역을 커버하는 제5 상부 배선(238)을 포함한다.
이처럼, 상기 제1 상부 배선(132)은 상기 제3 하부 배선(113)을 커버하므로써, 하나의 스토리지 캐패시터(Cst)를 정의하고, 상기 제3 상부 배선(236)의 일부 영역이 상기 제6 하부 배선(116)을 커버하므로써, 다른 하나의 스토리지 캐패시터(Cst)를 정의한다. 또한, 제4 상부 배선(237) 전체와 제5 상부 배선(238)의 일측 영역이 제2 하부 배선(112) 일부 영역을 커버하므로써, 또 다른 하나의 스토리지 캐패시터(Cst)를 정의하며, 제5 상부 배선(238)의 타측 영역이 제4 하부 배선(114) 일부 영역을 커버하므로써, 또 다른 하나의 스토리지 캐패시터(Cst)를 정의한다. 즉, 상부 전극 패턴과 하부 전극 패턴이 중첩되는 면적을 조정하므로써, 단위 화소에 구비되는 스토리지 캐패시터(Cst)의 캐패시턴스 및 개구율을 조정할 수 있다.
또한, 단위 화소 내에서 하부 전극 패턴을 정의하는 다수의 하부 배선들과 상부 전극 패턴을 정의하는 다수의 상부 배선들이 직각을 이루도록 패터닝하므로써, 하부 전극 패턴과 상부 전극 패턴에 의해 정의되는 4개의 폐루프 영역에 형성된 액정층의 액정 분자들(LC)은 서로 다른 방향에서 횡전계를 인가받으므로 상기 단위 화소의 시인성을 증가시킬 수 있다.
도 5는 본 발명의 제3 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이고, 도 6은 상기한 도 7의 C-C'으로 절단한 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제3 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소는 투명 기판(105) 위에 가로 방향으로 신장된 게이트 배선(109)과 세로 방향으로 신장된 데이터 배선(119)에 의해 정의되는 영역에 형성된 스위칭 소자(TFT)와, 상기 게이트 배선(109) 형성시 형성한 하부 전극 패턴과, 상기 데이터 배선 형성시 형성한 상부 전극 패턴을 포함한다.
상기 스위칭 소자(TFT)는 상기한 도 1에서 설명한 바 그 설명을 생략한다.
상기 하부 전극 패턴은 상기 게이트 배선(109) 및 게이트 전극(110) 형성시 패터닝되어 형성되되, 서로 인접하는 데이터 배선과 데이터 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버하면서 3개의 폐곡선 영역을 정의하도록 형성된다.
구체적으로, 상기 하부 전극 패턴은 상기 게이트 전극(110)으로부터 연장된 제1 하부 배선(111)과, 자기 화소 영역에 대응하는 데이터 배선(119)과 평행하게 신장된 제2 하부 배선(112)을 포함한다.
상기 하부 전극 패턴은 상기 제1 하부 배선(111)과 제2 하부 배선(112)이 교차하는 영역으로부터 게이트 배선(109)과 평행하게 연장된 제3 하부 배선(113)과, 상기 제3 하부 배선(113)으로부터 연장되어 인접 화소 영역에 대응하는 데이터 배선과 평행하게 신장된 제4 하부 배선(114)을 포함한다.
상기 하부 전극 패턴은 상기 제2 하부 배선(112)의 에지 영역과 제4 하부 배선(114)의 에지 영역을 연결하는 제5 하부 배선(115)과, 제2 내지 제5 하부 배선(112, 113, 114, 115)에 의해 정의되는 하나의 폐곡선 영역을 두 개의 폐곡선 영역으로 분할하기 위해 제2 하부 배선(112)의 일부 영역과 제4 하부 배선(114)의 일부 영역을 연결된 제6 하부 배선(116)을 포함한다.
상기 하부 전극 패턴은 제2 내지 제4 하부 배선(112, 113, 114)과 제6 하부 배선(116)에 의해 정의되는 폐곡선 영역을 두 개의 폐곡선 영역으로 분할하기 위해 제3 하부 배선(113)의 센터와 제6 하부 배선(116)의 센터를 연결하는 제7 하부 배선(117)을 포함한다.
상기 상부 전극 패턴은 상기 데이터 배선(119), 게이트 전극(120) 및 드레인 전극(130) 형성시 패터닝되어 형성되되, 상기 하부 전극 패턴을 정의하는 일부 배선들을 커버하도록 형성된다.
구체적으로, 상기 상부 전극 패턴은 상기 드레인 전극(130)으로부터 연장되고, 게이트 배선과 평행하게 신장되되, 상기 제3 하부 배선(113)을 커버하는 제1 상부 배선(132)과, 상기 제1 상부 배선(132)의 일부 영역에서 연장되고, 데이터 배선(119)과 평행하게 신장된 제2 상부 배선(333)과, 상기 제1 상부 배선(132)의 다른 영역에서 연장되고, 데이터 배선(119)과 평행하게 신장된 제3 상부 배선(334)을 포함한다.
상기 상부 전극 패턴은 제6 하부 배선(116)의 일부 영역을 커버하도록 제2 상부 배선(333)의 에지 영역과 연결되어 게이트 배선과 평행하게 신장된 제4 상부 배선(336)과, 제4 상부 배선(336)과 연결되어 데이터 배선(119)과 평행하게 신장되되 제2 하부 배선(112)의 일부 영역을 커버하는 제5 상부 배선(337)을 포함한다.
상기 상부 전극 패턴은 제5 상부 배선(337)과 연결되어 제2 하부 배선(112)과 제4 내지 제6 하부 배선(114, 115, 116)에 의해 정의되는 영역 일부를 커버하면서 제2 하부 배선(112)의 일부 영역을 커버하는 제6 상부 배선(338)을 포함한다.
이처럼, 상기 제1 상부 배선(132)은 상기 제3 하부 배선(113)의 일부 영역을 커버하므로써, 하나의 스토리지 캐패시터(Cst)를 정의하고, 상기 제4 상부 배선(336)의 일부 영역이 상기 제6 하부 배선(116)의 일부 영역을 커버하므로써, 다른 하나의 스토리지 캐패시터(Cst)를 정의한다.
또한, 제5 상부 배선(337) 전체와 제6 상부 배선(338)의 일측 영역이 제4 하부 배선(114) 일부 영역을 커버하므로써, 또 다른 하나의 스토리지 캐패시터(Cst)를 정의하며, 제6 상부 배선(338)의 타측 영역이 제2 하부 배선(112) 일부 영역을 커버하므로써, 또 다른 하나의 스토리지 캐패시터(Cst)를 정의한다. 즉, 상부 전극 패턴과 하부 전극 패턴이 중첩되는 면적을 조정하므로써, 단위 화소에 구비되는 스토리지 캐패시터(Cst)의 캐패시턴스 및 개구율을 조정할 수 있다.
또한, 단위 화소 내에서 하부 전극 패턴을 정의하는 다수의 하부 배선들과 상부 전극 패턴을 정의하는 다수의 상부 배선들이 직각을 이루도록 패터닝하므로써, 하부 전극 패턴과 상부 전극 패턴에 의해 정의되는 6개의 폐루프 영역에 형성된 액정층의 액정 분자들(LC)은 서로 다른 방향에서 횡전계를 인가받으므로 상기 단위 화소의 시인성을 증가시킬 수 있다.
도 7은 본 발명의 제4 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소를 설명하기 위한 평면도이고, 도 8은 상기한 도 10의 D-D'으로 절단한 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 제4 실시예에 따른 IPS 모드를 채용하는 액정 표시 장치용 표시 기판의 단위 화소는 투명 기판(405) 위에 가로 방향으로 신장된 게이트 배선(409)과 세로 방향으로 신장된 데이터 배선(149)에 의해 정의되는 영역에 형성된 스위칭 소자(TFT)와, 상기 게이트 배선(409) 형성시 형성한 하부 전극 패턴과, 상기 스위칭 소자의 드레인 전극에 콘택홀(441)을 통해 연결된 상부 전극 패턴을 포함한다. 상기 상부 전극 패턴은 ITO나 IZO와 같은 도전성 재질로 이루어지는 것이 바람직하다.
상기 스위칭 소자(TFT)는 상기 게이트 배선(409)으로부터 연장된 게이트 전극(410)과, 상기 게이트 전극(410)의 일부 영역에 형성된 액티브층(416)과, 상기 데이터 배선(419)으로부터 연장된 데이터 전극(420)과, 상기 데이터 전극(420)으로부터 일정 간격 이격된 드레인 전극(430)을 포함하여, 상기 게이트 배선을 통해 스캔 신호가 전달됨에 따라 턴-온되어 상기 데이터 배선(419)을 통해 전달되는 화상 신호를 상기 드레인 전극(430)을 통해 전달한다.
상기 하부 전극 패턴은 상기 게이트 배선(409) 및 게이트 전극(410) 형성시 패터닝되어 형성되되, 서로 인접하는 데이터 배선과 데이터 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버하면서 하나의 폐곡선 영역을 정의하도록 형성된다.
구체적으로, 상기 하부 전극 패턴은 상기 게이트 전극(410)으로부터 연장된 제1 하부 배선(411)과, 자기 화소 영역에 대응하는 데이터 배선(419)과 평행하게 신장된 제2 하부 배선(412)을 포함한다.
상기 하부 전극 패턴은 상기 제1 하부 배선(411)과 제2 하부 배선(412)이 교차하는 영역으로부터 게이트 배선(409)과 평행하게 연장된 제3 하부 배선(413)과, 상기 제3 하부 배선(413)으로부터 연장되어 인접 화소 영역에 대응하는 데이터 배 선과 평행하게 신장된 제4 하부 배선(414)과, 상기 제2 하부 배선(412)의 에지 영역과 제4 하부 배선(414)의 에지 영역을 연결하는 제5 하부 배선(415)을 포함한다.
상기 상부 전극 패턴은 상기 스위칭 소자 위에 후박하게 형성된 유기절연막(444)의 일부를 개구시켜 상기 스위칭 소자의 드레인 전극(430)을 노출시킨 후 콘택홀(441)을 통해 연결된 화소 전극으로 정의되고, 상기 하부 전극 패턴을 정의하는 일부 배선들을 커버하도록 형성된다.
구체적으로, 상기 상부 전극 패턴은 상기 드레인 전극(430)과 콘택홀(441)을 통해 연결되고, 게이트 배선과 평행하게 신장되되, 상기 제3 하부 배선(413)을 커버하는 제1 상부 배선(432)과, 상기 제1 상부 배선(432)의 센터로부터 연장되고, 데이터 배선(419)과 평행하게 신장된 제2 상부 배선(434)을 포함한다.
상기 하부 전극 패턴은 상기 하부 전극 패턴이 정의하는 폐곡선 영역의 일부 영역을 커버하도록 제2 상부 배선(434)의 에지 영역과 연결되어 게이트 배선과 평행하게 신장되되, 에지 영역 양측이 제2 하부 배선(412)과 제4 하부 배선(414)을 커버하는 제3 상부 배선(436)을 포함한다.
이처럼, 상기 제1 상부 배선(432)은 상기 제3 하부 배선(413)을 커버하므로써, 하나의 스토리지 캐패시터(Cst)를 정의하고, 상기 제3 상부 배선(436)의 일측 에지 영역이 상기 제2 하부 배선(412)을 커버하므로써, 다른 하나의 스토리지 캐패시터(Cst)를 정의한다.
또한, 상기 제3 상부 배선(436)의 타측 에지 영역이 제4 하부 배선(414)을 커버하므로써 또 다른 하나의 스토리지 캐패시터(Cst)를 정의한다.
즉, 상부 전극 패턴과 하부 전극 패턴이 중첩되는 면적을 조정하므로써, 단위 화소에 구비되는 스토리지 캐패시터(Cst)의 캐패시턴스 및 개구율을 조정할 수 있다.
또한, 단위 화소 내에서 하부 전극 패턴을 정의하는 다수의 하부 배선들과 상부 전극 패턴을 정의하는 다수의 상부 배선들이 직각을 이루도록 패터닝하므로써, 하부 전극 패턴과 상부 전극 패턴에 의해 정의되는 3개의 폐루프 영역에 형성된 액정층의 액정 분자들(LC)은 서로 다른 방향에서 횡전계를 인가받으므로 상기 단위 화소의 시인성을 증가시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 횡전계를 이용하여 화상을 디스플레이하는 IPS 모드를 채용하는 액정 표시 장치에서 액정 표시 장치용 표시 기판에 하부 전극 패턴과 상부 전극 패턴 각각을 직각 형상을 갖도록 형성하므로써, 단위 화소 내부에서 액정 분자가 90도 되는 면적을 조정할 수 있고, 이에 따라 시인성을 개선할 수 있다.
즉, 4개의 방향에 대해서 액정 움직임을 시인할 수 있으므로 컬러 쉬프트가 작아 시인성을 개선할 수 있다. 또한, 로드 증가를 유발하는 데이터 배선을 둔각을 갖도록 형성할 필요가 없으므로 기존의 고저항 메탈인 크롬을 사용할 수 있어 4매 마스크로도 공정을 진행할 수 있다. 또한, 기존 I자 형상의 IPS 모드 화소 구조 대비 개구율을 증가시킬 수 있다.

Claims (6)

  1. 상부 기판과의 합체를 통해 수용되는 액정층을 이용하여 화상을 디스플레이하는 액정 표시 장치용 표시 기판에서,
    다수의 게이트 배선;
    다수의 데이터 배선;
    상기 게이트 배선으로부터 연장된 게이트 전극과, 상기 데이터 배선으로부터 연장된 소오스 전극과, 상기 소오스 전극으로부터 일정 간격 이격된 드레인 전극을 갖는 스위칭 소자;
    상기 게이트 배선으로부터 연장되어 서로 인접하는 데이터 배선과 게이트 배선에 의해 정의되는 화소 영역의 테두리 영역을 커버하도록 폐루프 영역을 형성하는 다수의 하부 배선들을 포함하는 하부 전극 패턴; 및
    상기 드레인 전극과 연결되어 상기 하부 전극 패턴의 일부 영역을 커버하고, 직각 형상을 갖도록 서로 연결되어 상기 폐루프 영역 내에서 적어도 2개의 사각 형상들을 정의하는 다수의 상부 배선들을 포함하는 상부 전극 패턴을 포함하는 액정 표시 장치용 표시 기판.
  2. 제1항에 있어서, 상기 하부 전극 패턴은 상기 폐루프 영역을 1개의 사각 형상으로 정의하는 4개의 하부 배선들을 포함하고,
    상기 상부 전극 패턴은 3개의 상부 배선들로 이루어져, 상기 사각 형상의 폐루프 영역내에서 3개의 사각 형상을 정의하되, 어느 하나의 상부 배선은 상기 하부 배선중 어느 하나와 오버랩된 것을 특징으로 하는 액정 표시 장치용 표시 기판.
  3. 제1항에 있어서, 상기 하부 전극 패턴은 상기 폐루프 영역을 2개의 사각 형상들로 정의하는 5개의 하부 배선들을 포함하고,
    상기 상부 전극 패턴은 5개의 상부 배선들로 이루어져, 상기 사각 형상의 폐루프 영역 각각에서 2개의 사각 형상을 정의하되, 어느 하나의 상부 배선은 상기 하부 배선중 어느 하나와 오버랩된 것을 특징으로 하는 액정 표시 장치용 표시 기판.
  4. 제1항에 있어서, 상기 하부 전극 패턴은 상기 폐루프 영역을 3개의 사각 형상들로 정의하는 6개의 하부 배선들을 포함하고,
    상기 상부 전극 패턴은 6개의 상부 배선들로 이루어져, 상기 사각 형상의 폐루프 영역 각각에서 2개의 사각 형상을 정의하되, 적어도 하나 이상의 상부 배선은 상기 하부 배선중 어느 하나의 배선과 일부 영역 오버랩된 것을 특징으로 하는 액정 표시 장치용 표시 기판.
  5. 제1항에 있어서, 상기 상부 전극 패턴은 상기 드레인 전극으로부터 연장된 것을 특징으로 하는 액정 표시 장치용 표시 기판.
  6. 제1항에 있어서, 상기 상부 전극 패턴은 상기 드레인 전극과 콘택홀을 통해 연결된 화소 전극인 것을 특징으로 하는 액정 표시 장치용 표시 기판.
KR1020030057805A 2003-08-21 2003-08-21 액정 표시 장치용 표시 기판 KR101041065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030057805A KR101041065B1 (ko) 2003-08-21 2003-08-21 액정 표시 장치용 표시 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030057805A KR101041065B1 (ko) 2003-08-21 2003-08-21 액정 표시 장치용 표시 기판

Publications (2)

Publication Number Publication Date
KR20050019698A KR20050019698A (ko) 2005-03-03
KR101041065B1 true KR101041065B1 (ko) 2011-06-13

Family

ID=37228913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057805A KR101041065B1 (ko) 2003-08-21 2003-08-21 액정 표시 장치용 표시 기판

Country Status (1)

Country Link
KR (1) KR101041065B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058117B1 (ko) 2010-03-22 2011-08-24 삼성모바일디스플레이주식회사 박막 증착용 마스크 어셈블리와, 이를 이용한 유기 발광 장치와, 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208130A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 液晶表示装置
KR960016796A (ko) * 1994-11-01 1996-06-17 몰딩성형된 면파스너의 후크구조
KR19990066507A (ko) * 1998-01-30 1999-08-16 김영환 액정 표시 소자
KR19990086581A (ko) * 1998-05-29 1999-12-15 김영환 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208130A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 液晶表示装置
KR960016796A (ko) * 1994-11-01 1996-06-17 몰딩성형된 면파스너의 후크구조
KR19990066507A (ko) * 1998-01-30 1999-08-16 김영환 액정 표시 소자
KR19990086581A (ko) * 1998-05-29 1999-12-15 김영환 액정표시장치

Also Published As

Publication number Publication date
KR20050019698A (ko) 2005-03-03

Similar Documents

Publication Publication Date Title
KR100603835B1 (ko) 횡전계형 액정표시장치용 어레이 기판
US8339343B2 (en) Liquid crystal display device
KR101993283B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
KR20020078148A (ko) 액정 표시 장치
KR102481378B1 (ko) 박막 트랜지스터 기판, 및 표시 장치
JP4336645B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
KR101582947B1 (ko) 액정 표시 장치
EP3477371A1 (en) Liquid crystal display pixel structure and liquid crystal display device
KR101286497B1 (ko) 시야각 조절 액정표시장치
JP2018124322A (ja) 液晶表示パネルおよび液晶表示装置
KR20040089141A (ko) 액정표시장치
KR20050058157A (ko) 횡전계형 액정표시장치
KR101784447B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101189267B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
CN201289560Y (zh) 多畴垂直取向液晶显示面板
KR20040077017A (ko) 액정 표시 장치
KR101951302B1 (ko) 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판
KR101041065B1 (ko) 액정 표시 장치용 표시 기판
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR0158649B1 (ko) 평면 구동 방식의 액정 표시 장치
CN218332236U (zh) 阵列基板及显示面板
KR20140084605A (ko) 액정표시장치 및 그 제조방법
KR20120058231A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US20240036417A1 (en) Display panel and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 9