KR19990065383A - Metal wiring structure of semiconductor device - Google Patents
Metal wiring structure of semiconductor device Download PDFInfo
- Publication number
- KR19990065383A KR19990065383A KR1019980000653A KR19980000653A KR19990065383A KR 19990065383 A KR19990065383 A KR 19990065383A KR 1019980000653 A KR1019980000653 A KR 1019980000653A KR 19980000653 A KR19980000653 A KR 19980000653A KR 19990065383 A KR19990065383 A KR 19990065383A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- tab
- metal wiring
- contact
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 금속 배선 구조가 개시되어 있다. 상기 장치는 동일한 선폭과 동일한 간격으로 배열되는 다수의 금속 배선들; 및 상기 금속 배선의 수직 방향으로 동일 선상에 위치하는 다수의 금속 콘택들을 구비하며, 상기 금속 콘택들은 그 위를 지나가는 금속 배선의 중심선으로부터 금속 콘택을 지나가지 않는 금속 배선의 방향으로 이동되어 형성된다. 금속 콘택과 금속 배선 간의 오버랩 마진을 확보하기 위하여 형성하는 TAB에 의해 발생하는 금속 배선 브리지를 개선할 수 있다.A metal wiring structure of a semiconductor device is disclosed. The apparatus includes a plurality of metal wires arranged at the same line width and at equal intervals; And a plurality of metal contacts positioned on the same line in a vertical direction of the metal wire, wherein the metal contacts are formed by moving in a direction of the metal wire not passing through the metal contact from a center line of the metal wire passing therethrough. The metal wiring bridge generated by the TAB formed to secure the overlap margin between the metal contact and the metal wiring can be improved.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 금속 콘택과 금속 배선 간의 오버랩 마진을 확보하기 위하여 형성하는 TAB에 의해 발생하는 금속 배선 브리지(metal line bridge) 문제를 개선할 수 있는 반도체 장치의 금속 배선 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a metal of a semiconductor device which can improve a metal line bridge problem caused by a TAB formed to secure overlap margin between a metal contact and a metal wiring. It relates to a wiring structure.
반도체 장치가 고집적화 및 고속화됨에 따라, 미세 패턴의 형성이 요구되고 있으며 금속 배선의 폭(width) 뿐만 아니라 금속 배선과 금속 배선 사이의 간격(space)도 현저하게 감소하고 있다. 따라서, 금속 배선의 폭이 감소함에 따라 금속 콘택과 금속 배선이 오버랩되지 못하는 문제를 방지하기 위하여, 상기 금속 콘택이 형성된 위치에서 금속 배선에 TAB를 형성하여 금속 콘택과 금속 배선을 오버랩시키는 방법이 주로 사용되고 있다. 즉, 금속 배선을 패터닝할 때 금속 콘택의 위치에서 상기 금속 배선의 폭을 넓게 만들어 TAB을 형성함으로써, 상기 TAB이 금속 콘택을 완전히 커버하도록 한다. 따라서, 상기 TAB에 의해 금속 배선과 금속 콘택 간의 오버랩 마진을 확보할 수 있게 된다.As semiconductor devices become more integrated and faster, the formation of fine patterns is required, and not only the width of the metal wiring but also the space between the metal wiring and the metal wiring is significantly reduced. Therefore, in order to prevent the metal contact and the metal wiring from overlapping as the width of the metal wiring decreases, a method of overlapping the metal contact and the metal wiring by forming a TAB in the metal wiring at the position where the metal contact is formed is mainly performed. It is used. That is, when the metal wiring is patterned, the width of the metal wiring is widened at the position of the metal contact to form the TAB so that the TAB completely covers the metal contact. Therefore, the overlap margin between the metal wiring and the metal contact can be secured by the TAB.
도 1은 종래의 TAB을 갖는 반도체 장치의 금속 배선 구조를 도시한 평면도이다.1 is a plan view showing a metal wiring structure of a semiconductor device having a conventional TAB.
도 1을 참조하면, 인접한 네 개의 금속 배선, 즉 제1, 제2, 제3 및 제4 금속 배선(12, 14, 16, 18)이 동일한 선폭과 동일한 간격으로 위치하고 가운데에 있는 두 개의 금속 배선, 즉 제2 및 제3 금속 배선(14, 16)이 대응되는 제1 및 제2 금속 콘택(10, 11) 위를 지나간다. 이때, 상기 제2 및 제3 금속 배선(14, 16)의 중심은 대응되는 제1 및 제2 금속 콘택(10, 11)의 중심과 동일한 위치에 놓이며, 상기 제1 및 제2 금속 콘택(10, 11)들은 금속 배선의 수직 방향으로 동일 선상에 인접하여 형성된다.Referring to FIG. 1, four adjacent metal wires, that is, the first, second, third and fourth metal wires 12, 14, 16, and 18, are located at the same line width and at the same interval, and two metal wires in the center. That is, the second and third metal wires 14 and 16 pass over the corresponding first and second metal contacts 10 and 11. In this case, the centers of the second and third metal wires 14 and 16 are positioned at the same positions as the centers of the corresponding first and second metal contacts 10 and 11, and the first and second metal contacts ( 10 and 11 are formed adjacent to the same line in the vertical direction of the metal wiring.
그리고, 상기 제1 및 제2 금속 콘택(10, 11)이 형성된 위치에 금속 배선과 금속 콘택 간의 오버랩을 위한 제1 TAB(14a, 14b)과 제2 TAB(15a, 15b)이 형성된다. 여기서, 제1 금속 배선(12)과 제1 TAB(14a) 간의 거리(a)와 제4 금속 배선(18)과 제2 TAB(16a) 간의 거리(c)가 동일하다.In addition, first TABs 14a and 14b and second TABs 15a and 15b for overlapping the metal wires and the metal contacts are formed at positions where the first and second metal contacts 10 and 11 are formed. Here, the distance a between the first metal wiring 12 and the first TAB 14a and the distance c between the fourth metal wiring 18 and the second TAB 16a are equal.
그러나, 상술한 종래의 금속 배선 구조에 의하면, 제2 금속 배선(14)에 위치한 제1 TAB(14b)과 제3 금속 배선(16)에 위치한 제2 TAB(15b) 사이의 거리(b)가 상기 제1 금속 배선(12)과 제1 TAB(14a) 간의 거리(a) 및 제4 금속 배선(18)과 제2 TAB(16a) 간의 거리(c)보다 상대적으로 작아지게 된다. 따라서, 제2 및 제3 금속 배선(14, 16)에 각각 위치한 제1 TAB(14b)과 제2 TAB(16b) 사이에 브리지가 발생된다.However, according to the conventional metal wiring structure described above, the distance b between the first TAB 14b located in the second metal wiring 14 and the second TAB 15b located in the third metal wiring 16 is The distance a between the first metal wire 12 and the first TAB 14a and the distance c between the fourth metal wire 18 and the second TAB 16a are relatively smaller. Accordingly, a bridge is generated between the first TAB 14b and the second TAB 16b respectively positioned on the second and third metal wires 14 and 16.
본 발명은 상술한 종래 방법의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 금속 콘택과 금속 배선 간의 오버랩 마진을 확보하기 위하여 형성하는 TAB에 의해 발생하는 금속 배선 브리지를 개선할 수 있는 반도체 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the conventional method described above, and an object of the present invention is to improve a metal wiring bridge generated by a TAB formed to secure an overlap margin between the metal contact and the metal wiring. To provide a device.
도 1은 종래 방법에 의한 반도체 장치의 금속 배선 구조를 도시한 평면도이다.1 is a plan view showing a metal wiring structure of a semiconductor device by a conventional method.
도 2는 본 발명에 의한 반도체 장치의 금속 배선 구조를 도시한 평면도이다.2 is a plan view showing a metal wiring structure of the semiconductor device according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
100 : 금속 콘택 102, 104, 106, 108 : 금속 배선100: metal contact 102, 104, 106, 108: metal wiring
104a, 104b, 106a, 106b : TAB104a, 104b, 106a, 106b: TAB
상기 목적을 달성하기 위하여 본 발명은, 동일한 선폭과 동일한 간격으로 배열되는 다수의 금속 배선들; 및 상기 금속 배선의 수직 방향으로 동일 선상에 위치하는 다수의 금속 콘택들을 구비하며, 상기 금속 콘택들은 그 위를 지나가는 금속 배선의 중심선으로부터 금속 콘택을 지나가지 않는 금속 배선의 방향으로 이동되어 형성된 것을 특징으로 하는 반도체 장치를 제공한다.In order to achieve the above object, the present invention, a plurality of metal wires are arranged at the same line width and the same interval; And a plurality of metal contacts positioned on the same line in a vertical direction of the metal wire, wherein the metal contacts are formed by moving in a direction of the metal wire not passing through the metal contact from a center line of the metal wire passing therethrough. A semiconductor device is provided.
바람직하게는, 금속 콘택의 위치에서 인접한 금속 배선들 사이의 간격이 동일한 크기를 갖는다.Preferably, the spacing between adjacent metal wires at the position of the metal contact has the same size.
바람직하게는, 상기 금속 콘택의 위를 지나가는 금속 배선은 상기 금속 콘택을 커버하도록 형성된 TAB을 더 구비한다. 이때, 금속 콘택을 지나가지 않는 금속 배선과 금속 콘택을 지나가는 금속 배선의 TAB 사이의 간격 및 TAB과 TAB 사이의 간격이 서로 동일하다.Preferably, the metal wire passing over the metal contact further includes a TAB formed to cover the metal contact. At this time, the distance between the TAB of the metal wire not passing through the metal contact and the metal wire passing through the metal contact and the distance between the TAB and TAB are equal to each other.
상술한 바와 같이 본 발명에 의하면, 금속 콘택의 중심과 금속 배선의 중심을 일치시키지 않고 상기 금속 콘택의 중심을 금속 콘택을 지나가지 않는 금속 배선의 방향으로 이동시킴으로써, 금속 콘택의 위치에서 인접한 금속 배선들 사이의 간격이 동일한 크기를 갖도록 한다. 따라서, 금속 콘택과 금속 배선 간의 오버랩 마진을 확보하기 위하여 형성하는 TAB에 의해 발생하는 금속 배선 브리지를 개선할 수 있다.As described above, according to the present invention, the metal wiring adjacent to the position of the metal contact is moved by moving the center of the metal contact in the direction of the metal wiring not passing through the metal contact without matching the center of the metal contact with the center of the metal wiring. Make sure that the space between them is the same size. Therefore, the metal wiring bridge generated by the TAB formed to secure the overlap margin between the metal contact and the metal wiring can be improved.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 반도체 장치의 금속 배선 구조를 도시한 평면도이다.2 is a plan view showing a metal wiring structure of the semiconductor device according to the present invention.
도 2를 참조하면, 인접한 네 개의 금속 배선, 즉 제1, 제2, 제3 및 제4 금속 배선(102, 104, 106, 108)이 동일한 선폭과 동일한 간격으로 배열되고, 가운데에 있는 두 개의 금속 배선, 즉 제2 및 제3 금속 배선(104, 106)이 대응되는 제1 및 제2 금속 콘택(100, 101) 위를 지나간다. 상기 제1 및 제2 금속 콘택(100, 101)들은 금속 배선의 수직 방향으로 동일 선상에 인접하여 형성된다.Referring to FIG. 2, four adjacent metal wires, that is, the first, second, third and fourth metal wires 102, 104, 106 and 108, are arranged at the same line width and the same distance, and the two in the middle The metal wires, ie the second and third metal wires 104, 106, pass over the corresponding first and second metal contacts 100, 101. The first and second metal contacts 100 and 101 are formed adjacent to the same line in the vertical direction of the metal wire.
상기 제1 금속 콘택(100)은 그 중심이 그 위를 지나가는 제2 금속 배선(104)의 중심과 일치하지 않으며 인접한 제1 금속 배선(102), 즉 금속 콘택을 지나가지 않는 제1 금속 배선(102)의 방향으로 이동되어 형성된다. 또한, 상기 제2 금속 콘택(101)은 그 중심이 그 위를 지나가는 제3 금속 배선(106)의 중심과 일치하지 않으며 인접한 제4 금속 배선(108), 즉 금속 콘택을 지나가지 않는 제4 금속 배선(108)의 방향으로 이동되어 형성된다.The first metal contact 100 does not coincide with the center of the second metal wire 104 passing thereon and does not pass through the adjacent first metal wire 102, ie, the metal contact. It is moved in the direction of 102 is formed. In addition, the second metal contact 101 is a fourth metal whose center does not coincide with the center of the third metal wire 106 passing therethrough and does not pass through the adjacent fourth metal wire 108, that is, the metal contact. It is formed by moving in the direction of the wiring 108.
그리고, 상기 제1 금속 콘택(100)의 위를 지나가는 제2 금속 배선(104)에는 상기 제1 금속 콘택(100)을 완전히 커버하도록 제1 TAB(104a, 104b)이 형성되며, 상기 제2 금속 콘택(101)의 위를 지나가는 제3 금속 배선(106)에는 상기 제2 금속 콘택(101)을 완전히 커버하도록 제2 TAB(106a, 106b)이 형성된다.In addition, first TABs 104a and 104b are formed in the second metal wire 104 passing over the first metal contact 100 so as to completely cover the first metal contact 100. Second TABs 106a and 106b are formed in the third metal wire 106 passing over the contact 101 to completely cover the second metal contact 101.
따라서, 제1 금속 배선(102)과 제1 TAB(104a) 사이의 거리(e), 제1 TAB(104b)과 제2 TAB(106b) 사이의 거리(f) 및 제4 금속 배선(108)과 제2 TAB(106a) 간의 거리(g)가 동일해지므로, 제2 및 제3 금속 배선(104, 106)에 각각 위치한 제1 TAB(104b)과 제2 TAB(106b) 사이의 브리지가 개선된다.Thus, the distance e between the first metal wiring 102 and the first TAB 104a, the distance f between the first TAB 104b and the second TAB 106b, and the fourth metal wiring 108 Since the distance g between the second TAB 106a becomes the same, the bridge between the first TAB 104b and the second TAB 106b respectively positioned on the second and third metal wires 104 and 106 is improved. do.
상술한 바와 같이 본 발명에 의하면, 금속 콘택의 중심과 금속 배선의 중심을 일치시키지 않고 상기 금속 콘택의 중심을 금속 콘택을 지나가지 않는 금속 배선의 방향으로 이동시킴으로써, 금속 콘택의 위치에서 인접한 금속 배선들 사이의 간격이 동일한 크기를 갖도록 한다. 따라서, 금속 콘택과 금속 배선 간의 오버랩 마진을 확보하기 위하여 형성하는 TAB에 의해 발생하는 금속 배선 브리지를 개선할 수 있다.As described above, according to the present invention, the metal wiring adjacent to the position of the metal contact is moved by moving the center of the metal contact in the direction of the metal wiring not passing through the metal contact without matching the center of the metal contact with the center of the metal wiring. Make sure that the space between them is the same size. Therefore, the metal wiring bridge generated by the TAB formed to secure the overlap margin between the metal contact and the metal wiring can be improved.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980000653A KR19990065383A (en) | 1998-01-13 | 1998-01-13 | Metal wiring structure of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980000653A KR19990065383A (en) | 1998-01-13 | 1998-01-13 | Metal wiring structure of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990065383A true KR19990065383A (en) | 1999-08-05 |
Family
ID=65728550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980000653A KR19990065383A (en) | 1998-01-13 | 1998-01-13 | Metal wiring structure of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990065383A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100824200B1 (en) | 2006-09-29 | 2008-04-21 | 주식회사 하이닉스반도체 | Metal layer of semiconductor device |
-
1998
- 1998-01-13 KR KR1019980000653A patent/KR19990065383A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100824200B1 (en) | 2006-09-29 | 2008-04-21 | 주식회사 하이닉스반도체 | Metal layer of semiconductor device |
US7495340B2 (en) | 2006-09-29 | 2009-02-24 | Hynix Semiconductor Inc. | Metal layer structure of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970077744A (en) | Thin film transistor and manufacturing method thereof | |
KR940027109A (en) | Semiconductor device and manufacturing method thereof | |
JPH05175337A (en) | Conductor path arrangement of vlsi circuit | |
KR980005302A (en) | Contact mask for semiconductor device manufacturing | |
JP3708037B2 (en) | Semiconductor device | |
JPS63318141A (en) | Semiconductor device | |
KR19990065383A (en) | Metal wiring structure of semiconductor device | |
US6246080B1 (en) | Semiconductor device having bent gate electrode and process for production thereof | |
KR930006917A (en) | Metal wiring structure of semiconductor device | |
US6323526B1 (en) | Semiconductor integrated circuit | |
KR0125307B1 (en) | Dummy patterning method of semiconductor device | |
KR100303799B1 (en) | Mask pattern for semiconductor device | |
KR930007752B1 (en) | Connection apparatus and method of semiconductor device | |
JP2529342B2 (en) | Channel wiring method | |
KR100326807B1 (en) | Semiconductor device | |
KR100273289B1 (en) | Active structure of semiconductor device | |
JPH01179343A (en) | Semiconductor integrated circuit device | |
KR20010104069A (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
KR100252756B1 (en) | Overlap margin method for semiconductor device design method | |
KR100243265B1 (en) | Semiconductor Chip having Clock Line | |
KR19980039625A (en) | Pattern structure of semiconductor device | |
JPH0245224B2 (en) | ||
JPH04196461A (en) | Semiconductor integrated circuit | |
JPS60160140A (en) | Semiconductor device | |
KR970018517A (en) | MOS transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |