KR19990061787A

KR19990061787A - Leadframes for Integrated Circuits

Info

Publication number: KR19990061787A
Application number: KR1019970082077A
Authority: KR
Inventors: 이규한; 박세철
Original assignee: 유무성; 삼성항공산업 주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 1999-07-26

Abstract

본 발명은 집적회로용 리드프레임에 관한 것으로서, 상세하게는 리드프레임을 확실하게 납땜하기 위하여, 전도성이 우수한 금속기판과, 금속기판의 표면에 형성된 니켈 또는 니켈 합금으로 제1도금층과, 제1도금층의 표면에 형성된 Sn-Ag 로 된 제2도금층 및 제2도금층의 표면에 형성되어 그 제2도금층이 산화되는 것을 방지하는 산화방지층을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for an integrated circuit, and in particular, in order to reliably solder the lead frame, a metal substrate having excellent conductivity, a first plating layer and a first plating layer made of nickel or a nickel alloy formed on the surface of the metal substrate. And an anti-oxidation layer formed on the surface of the second plating layer of Sn-Ag formed on the surface of the second plating layer and preventing the second plating layer from being oxidized.

Description

Leadframes for Integrated Circuits

본 발명은 집적회로용 리드프레임에 관한 것으로서, 상세하게는 납땜성이 향상되며 산화를 방지할 수 있도록 도금층의 구조가 개선된 집적회로용 리드프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit lead frame, and more particularly, to an integrated circuit lead frame having improved structure of a plating layer to prevent soldering and to prevent oxidation.

집적회로용 리드프레임(lead frame)은 반도체 칩(chip)과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead) 역할과 반도체 칩을 지지해 주는 지지체 역할을 한다. 이러한 집적회로용 리드프레임은 반도체 칩의 고밀도화, 고집적화 및 기판 실장의 방법 등에 따라 다양한 형상으로 제작된다.A lead frame for an integrated circuit is one of the core components of a semiconductor package together with a semiconductor chip, and serves as a lead connecting the inside and the outside of the semiconductor package and a support for supporting the semiconductor chip. Play a role. Such an integrated circuit lead frame is manufactured in various shapes according to a method of increasing density, high integration, and substrate mounting of a semiconductor chip.

도 1은 통상적인 집적회로용 리드프레임의 단면구조를 도시한 도면이고, 도 2는 도 1의 리드프레임에서, 파라듐이 솔더에 확산되는 과정을 도시한 도면이며, 도3은, 도 1의 집적회로용 리드프레임에 있어서, 니켈도금층이 파라듐이 확산된 솔더와 계면접합된 것을 도시한 도면이다. 도시한 바와 같이, 통상적인 집적회로용 리드프레임(10)은, 금속기판(11)의 표면에 형성된 니켈도금층(Ni, 12)층과, 니켈도금층(12)의 표면에 형성된 파라듐도금층(Pd, 13)이 순차적으로 적층된 구조를 가지고 있다. 이러한 리드프레임(10)은 기판(1)에 마련된 금속패턴(1a)에 납땜에 의해 실장된다. 여기에서, 상기 파라듐도금층(13)은 납땜시 솔더(Pb-Sn, 2)에 확산되면서 니켈도금층(12)을 솔더(2)에 노출시키고 이에 따라 니켈도금층(12)과 금속패턴(1a)은 납땜되는 것이다. 이러한 파라듐도금층(13)은 또한 니켈도금층(12)이 산화되지 않도록 한다.1 is a view showing a cross-sectional structure of a conventional lead frame for an integrated circuit, FIG. 2 is a view illustrating a process in which palladium is diffused into a solder in the lead frame of FIG. 1, and FIG. In a lead frame for an integrated circuit, it is a diagram showing that the nickel plating layer is interfacially bonded with a solder in which palladium is diffused. As shown in the drawing, a typical integrated circuit lead frame 10 includes a nickel plating layer (Ni, 12) formed on the surface of the metal substrate 11 and a palladium plating layer Pd formed on the surface of the nickel plating layer 12. , 13) has a stacked structure sequentially. The lead frame 10 is mounted by soldering to the metal pattern 1a provided on the substrate 1. Here, the paradium plating layer 13 diffuses into the solder (Pb-Sn, 2) during soldering, exposing the nickel plating layer 12 to the solder (2), and thus the nickel plating layer 12 and the metal pattern (1a) Is to be soldered. This palladium plating layer 13 also prevents the nickel plating layer 12 from being oxidized.

이와 같은 구조의 리드프레임에 있어서, 고온을 이용한 납땜시, 도 2에 도시한 바와 같이, 파라듐도금층(13)은 고용되어 액체상태의 솔더(2)로 확산되고, 이후 도 3에 도시한 바와 같이 니켈도금층(12)은 파라듐이 확산된 솔더(2a)에 계면접합된다.In the lead frame having such a structure, when soldering at a high temperature, as shown in FIG. 2, the paradium plating layer 13 is dissolved and diffused into the liquid solder 2, and as shown in FIG. 3. Likewise, the nickel plating layer 12 is interfacially bonded to the solder 2a in which palladium is diffused.

그런데, 상기와 같은 리드프레임에서, 파라듐도금층의 두께를 정확히 맞추어야 한다. 만약 파라듐도금층이 너무 두꺼워서 솔더로 완전히 확산되지 않으며, 확산되지 않고 잔재하는 파라듐도금층에 의해 니켈도금층이 솔더와 계면접합되지 않는다.By the way, in the lead frame as described above, the thickness of the palladium plating layer should be exactly matched. If the palladium plated layer is too thick, it does not diffuse completely into the solder, and the nickel plated layer does not interface with the solder by the non-diffused paradium plated layer.

만약 파라듐도금층이 너무 얇으면 파라듐도금층에 결함이 생기기 쉽고, 결함이 생기면 니켈도금층이 외부에 노출되면서 산화되어, 납땜시 솔더와 계면접합이 이루어지지 않는다. 이는 금속패턴과의 실장이 잘 되지 않는다는 것을 의미한다.If the palladium plated layer is too thin, defects easily occur in the palladium plated layer. If the palladium plated layer is defective, the nickel plated layer is exposed to the outside and oxidized, so that the solder and the interfacial junction are not formed. This means that the metal pattern is not mounted well.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 적층구조 및 물성이 개선된 도금층을 구비하여 납땜성을 향상시키고 산화를 방지할 수 있는 집적회로용 리드프레임을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and has an object to provide a lead frame for an integrated circuit capable of improving solderability and preventing oxidation by providing a plating layer having an improved laminated structure and physical properties.

도 1은 통상적인 집적회로용 리드프레임의 단면구조를 도시한 도면,1 is a cross-sectional view of a conventional lead frame for an integrated circuit;

도 2는 도 1의 리드프레임에서, 파라듐이 솔더에 확산되는 과정을 도시한 도면,2 is a view illustrating a process of diffusing palladium into solder in the lead frame of FIG. 1;

도 3은, 도 1의 집적회로용 리드프레임에 있어서, 니켈도금층이 파라듐이 확산된 솔더와 계면접합된 것을 도시한 도면,3 is a view showing that in the lead frame for the integrated circuit of FIG. 1, the nickel plating layer is interfacially bonded with a solder in which palladium is diffused;

도 4는 본 발명의 집적회로용 리드프레임의 단면구조를 도시한 도면,4 is a cross-sectional view of a lead frame for an integrated circuit of the present invention;

도 5는 도 4의 리드프레임에서, 파라듐이 솔더에 확산되는 과정을 도시한 도면,5 is a view illustrating a process of diffusing palladium into solder in the leadframe of FIG. 4;

도 6은, 도 4의 집적회로용 리드프레임에 있어서, 제1도금층이 파라듐 및 Sn-Ag가 확산된 솔더와 계면접합된 것을 도시한 도면,FIG. 6 is a view showing that in the lead frame for the integrated circuit of FIG. 4, the first plating layer is interfacially bonded with solder in which palladium and Sn-Ag are diffused.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1 ... 기판 2 ... 솔더1 ... Substrate 2 ... Solder

2a ... 파라듐 및 Sn-Ag 가 확산된 솔더2a ... Palladium and Sn-Ag Diffused Solder

100 ... 리드프레임 111 ... 금속기판100 ... Leadframe 111 ... Metal substrate

112 ... 제1도금층 113 ... 제2도금층112 ... First Plating Layer 113 ... Second Plating Layer

114 ... 산화방지층114 ... antioxidant layer

상기와 같은 목적을 달성하기 위해 본 발명인 집적회로용 리드프레임은, 전도성이 우수한 금속기판; 상기 금속기판의 표면에 형성된 니켈 또는 니켈 합금으로 제1도금층; 상기 제1도금층의 표면에 형성된 Sn-Ag 로 된 제2도금층;및 상기 제2도금층의 표면에 형성되어 그 제2도금층이 산화되는 것을 방지하기 위한 산화방지층;을 포함한다.In order to achieve the above object, an integrated circuit lead frame of the present invention includes a metal substrate having excellent conductivity; A first plating layer made of nickel or a nickel alloy formed on a surface of the metal substrate; And a second plating layer made of Sn-Ag formed on the surface of the first plating layer; and an antioxidant layer formed on the surface of the second plating layer to prevent the second plating layer from being oxidized.

본 발명에 있어서, 상기 산화방지층은 파라듐, 금, 은중 선택된 어느 하나인 것이 바람직하다. 이때, 상기 산화방지층의 두께는 2㎛ 이하로 하는 것이 또한 바람직하다.In the present invention, the antioxidant layer is preferably any one selected from palladium, gold, silver. At this time, it is also preferable that the thickness of the said antioxidant layer is 2 micrometers or less.

다음 본 발명에 따른 집적회로용 리드프레임의 바람직한 일 실시예를 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of an integrated circuit lead frame according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 집적회로용 리드프레임의 단면구조를 도시한 도면이고, 도 5는 도 4의 리드프레임에서, 파라듐이 솔더에 확산되는 과정을 도시한 도면이며, 도 6은, 도 4의 집적회로용 리드프레임에 있어서, 제1도금층이 파라듐 및 Sn-Ag가 확산된 솔더와 계면접합된 것을 도시한 도면이다. 도시한 바와 같이, 본 발명의 집적회로용 리드프레임(100)은, 전도성이 우수한 금속기판(111)의 표면에 니켈 또는 니켈 합금으로 된 제1도금층(112)과, Sn-Ag 로 된 제2도금층(113)과, 제2도금층(113)이 산화되는 것을 방지하기 위한 산화방지층(114)이 순차적으로 적층되는 구조로 되어 있다.4 is a view showing a cross-sectional structure of a lead frame for an integrated circuit of the present invention, FIG. 5 is a view showing a process in which palladium is diffused into solder in the lead frame of FIG. 4, and FIG. 6 is FIG. 4. In a lead frame for an integrated circuit, the first plating layer is an interface bonded with a solder in which palladium and Sn-Ag are diffused. As illustrated, the integrated circuit lead frame 100 of the present invention includes a first plating layer 112 made of nickel or a nickel alloy on the surface of the metal substrate 111 having excellent conductivity, and a second made of Sn-Ag. The plating layer 113 and the antioxidant layer 114 for preventing the second plating layer 113 from being oxidized are laminated in this order.

상기 금속기판(111)의 재질은 예컨대, 구리와 구리합금 및 니켈합금 등이 이용될 수 있다. 그리고, 이 금속기판의 두께는 대략 0.1㎜ 내지 3㎜의 범위로 형성되는 것이 바람직하다.For example, copper, a copper alloy, a nickel alloy, or the like may be used as the material of the metal substrate 111. And, the thickness of the metal substrate is preferably formed in the range of approximately 0.1mm to 3mm.

상기 제1도금층(112)은, 고온을 이용한 납땜시 금속기판(111)에서의 구리 및 철과 같은 금속이 제2도금층(113)으로 확산되는 것을 방지한다.The first plating layer 112 prevents diffusion of metals such as copper and iron from the metal substrate 111 into the second plating layer 113 during soldering using high temperature.

상기 제2도금층(113)을 이루는 Sn-Ag 는 납(Pb)보다 용해속도가 더 빠른 물질로서, 납땜시 솔더(2, Pb-Sn)와 용이하게 확산된다.Sn-Ag constituting the second plating layer 113 is a material having a faster dissolution rate than lead (Pb), and is easily diffused with the solders 2 and Pb-Sn during soldering.

상기 산화방지층(114)은, 제2도금층(113)이 산화되는 것을 방지하기 위하여 채용된 것으로서, 납, 은, 금, 파라듐중 선택된 어느 하나로 되어 있다. 그 두께는 2㎛ 이하로 하는 것이 바람직하며, 상술한 제1도금층(112)이나 제2도금층(113)보다 얇게 형성된다. 이는, 납땜시 솔더(2)에 완전히 용해되도록 하기 위해서이다.The anti-oxidation layer 114 is employed to prevent the second plating layer 113 from being oxidized, and is selected from lead, silver, gold, and palladium. It is preferable that the thickness be 2 micrometers or less, and it is formed thinner than the 1st plating layer 112 and the 2nd plating layer 113 mentioned above. This is to ensure complete dissolution in the solder 2 during soldering.

이러한 리드프레임(100)은, 납땜시, 도 5에 도시한 바와 같이, 두께가 도금층보다 상대적으로 얇은 산화방지층(114)이 용해되면서 솔더로 확산되어 진다. 다음, 산화방지층(114)의 하부층이 제2도금층(113)이 솔더(2)로 확산되면서 제1도금층(112)을 솔더에 노출시킨다. 그러면, 도 6에 도시한 바와 같이, 산화방지층 및 제1도금층의 소재가 확산된 솔더(2a)에 제1도금층(112)은 계면접합된다. 이때, 상기 제2도금층(113)은 Sn-Ag 으로 형성되므로 솔더(2)에 용이하게 확산되어 제1도금층(112)과 솔더(2a)와의 밀착성이 향상시키고, 제1도금층(112)은 내부식성을 향상시킨다.When the lead frame 100 is soldered, as shown in FIG. 5, the anti-oxidation layer 114 having a thickness that is relatively thinner than that of the plating layer is diffused into the solder. Next, as the lower layer of the antioxidant layer 114 diffuses the second plating layer 113 into the solder 2, the first plating layer 112 is exposed to the solder. Then, as illustrated in FIG. 6, the first plating layer 112 is interfacially bonded to the solder 2a in which the materials of the antioxidant layer and the first plating layer are diffused. At this time, since the second plating layer 113 is formed of Sn-Ag, it is easily diffused into the solder 2 to improve the adhesion between the first plating layer 112 and the solder 2a, and the first plating layer 112 may be Improves corrosiveness

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible.

상술한 바와 같이, 본 발명에 따른 집적회로용 리드프레임은, 니켈 또는 니켈 합금으로 된 제1도금층의 표면에 솔더에 대해 확산성이 우수한 Sn-Ag 로 된 제2도금층과 제2도금층이 산화되는 것을 방지하는 얇은 두께의 산화방지층이 순차적으로 적층되어 있으므로, 납땜시 파라듐 및 Sn-Ag 이 솔더에 순식간에 확산되어 제1도금층을 솔더에 확실하게 계면접합하게 된다.As described above, in the lead frame for an integrated circuit according to the present invention, the second plating layer and the second plating layer of Sn-Ag having excellent diffusibility with respect to solder are oxidized on the surface of the first plating layer of nickel or nickel alloy. Since the anti-oxidation layers having a thin thickness are sequentially stacked, palladium and Sn-Ag diffuse rapidly in the solder, thereby reliably interfacing the first plating layer to the solder.

또한, 상기한 산화방지층의 두께를 얇게 하여 손상되어도 제2도금층이 제1도금층의 산화를 방지하므로, 납땜시 제1도금층이 솔더에 확실하게 계면접합된다.In addition, since the second plating layer prevents oxidation of the first plating layer even when the thickness of the above-described antioxidant layer is thinned and damaged, the first plating layer is reliably interface bonded to the solder during soldering.

Claims

Metal substrates having excellent conductivity;

A first plating layer made of nickel or a nickel alloy formed on a surface of the metal substrate;

A second plating layer of Sn-Ag formed on the surface of the first plating layer; and

And an anti-oxidation layer formed on the surface of the second plating layer to prevent the second plating layer from being oxidized.

The lead frame of claim 1, wherein the anti-oxidation layer is any one selected from palladium, gold, and silver.

The method of claim 1.

The thickness of the antioxidant layer is an integrated circuit lead frame, characterized in that 2㎛ or less.