KR19990057891A

KR19990057891A - Stack contact formation method of semiconductor device

Info

Publication number: KR19990057891A
Application number: KR1019970077970A
Authority: KR
Inventors: 이동현; 박창현
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-30
Filing date: 1997-12-30
Publication date: 1999-07-15
Also published as: KR100278274B1

Abstract

본 발명은 반도체 제조 분야에 관한 것으로, 특히 다층화된 반도체 장치의 수직 배선 공정에 관한 것이며, 더 자세히는 스택 콘택(stack contact) 공정에 관한 것이다. 본 발명은 버퍼층에의 콘택을 위한 마스크 공정시 오정렬에 의한 콘택 면적의 감소를 완화시키고 과도 식각시의 절연 손실을 감소시키는 반도체 장치의 스택 콘택 형성방법을 제공하는데 그 목적이 있다. 본 발명은 제1 콘택홀에 플러그를 형성하고, 그 주위의 절연막을 에치백하여 플러그를 양각화한 상태에서 식각 정지막 및 층간절연막 증착 그리고, 제2 콘택홀 식각 및 콘택 매립 공정을 진행함으로써 제2 콘택홀의 오정렬이 발생하더라도 플러그의 측면을 콘택 면적에 포함시키며, 식각 정지막의 사용으로 과도 식각에 의한 절연막 손실을 방지할 수 있다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to a vertical wiring process of a multilayered semiconductor device, and more particularly, to a stack contact process. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a stack contact of a semiconductor device, which reduces a contact area due to misalignment during a mask process for contacting a buffer layer and reduces insulation loss during excessive etching. The present invention provides a method of forming a plug in a first contact hole, etching back an insulating film around the same, and depositing an etch stop layer and an interlayer insulating film in a state where the plug is embossed, and performing a second contact hole etching and contact filling process. 2 Even if the contact hole is misaligned, the side surface of the plug is included in the contact area, and the use of an etch stop film can prevent the loss of the insulating film due to the over etching.

Description

Stack contact formation method of semiconductor device

본 발명은 반도체 제조 분야에 관한 것으로, 특히 다층화된 반도체 장치의 수직 배선 공정에 관한 것이며, 더 자세히는 스택 콘택(stack contact) 공정에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to a vertical wiring process of a multilayered semiconductor device, and more particularly, to a stack contact process.

반도체 장치의 고집적화에 따라 그를 구성하는 각종 패턴의 미세화가 수반되고 있다. 이에 따라, 층간의 수직 배선을 위한 콘택홀의 단차비(aspect ratio)가 높아지고 있어 콘택 공정이 점점 더 어려워지고 있다.BACKGROUND ART With the higher integration of semiconductor devices, miniaturization of various patterns constituting the semiconductor devices is accompanied. Accordingly, the aspect ratio of the contact holes for vertical interconnection between layers is increasing, making contact processes increasingly difficult.

이와 같은 콘택홀의 높은 단차를 극복하기 위해서 첨부된 도면 도 1에 도시된 바와 같은 스택 콘택 구조가 제안되었다.In order to overcome such a high level of contact holes, a stack contact structure as shown in FIG. 1 is proposed.

그 형성 공정은 우선, 실리콘 기판(10) 상에 소정의 하부층 공정을 진행한 다음, 그 상부에 층간절연막(11)을 증착하고, 이를 선택 식각하여 제1 콘택홀을 형성한다. 이어서, 텅스텐막 등의 전도막으로 버퍼(buffer)층(12)을 형성하고, 층간절연막(13)을 증착한 후 이를 선택 식각하여 제2 콘택홀을 형성한 다음, 버퍼층에 콘택되는 알루미늄막(14)을 증착하여 실리콘 기판(10)과의 콘택을 이룬다. 이때, 버퍼층(12)은 알루미늄막(14) 콘택을 위한 마스크 공정시의 오버레이 마진(overlay margin) 및 콘택 면적을 확보하기 위하여 'M' 만큼의 마진 영역을 가져야 했다.In the formation process, first, a predetermined lower layer process is performed on the silicon substrate 10, and then an interlayer insulating layer 11 is deposited on the silicon substrate 10, and the first contact hole is formed by selective etching. Subsequently, a buffer layer 12 is formed of a conductive film such as a tungsten film, the interlayer insulating film 13 is deposited, and then selectively etched to form a second contact hole, and then an aluminum film contacted to the buffer layer ( 14) is deposited to make contact with the silicon substrate 10. In this case, the buffer layer 12 had to have a margin area of 'M' in order to secure an overlay margin and a contact area in the mask process for the aluminum film 14 contact.

그러나, 반도체 장치의 고집적화로 인하여 마진 영역(M)의 크기가 줄어들게 되어 도 2에 도시된 바와 같이 알루미늄막(14) 콘택을 위한 마스크 공정시 오정렬이 발생할 경우, 콘택 면적이 감소하여 콘택 저항이 증가하고, 'L' 만큼의 층간절연막(11)이 드러나서 과도 식각에 의한 절연 손실이 발생하며 심할 경우 실리콘 기판(10)의 손상이 우려된다.However, due to the high integration of the semiconductor device, the size of the margin area M is reduced, and thus, when misalignment occurs in a mask process for contacting the aluminum film 14 as shown in FIG. 2, the contact area is decreased to increase the contact resistance. As the interlayer insulating film 11 is exposed as much as 'L', insulation loss due to excessive etching occurs, and if the seriousness is severe, the silicon substrate 10 may be damaged.

본 발명은 버퍼층에의 콘택을 위한 마스크 공정시 오정렬에 의한 콘택 면적의 감소를 완화시키고 과도 식각시의 절연 손실을 감소시키는 반도체 장치의 스택 콘택 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a stack contact of a semiconductor device, which reduces a contact area due to misalignment during a mask process for contacting a buffer layer and reduces insulation loss during excessive etching.

도 1은 종래기술에 따라 형성된 반도체 장치의 스택 콘택 단면도.1 is a cross-sectional view of a stack contact of a semiconductor device formed in accordance with the prior art.

도 2는 도1에 도시된 스택 콘택이 오정렬 되었을 경우의 단면도.FIG. 2 is a cross-sectional view when the stack contacts shown in FIG. 1 are misaligned. FIG.

도 3a 내지 도 3f는 본 발명의 일실시예에 따른 반도체 장치의 스택 콘택 형성 공정도.3A to 3F are diagrams illustrating a stack contact forming process of a semiconductor device according to an embodiment of the present invention.

도 4는 본 발명의 일실시예에 따른 스택 콘택이 오정렬 되었을 경우의 단면도.4 is a cross-sectional view when a stack contact is misaligned according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 실리콘 기판 21, 24 : 층간절연막20: silicon substrate 21, 24: interlayer insulating film

22 : 텅스텐 플러그 23 : 질화막22: tungsten plug 23: nitride film

25 : 알루미늄막25: aluminum film

본 발명은 제1 콘택홀에 플러그를 형성하고, 그 주위의 절연막을 에치백하여 플러그를 양각화한 상태에서 식각 정지막 및 층간절연막 증착 그리고, 제2 콘택홀 식각 및 콘택 매립 공정을 진행함으로써 제2 콘택홀의 오정렬이 발생하더라도 플러그의 측면을 콘택 면적에 포함시키며, 식각 정지막의 사용으로 과도 식각에 의한 절연막 손실을 방지할 수 있다.The present invention provides a method of forming a plug in a first contact hole, etching back an insulating film around the same, and depositing an etch stop layer and an interlayer insulating film in a state where the plug is embossed, and performing a second contact hole etching and contact filling process. 2 Even if the contact hole is misaligned, the side surface of the plug is included in the contact area, and the use of an etch stop film can prevent the loss of the insulating film due to the over etching.

상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 반도체 장치의 스택 콘택 형성방법은 소정의 하부층이 형성된 반도체 기판 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막을 선택 식각하여 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀을 매립하는 콘택 플러그를 형성하는 단계; 상기 제1 절연막을 전면 에치백하는 단계; 전체구조 상부에 식각 정지막을 형성하는 단계; 상기 식각 정지막 상부에 제2 절연막을 형성하는 단계; 상기 제2 절연막 및 상기 식각 정지막을 선택 식각하여 상기 콘택 플러그를 노출시키는 제2 콘택홀을 형성하는 단계; 및 상기 제2 콘택홀에 전도막을 매립하는 단계를 포함하여 이루어진다.A method for forming a stack contact of a semiconductor device provided from the above-described technical principles of the present invention includes forming a first insulating film on a semiconductor substrate on which a predetermined lower layer is formed; Selectively etching the first insulating layer to form a first contact hole; Forming a contact plug to fill the first contact hole; Etching back the entire first insulating film; Forming an etch stop layer on the entire structure; Forming a second insulating layer on the etch stop layer; Selectively etching the second insulating layer and the etch stop layer to form a second contact hole exposing the contact plug; And embedding a conductive film in the second contact hole.

이하, 본 발명의 실시예를 소개한다.Hereinafter, embodiments of the present invention will be introduced.

첨부된 도면 도 3a 내지 도 3f는 본 발명의 일실시예에 따른 반도체 장치의 스택 콘택 형성 공정을 도시한 것으로, 이하 그 공정을 설명한다.3A to 3F illustrate a process of forming a stack contact of a semiconductor device according to an embodiment of the present invention, which will be described below.

우선, 도 3a에 도시된 바와 같이 실리콘 기판(20) 상에 소정의 하부층 공정을 진행한 다음, 그 상부에 층간절연막(21)을 증착하고, 이를 선택 식각하여 제1 콘택홀을 형성한다.First, as shown in FIG. 3A, a predetermined lower layer process is performed on the silicon substrate 20, and then an interlayer insulating film 21 is deposited on the silicon substrate 20, and then selectively etched to form a first contact hole.

다음으로, 도 3b에 도시된 바와 같이 전체구조 상부에 텅스텐막을 증착하고 이를 에치백하여 텅스텐 플러그(22)를 형성한다.Next, as illustrated in FIG. 3B, a tungsten film is deposited on the entire structure and etched back to form a tungsten plug 22.

이어서, 도 3c에 도시된 바와 같이 층간절연막(21)을 전면 식각하여 텅스텐 플러그(22)를 양각화한다.Next, as illustrated in FIG. 3C, the tungsten plug 22 is embossed by etching the entire surface of the interlayer insulating layer 21.

계속하여, 도 3d에 도시된 바와 같이 전체구조 상부에 식각 정지막으로서 질화막(23)을 증착한다.Subsequently, as shown in FIG. 3D, a nitride film 23 is deposited as an etch stop film over the entire structure.

다음으로, 도 3e에 도시된 바와 같이 전체구조 상부에 층간절연막(24)을 증착하고, 층간절연막(24) 및 질화막(23)을 선택 식각하여 텅스텐 플러그(22)를 노출시키는 제2 콘택홀을 형성한다. 이때, 질화막(23)이 식각 정지막으로 작용하게 되어 과도 식각에 의한 층간절연막(21)의 손실을 줄일 수 있다.Next, as shown in FIG. 3E, the second contact hole for depositing the interlayer dielectric layer 24 over the entire structure, and selectively etching the interlayer dielectric layer 24 and the nitride layer 23 to expose the tungsten plug 22 is formed. Form. In this case, since the nitride film 23 serves as an etch stop film, the loss of the interlayer insulating film 21 due to excessive etching can be reduced.

끝으로, 도 3f에 도시된 바와 같이 전체구조 상부에 알루미늄막(25)을 증착하여 실리콘 기판(20)과의 콘택을 이룬다.Finally, as shown in FIG. 3F, an aluminum film 25 is deposited on the entire structure to make contact with the silicon substrate 20.

상술한 일실시예의 공정에서 제2 콘택홀 형성시(도 3e) 오정렬이 발생하더라도 도 4에 도시된 바와 같이, 'A' 및 'B'에 해당하는 콘택 면적을 확보함으로써 콘택 저항 증가를 방지할 수 있다. 즉, 플러그(22)의 측벽 부분에서 'B' 만큼의 콘택 면적을 더 확보할 수 있다.Even when misalignment occurs when the second contact hole is formed in the process of the above-described embodiment (FIG. 3E), as shown in FIG. 4, an increase in contact resistance is prevented by securing contact areas corresponding to 'A' and 'B'. Can be. That is, it is possible to further secure a contact area of 'B' in the side wall portion of the plug 22.

상술한 일실시예에서는 콘택 플러그 및 전도막으로서 텅스텐 플러그 및 알루미늄막을 예로 들어 설명하였으나 본 발명은 다른 전도 물질을 사용할 때에도 적용된다.In the above-described embodiment, a tungsten plug and an aluminum film are described as an example of a contact plug and a conductive film. However, the present invention is also applicable to other conductive materials.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

이상에서와 같이 본 발명은 마스크 공정시 오정렬이 발생하더라도 충분한 콘택 면적을 확보할 수 있어 콘택에서의 접촉 저항 증가를 억제하며, 식각 정지막의 사용으로 과도 식각에 의한 절연막의 손실을 줄일 수 있다. 더불어 본 발명은 버퍼층으로서 콘택 플러그를 사용함으로써 버퍼층 형성을 위한 마스크 공정을 생략할 수 있어 공정 단순화 측면에서도 장점이 있다.As described above, the present invention can secure a sufficient contact area even when misalignment occurs in the mask process, thereby suppressing an increase in contact resistance at the contact, and reducing the loss of the insulating film due to overetching by using an etch stop film. In addition, the present invention can omit a mask process for forming a buffer layer by using a contact plug as a buffer layer, which is advantageous in terms of process simplification.

Claims

Forming a first insulating film on a semiconductor substrate on which a predetermined lower layer is formed;

Selectively etching the first insulating layer to form a first contact hole;

Forming a contact plug to fill the first contact hole;

Etching back the entire first insulating film;

Forming an etch stop layer on the entire structure;

Forming a second insulating layer on the etch stop layer;

Selectively etching the second insulating layer and the etch stop layer to form a second contact hole exposing the contact plug; And

Filling a conductive film in the second contact hole

Stack contact forming method of a semiconductor device comprising a.

The method of claim 1,

The contact plug

A stack contact forming method of a semiconductor device comprising a tungsten film.

The method of claim 1,

The first and second insulating film

A stack contact forming method of a semiconductor device which is an oxide film.

The method according to any one of claims 1 to 3,

The etch stop layer

A stack contact forming method of a semiconductor device which is a nitride film.