KR100390996B1 - Method for forming a metal line - Google Patents
Method for forming a metal line Download PDFInfo
- Publication number
- KR100390996B1 KR100390996B1 KR10-2001-0038170A KR20010038170A KR100390996B1 KR 100390996 B1 KR100390996 B1 KR 100390996B1 KR 20010038170 A KR20010038170 A KR 20010038170A KR 100390996 B1 KR100390996 B1 KR 100390996B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- insulating film
- film
- plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선을 정의하는 산화막 측벽에 베리어(Barrier) 금속층 스페이서(Spacer)를 형성하고 상기 산화막 상에 질화막을 형성한 다음 후속 공정으로 알루미늄(Al) 플러그(Plug)를 형성하므로, 상기 질화막의 마스킹(Masking) 역할로 비아홀 형성 공정 등의 공정 마진(Margin)을 증가시키고 플러그를 텅스텐(W)보다 스텝 커버리지(Step coverage)가 좋은 알루미늄층으로 형성하여 보이드(Void) 발생을 방지하는 등 비아 저항을 감소시켜 소자의 특성 및 수율을 향상시키는 특징이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring, and in particular, a barrier metal layer spacer is formed on an oxide sidewall defining a metal wiring, a nitride film is formed on the oxide film, and then an aluminum (Al) plug is formed in a subsequent process. Since a plug is formed, the margin of the via hole is increased by masking the nitride film, and the plug is formed of an aluminum layer having a better step coverage than tungsten (W) to form voids. It is characterized by improving the characteristics and yield of the device by reducing the via resistance, such as preventing the occurrence of void).
Description
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선을 정의하는산화막 측벽에 베리어(Barrier) 금속층 스페이서(Spacer)를 형성하고 상기 산화막 상에 질화막을 형성한 다음 후속 공정으로 알루미늄(Al) 플러그(Plug)를 형성하여 소자의 특성 및 수율을 향상시키는 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring, and in particular, a barrier metal layer spacer is formed on an oxide film sidewall defining a metal wiring, and a nitride film is formed on the oxide film. The present invention relates to a metal wiring forming method for forming a plug to improve characteristics and yield of devices.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.Semiconductor devices show an increase in the degree of integration every year, and the increase in the density is accompanied by a reduction in the area and size of each component of the device to meet various process constraints.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 반도체 기판(11) 상에 제 1 층간 절연막(13)과 제 1 감광막(도시하지 않음)을 순차적으로 형성한다.In the conventional metal wire forming method, as shown in FIG. 1A, a first interlayer insulating film 13 and a first photosensitive film (not shown) are sequentially formed on the semiconductor substrate 11.
그리고, 상기 제 1 감광막을 제 1 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 층간 절연막(13)을 선택 식각하여 콘택홀을 형성하고, 상기 제 1 감광막을 제거한다.And selectively exposing and developing the first photoresist layer so as to be removed only at a portion where a first plug contact is to be formed, and then selectively etching the first interlayer insulating layer 13 using the selectively exposed and developed first photoresist layer as a mask. To form a contact hole and remove the first photoresist film.
이어, 상기 콘택홀을 포함한 제 1 층간 절연막(13) 상에 제 1 텅스텐층을 형성하고, 상기 제 1 층간 절연막(13)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 제 1 텅스텐층을 연마하여 상기 콘택홀에 제 1 텅스텐 플러그(15)를 형성한다.Subsequently, a first tungsten layer is formed on the first interlayer insulating layer 13 including the contact hole, and the first tungsten layer is polished by a chemical mechanical polishing method using the first interlayer insulating layer 13 as an etch stop layer. Thus, the first tungsten plug 15 is formed in the contact hole.
도 1b에서와 같이, 상기 제 1 텅스텐 플러그(15)를 포함한 제 1 층간 절연막(13) 상에 제 1 알루미늄층과 제 2 감광막(도시하지 않음)을 순차적으로 형성한다.As shown in FIG. 1B, a first aluminum layer and a second photoresist layer (not shown) are sequentially formed on the first interlayer insulating layer 13 including the first tungsten plug 15.
그리고, 상기 제 2 감광막을 제 1 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상하고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 제 1 알루미늄층을 선택 식각하여 제 1 금속 배선(17)을 형성한 후, 상기 제 2 감광막을 제거한다.And selectively exposing and developing the second photoresist film so as to remain only at a portion where the first metal wiring is to be formed, and selectively etching the first aluminum layer using the selectively exposed and developed second photoresist film as a mask to form a first metal wiring. After forming (17), the second photosensitive film was removed.
도 1c에서와 같이, 상기 제 1 금속 배선(17)을 포함한 제 1 층간 절연막(13) 상에 제 2 층간 절연막(19)과 제 3 감광막(20)을 순차적으로 형성한다.As shown in FIG. 1C, a second interlayer insulating film 19 and a third photosensitive film 20 are sequentially formed on the first interlayer insulating film 13 including the first metal wire 17.
그리고, 상기 제 3 감광막(20)을 제 2 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 3 감광막(20)을 마스크로 상기 제 2 층간 절연막(19)을 선택 식각하여 비아홀을 형성한다.And selectively exposing and developing the third photoresist film 20 so as to be removed only at a portion where a second plug contact is to be formed, and then using the selectively exposed and developed third photoresist film 20 as a mask for the second interlayer insulating film. Select 19 to etch to form a via hole.
이때, 상기 비아홀 형성 공정 시 미스얼라인되어 상기 제 1 금속 배선(17) 일측의 제 2 층간 절연막(19)이 식각 되는 현상(A)이 발생된다.At this time, a phenomenon (A) is misaligned during the via hole forming process so that the second interlayer insulating film 19 on one side of the first metal wire 17 is etched.
도 1d에서와 같이, 상기 제 3 감광막(20)을 제거하고, 상기 비아홀을 포함한 제 2 층간 절연막(19) 상에 제 2 텅스텐층을 형성하고, 상기 제 2 층간 절연막(19)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 제 2 텅스텐층을 연마하여 상기 비아홀에 제 2 텅스텐 플러그(21)를 형성한다.As shown in FIG. 1D, the third photosensitive film 20 is removed, a second tungsten layer is formed on the second interlayer insulating film 19 including the via hole, and the second interlayer insulating film 19 is used as an etch stop layer. The second tungsten layer is polished by a chemical mechanical polishing method to form a second tungsten plug 21 in the via hole.
그리고, 상기 제 2 텅스텐 플러그(21)를 포함한 제 2 층간 절연막(19) 상에 제 2 알루미늄층(23)을 형성한다.In addition, a second aluminum layer 23 is formed on the second interlayer insulating layer 19 including the second tungsten plug 21.
여기서, 상기 비아홀이 미스얼라인되어 형성되기 때문에 상기 제 2 텅스텐 플러그(21)의 스텝 커버리지가 나빠 상기 제 2 텅스텐 플러그(21)에 보이드(B)가 발생된다.Here, since the via holes are misaligned, the step coverage of the second tungsten plug 21 is poor, and voids B are generated in the second tungsten plug 21.
종래의 금속 배선 형성 방법은 하부 금속 배선 상측의 비아홀 형성 공정 시 미스얼라인이 발생하여 상기 하부 금속 배선 일측의 층간 절연막이 식각 되는 현상이 발생되고 또한 상기 비아홀에 형성되는 텅스텐 플러그의 스텝 커버지가 나쁘기 때문에 보이드가 발생하여 비아 저항이 증가하므로 소자의 특성이 저하되는 문제점이 있었다.In the conventional metal wire forming method, a misalignment occurs during the via hole forming process on the lower metal wire, so that the interlayer insulating layer on one side of the lower metal wire is etched, and the step cover of the tungsten plug formed in the via hole is bad. As a result, voids increase and the via resistance increases, thereby deteriorating device characteristics.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 금속 배선을 정의하는 산화막 측벽에 베리어 금속층 스페이서를 형성하고 상기 산화막 상에 질화막을 형성한 다음 후속 공정으로 알루미늄 플러그를 형성하므로, 상기 질화막의 마스킹(Masking) 역할로 비아홀 형성 공정 등의 공정 마진(Margin)을 증가시키고 플러그를 텅스텐보다 스텝 커버리지가 좋은 알루미늄층으로 형성하여 보이드 발생을 방지하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above problems, and since the barrier metal layer spacer is formed on the oxide sidewalls defining the metal wiring, the nitride layer is formed on the oxide layer, and then an aluminum plug is formed in a subsequent process, thus masking the nitride layer ( The purpose of the present invention is to provide a method for forming a metal wiring to increase the process margin (Margin), such as a via hole forming process, and to prevent the generation of voids by forming a plug into an aluminum layer having better step coverage than tungsten.
도 1a 내지 도 1d는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.1A to 1D are cross-sectional views illustrating a method of forming a metal wiring according to the prior art.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.2A through 2E are cross-sectional views illustrating a method of forming metal wirings in accordance with an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
11, 31 : 반도체 기판 13, 33 : 제 1 층간 절연막11 and 31: semiconductor substrate 13 and 33: 1st interlayer insulation film
15, 35 : 제 1 텅스텐 플러그 17 : 제 1 금속 배선15, 35: first tungsten plug 17: first metal wiring
19, 45 : 제 2 층간 절연막 20, 43 : 제 3 감광막19, 45: 2nd interlayer insulation film 20, 43: 3rd photosensitive film
21 : 제 2 텅스텐 플러그 23 : 제 2 알루미늄층21 second tungsten plug 23 second aluminum layer
37 : 산화막 39 : Ti/TiN층 스페이서37 oxide film 39 Ti / TiN layer spacer
41 : 질화막 47 : 제 4 감광막41 nitride film 47 fourth photosensitive film
49 : 알루미늄층49: aluminum layer
본 발명의 금속 배선 형성 방법은 금속 배선을 정의하는 제 1 절연막이 구비된 하부 구조물을 마련하는 단계, 상기 제 1 절연막 양측의 하부 구조물 상에 금속 배선용 도전층 스페이서를 형성하는 단계, 상기 제 1 절연막의 식각 보호막인 제 2 절연막을 상기 제 1 절연막 상에 형성하는 단계, 상기 제 2 절연막을 포함한 전면에 평탄한 층간 절연막을 형성하는 단계, 상기 층간 절연막을 선택 식각하여 비아홀을 형성하되, 상기 제 1 절연막 상에만 상기 층간 절연막이 잔재하는 단계 및 상기 비아홀을 매립하는 플러그를 형성하되, 상기 플러그를 텅스텐보다 스텝 커버리지가 좋은 금속층으로 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of forming a metal wiring according to the present invention includes providing a lower structure including a first insulating film defining a metal wiring, forming a conductive layer spacer for metal wiring on the lower structures on both sides of the first insulating film, and the first insulating film. Forming a second insulating film, which is an etch protection film, on the first insulating film, forming a flat interlayer insulating film on the entire surface including the second insulating film, and selectively etching the interlayer insulating film to form a via hole, wherein the first insulating film is formed. And forming a plug to fill the via hole, wherein the interlayer insulating film remains only on the plug, and the plug is formed of a metal layer having better step coverage than tungsten.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the metal wiring forming method according to the present invention as follows.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.2A through 2E are cross-sectional views illustrating a method of forming a metal wiring according to an embodiment of the present invention.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 2a에서와 같이, 반도체 기판(31) 상에 제 1 층간 절연막(33)과 제 1 감광막(도시하지 않음)을 순차적으로 형성한다.In the method for forming metal lines according to the embodiment of the present invention, as shown in FIG. 2A, the first interlayer insulating layer 33 and the first photoresist layer (not shown) are sequentially formed on the semiconductor substrate 31.
그리고, 상기 제 1 감광막을 제 1 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 층간 절연막(33)을 선택 식각하여 콘택홀을 형성하고, 상기 제 1 감광막을 제거한다.And selectively exposing and developing the first photoresist layer so as to be removed only at a portion where a first plug contact is to be formed, and then selectively etching the first interlayer insulating layer 33 using the selectively exposed and developed first photoresist layer as a mask. To form a contact hole and remove the first photoresist film.
이어, 상기 콘택홀을 포함한 제 1 층간 절연막(33) 상에 제 1 텅스텐층을 형성하고, 상기 제 1 층간 절연막(33)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 제 1 텅스텐층을 연마하여 상기 콘택홀에 제 1 텅스텐 플러그(35)를 형성한다.Subsequently, a first tungsten layer is formed on the first interlayer insulating film 33 including the contact hole, and the first tungsten layer is polished by a chemical mechanical polishing method using the first interlayer insulating film 33 as an etch stop layer. Thus, the first tungsten plug 35 is formed in the contact hole.
도 2b에서와 같이, 상기 제 1 텅스텐 플러그(35)를 포함한 제 1 층간 절연막(33) 상에 산화막(37)과 제 2 감광막(도시하지 않음)을 순차적으로 형성한다.As shown in FIG. 2B, an oxide film 37 and a second photosensitive film (not shown) are sequentially formed on the first interlayer insulating film 33 including the first tungsten plug 35.
그리고, 상기 제 2 감광막을 제 1 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상하고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 산화막(37)을 선택 식각하여 제 1 금속 배선 형성 부위을 정의한 후, 상기 제 2 감광막을 제거한다.And selectively exposing and developing the second photoresist film so as to remain only at a portion where the first metal wiring is to be formed, and selectively etching and etching the oxide film 37 using the selectively exposed and developed second photoresist film as a mask. After defining the formation site, the second photosensitive film is removed.
이어, 상기 산화막(37)을 포함한 제 1 층간 절연막(33) 상에 Ti/TiN층을 형성하고, 상기 Ti/TiN층을 에치백하여 상기 산화막(37) 양측에 Ti/TiN층 스페이서(39)를 형성한다.Subsequently, a Ti / TiN layer is formed on the first interlayer insulating film 33 including the oxide film 37, and the Ti / TiN layer is etched back to form Ti / TiN layer spacers 39 on both sides of the oxide film 37. To form.
여기서, 상기 Ti/TiN층 스페이서(39)는 금속 배선 역할을 한다.Here, the Ti / TiN layer spacer 39 serves as a metal wiring.
도 2c에서와 같이, 상기 Ti/TiN층 스페이서(39)를 포함한 전면에 질화막(41)과 제 3 감광막(43)을 순차적으로 형성한다.As shown in FIG. 2C, the nitride film 41 and the third photosensitive film 43 are sequentially formed on the entire surface including the Ti / TiN layer spacer 39.
그리고, 상기 제 3 감광막(43)을 상기 산화막(37) 상측에만 남도록 선택적으로 노광 및 현상하고, 상기 선택적으로 노광 및 현상된 제 3 감광막(43)을 마스크로 상기 질화막(41)을 선택 식각한다.Then, the third photoresist layer 43 is selectively exposed and developed so as to remain only above the oxide layer 37, and the nitride layer 41 is selectively etched using the selectively exposed and developed third photoresist layer 43 as a mask. .
도 2d에서와 같이, 상기 제 3 감광막(43)을 제거하고, 상기 질화막(41)을 포함한 전면에 제 2 층간 절연막(45)과 제 4 감광막(47)을 순차적으로 형성한다.As shown in FIG. 2D, the third photoresist layer 43 is removed, and the second interlayer insulating layer 45 and the fourth photoresist layer 47 are sequentially formed on the entire surface including the nitride layer 41.
그리고, 상기 제 4 감광막(47)을 제 2 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 4 감광막(47)을 마스크로 상기 제 2 층간 절연막(45)을 선택 식각하여 비아홀을 형성한다.And selectively exposing and developing the fourth photoresist film 47 so as to be removed only at the portion where the second plug contact is to be formed, and then using the selectively exposed and developed fourth photoresist film 47 as a mask for the second interlayer insulating film. Select 45 to etch to form a via hole.
이때, 상기 비아홀 형성 공정에 있어서 미스얼라인 발생 시 상기 질화막(41)의 마스킹에 의해 상기 산화막(37)이 식각 되는 것을 방지한다.In this case, the oxide layer 37 is prevented from being etched by masking the nitride layer 41 when a misalignment occurs in the via hole forming process.
도 2e에서와 같이, 상기 제 4 감광막(47)을 제거하고, 상기 비아홀을 포함한 제 2 층간 절연막(45) 상에 알루미늄층(49)을 형성하고, 상기 제 2 층간 절연막(45)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 알루미늄층(49)을 평탄화 식각한다.As shown in FIG. 2E, the fourth photoresist layer 47 is removed, an aluminum layer 49 is formed on the second interlayer insulating layer 45 including the via hole, and the second interlayer insulating layer 45 is etched away. The aluminum layer 49 is planarized and etched by a chemical mechanical polishing method.
여기서, 상기 질화막(41) 상의 알루미늄층(49)이 플러그 역할을 하고, 상기 알루미늄층(49) 대신에 구리(Cu)층으로 형성할 수 있다.Here, the aluminum layer 49 on the nitride film 41 may serve as a plug, and may be formed of a copper (Cu) layer instead of the aluminum layer 49.
본 발명의 금속 배선 형성 방법은 금속 배선을 정의하는 산화막 측벽에 베리어 금속층 스페이서를 형성하고 상기 산화막 상에 질화막을 형성한 다음 후속 공정으로 알루미늄 플러그를 형성하므로, 상기 질화막의 마스킹 역할로 비아홀 형성 공정 등의 공정 마진을 증가시키고 플러그를 텅스텐보다 스텝 커버리지가 좋은 알루미늄층으로 형성하여 보이드 발생을 방지하는 등 비아 저항을 감소시켜 소자의 특성 및 수율을 향상시키는 효과가 있다.In the metal wire forming method of the present invention, since the barrier metal layer spacer is formed on the oxide film sidewalls defining the metal wires, a nitride film is formed on the oxide film, and an aluminum plug is formed in a subsequent process, a via hole forming process is performed as a masking role of the nitride film. By increasing the process margin of the and forming a plug with an aluminum layer having better step coverage than tungsten to prevent voids, the via resistance is reduced, thereby improving the characteristics and yield of the device.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0038170A KR100390996B1 (en) | 2001-06-29 | 2001-06-29 | Method for forming a metal line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0038170A KR100390996B1 (en) | 2001-06-29 | 2001-06-29 | Method for forming a metal line |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030002521A KR20030002521A (en) | 2003-01-09 |
KR100390996B1 true KR100390996B1 (en) | 2003-07-12 |
Family
ID=27712239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0038170A KR100390996B1 (en) | 2001-06-29 | 2001-06-29 | Method for forming a metal line |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100390996B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101298258B1 (en) * | 2007-02-26 | 2013-08-22 | 삼성전자주식회사 | Method of manufacturing phase-change memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980005671A (en) * | 1996-06-18 | 1998-03-30 | 김광호 | Stack contact formation method of semiconductor device |
KR20000008175A (en) * | 1998-07-10 | 2000-02-07 | 윤종용 | Method of forming contact in semiconductor device and structure of contact |
JP2001015594A (en) * | 1999-06-24 | 2001-01-19 | Hyundai Electronics Ind Co Ltd | Formation of multilayered metallic wiring of semiconductor device |
-
2001
- 2001-06-29 KR KR10-2001-0038170A patent/KR100390996B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980005671A (en) * | 1996-06-18 | 1998-03-30 | 김광호 | Stack contact formation method of semiconductor device |
KR20000008175A (en) * | 1998-07-10 | 2000-02-07 | 윤종용 | Method of forming contact in semiconductor device and structure of contact |
JP2001015594A (en) * | 1999-06-24 | 2001-01-19 | Hyundai Electronics Ind Co Ltd | Formation of multilayered metallic wiring of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20030002521A (en) | 2003-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100433091B1 (en) | Method for forming metal line using damascene process | |
KR100390996B1 (en) | Method for forming a metal line | |
KR100226727B1 (en) | Method for forming multi-metal interconnection layer of semiconductor device | |
US11984347B2 (en) | Semiconductor structure and method for forming same | |
KR20030002523A (en) | Method for forming a metal line | |
JPH11186274A (en) | Dual damascene technique | |
KR101113768B1 (en) | Method for manufacturing semiconductor device using dual damascene process | |
KR100399443B1 (en) | Method for forming a metal line | |
KR100278274B1 (en) | A method for forming stack contact in semiconductor device | |
KR100861289B1 (en) | Method for manufacturing metal line in semiconductor device | |
KR100307561B1 (en) | Metal wiring formation method of semiconductor device_ | |
KR20050069598A (en) | A manufacturing method for metal layer of semiconductor device | |
KR100301245B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR100458078B1 (en) | Method for forming metal interconnection of semiconductor device to reduce em phenomenon and leakage current | |
KR100390997B1 (en) | Method for forming a metal line | |
KR100395907B1 (en) | Method for forming the line of semiconductor device | |
KR100249389B1 (en) | Method of fabricating via hole | |
KR100456421B1 (en) | Method of manufacturing a semiconductor device | |
KR100596874B1 (en) | A method for forming a metal line of semiconductor device | |
KR20000027911A (en) | Method of forming contact of semiconductor device | |
KR20030002525A (en) | Method for forming a metal line | |
KR20030002530A (en) | Method for forming a metal line | |
KR20000027924A (en) | Method for forming metal line of semiconductor devices | |
KR20030002246A (en) | Method for forming a metal line | |
KR19990004653A (en) | Method of forming contact plug of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |