KR19990056945A - 동기식 광전송장치에서 대국에러 처리장치 - Google Patents

Abstract

본 발명은 대국으로부터 수신된 비트 스트림을 역다중화하여 B2 바이트 에러를 검출한 후 M1 바이트를 발생/삽입하여 대국 에러발생을 알려주는 대국 에러처리장치에 관한 것이다.

이러한 본 발명은 소정의 STM-n 프레임 포맷으로 다중화된 데이터를 광송신기를 통해 대국으로 전송하고, 대국으로부터 수신된 광신호를 광수신기에서 전기적인 신호로 변환한 후 역다중화하여 처리할 수 있도록 된 동기식 광전송장치에 있어서, 상기 광수신기에 포함되어 상대측으로부터 수신되는 B2 바이트를 추출하여 B2에러를 검출하는 B2에러 검출수단; 상기 광수신기에 포함되며, 상기 B2에러 검출수단에서 검출된 B2에러에 따라 M1 바이트를 생성하는 M1 생성수단; 및 상기 광송신기에 포함되며, 상기 M1 생성수단으로부터 입력된 M1 바이트를 STM-n 프레임의 다중화기 구간오버헤드의 M1 위치에 다중화시키는 M1 다중화수단을 구비한다.

따라서, 본 발명에 따른 대국 에러 처리장치는 상대국으로부터 수신된 B2에러를 분석한 후 그에 대응하는 M1데이터를 발생하여 다시 대국측으로 전송하여 주므로써 대국 에러를 용이하게 구현할 수 있다.

Description

동기식 광전송장치에서 대국에러 처리장치(Apparatus for processing M1 byte in synchronous fiber optic transmission system)

본 발명은 동기식 광전송시스템에서 에러처리 기술에 관한 것으로, 더욱 상세하게는 대국으로부터 수신된 비트 스트림을 역다중화하여 B2 바이트 에러를 검출한 후 M1 바이트를 발생/삽입하여 대국 에러발생을 알려주는 대국 에러처리장치에 관한 것이다.

일반적으로 동기식 디지탈 광전송장치는 비동기식 다중화된 신호(예컨대, DS1, DS1E)를 동기식 다중화하여 광송신기에서 광신호로 변환한 후 광케이블을 통해 상대국으로 전송하고, 상대국으로부터 수신된 광신호를 광수신기에서 전기적인 신호로 변환한 후 동기식 역다중화하여 비동기식 역다중화된 신호를 출력한다.

이와 같이 비동기 다중화신호를 동기식으로 다중화하여 형성된 STM-1 프레임은 도 1에 도시된 바와 같이 오버헤드와 유료부하로 이루어져 있다. 도 1을 참조하면, 동기식 디지탈 계위의 STM-1 프레임 포맷은 125 마이크로초 동안에 9 행, 270 열의 바이트를 점유하므로 9×270×8×8Kbps = 155.550Mbps의 전송속도를 갖는다. 여기서, 9 x 9 바이트는 구간 오버헤드(SOH:Section Over Head) 및 AU 포인터(AU-3) 공간이고, 9 x 261 바이트가 유료부하 공간이다. 또한 9 x 9 바이트중에서 3 x 9 바이트(a)는 재생기 구간 오버헤드(RSOH)이며, 1 x 9 바이트(b)는 AU포인터(AU-3)이고, 5 x 9 바이트(c)는 다중화기 구간 오버헤드(MSOH)이다. 그리고 유료부하공간은 하나의 VC-4 혹은 3개의 VC-3가 실릴 수 있는데, VC-3에는 9 x 1의 경로오버헤드(d:POH)가 포함되어 있다.

이와 같은 STM-1 프레임은 용이하게 STM-n으로 확장될 수 있는데, 주로 사용되는 STM-1, STM-4, STM-16의 구간 오버헤드는 도 2a-2c에 도시된 바와 같다.

도 2a는 도 1에 도시된 프레임 포맷의 구간 오버헤드(SOH)로서, 1∼3 행은 재생기 구간오버헤드(RSOH)이고, 4행은 AU포인터이며, 5∼9행은 다중화기 구간오버헤드(MSOH)이다.

도 2a에 있어서, 재생기 구간 오버헤드(RSOH)는 재생기마다 확인하는 구간오버헤드로서, 'A1'과 'A2'는 STM 프레임의 경계를 식별하기 위한 프레임 정렬 부호인데 'A1' = 11110110, 'A2' = 00101000으로 규정되고, 'B1'은 재생기 구간오류 감시기능을 위한 비트 교직 짝수 검사(BIP:Bit Interleaved Parity) 바이트이고, 'D1, D2, D3'는 재생기 구간에서 사용될 수 있는 데이터 통신채널(DCC:Data Communication Channel)로서, 각 채널의 용량은 64Kbps이므로 재생기 구간 데이타 통신 채널의 총용량은 192Kbps가 된다. 그리고 'E1'은 재생기 구간의 음성 통신용으로 사용할 수 있는 타합선(orderwire)이고, 'F1'은 통신망 운용자등의 사용자를 위한 사용자 채널이며, 빈공간(Blank)은 각 국가에서 정의하여 사용할 수 있도록 할당된 공간이다.

다중화기 구간 오버헤드(MSOH)는 다중화기마다 확인되는 구간 오버헤드로서 재생기들에서는 투명하게 통과되는데, B2, D4∼D12, S1, K1, K2, Z1, Z2, M1, E2등으로 구성된다. 'B2'는 다중화구간 오류 감시기능을 위한 비트 교직 짝수검사 바이트(BIP:Bit Interleaved Parity)이고, 'D4∼D12'는 다중화기 구간을 위한 데이터 통신채널(DCC)로서 총 용량은 576Kbps가 된다. 'E2'는 다중화기 구간의 음성 통신용으로 사용할 수 있는 타합선이고, 'K1,K2'는 자동보호절체(APS:Automatic Protection Switching) 채널들로서 APS를 위하여 할당되는데, 'K2'는 경보 표시신호(AIS:Alarm Indication Signal)와 원단 수신불능(FERF)등의 구간 유지보수신호 표시용으로 사용되고, 'Z1,Z2'는 장래에 사용할 수 있도록 남겨진 예비 바이트이다. 그리고 M1 바이트는 다중 구간 원격 에러표시 바이트이고, S1은 동기 품질수준을 표시하기 위한 동기상태 바이트이다.

도 2b는 STM-4의 구간 오버헤드로서, 9행 36바이트로 이루어지고 STM-1이 그대로 확장된 형태이고, 도 2c는 STM-16 구간 오버헤드로서 9행 144바이트로 이루어지며 STM-1이 확장된 형태이다. 따라서 STM-4와 STM-16은 STM-1의 설명과 유사하다.

그런데 다중화기 구간 오버헤드(MSOH)에서 B2 바이트는 다중화 구간의 성능을 검사하기 위한 채널이므로, 이를 검사한 후 M1 바이트를 이용하여 대국에 에러상태를 알려줄 필요가 있다.

이에 본 발명은 상기와 같은 필요성을 충족시키기 위하여 제안된 것으로, 대국으로부터 수신된 다중화 스트림을 분석하여 B2 바이트를 검출한 후 그에 대응하는 M1 바이트를 생성하여 해당 대국측으로 다시 전송해 주기 위한 동기식 광전송장치에서 대국에러 처리장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 소정의 STM-n 프레임 포맷으로 다중화된 데이터를 광송신기를 통해 대국으로 전송하고, 대국으로부터 수신된 광신호를 광수신기에서 전기적인 신호로 변환한 후 역다중화하여 처리할 수 있도록 된 동기식 광전송장치에 있어서, 상기 광수신기에 포함되어 상대측으로부터 수신되는 B2 바이트를 추출하여 B2에러를 검출하는 B2에러 검출수단; 상기 광수신기에 포함되며, 상기 B2에러 검출수단에서 검출된 B2에러에 따라 M1 바이트를 생성하는 M1 생성수단; 및 상기 광송신기에 포함되며, 상기 M1 생성수단으로부터 입력된 M1 바이트를 STM-n 프레임의 다중화기 구간오버헤드의 M1 위치에 다중화시키는 M1 다중화수단을 구비하는 것을 특징으로 한다.

도 1은 STM-1 동기식 다중화 프레임을 도시한 포맷도,

도 2a,2b,2c는 동기식 다중화 프레임에서 오버헤드의 포맷을 도시한 도면,

도 3은 본 발명에 따른 대국에러를 설명하기 위한 송수신시스템의 구성예,

도 4는 본 발명에 따른 M1 바이트 생성부를 도시한 블록도,

도 5는 본 발명에 따른 M1 바이트 생성부를 설명하기 위한 타이밍도,

도 6은 본 발명에 따른 M1 바이트 생성부에 사용되는 클럭,

도 7은 본 발명에 따른 M1 바이트 다중화부를 도시한 블록도,

도 8은 본 발명에 따른 M1 바이트 다중화부를 설명하기 위한 타이밍도이다.

*도면의 주요부분에 대한 부호의 설명

401: B2에러 검출부 411: BIP에러 누적 카운터

412: EB에러 누적 카운터 413,704,705: 멀티플랙서

414,702: 병직렬 변환부 415,706: D 플립플롭

701: 직병렬 변환부 703: 오아게이트

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.

도 3은 본 발명에 따른 대국에러를 설명하기 위한 송수신시스템의 구성예이다.

도 3을 참조하면, 자국시스템(310)은 광수신 및 역다중화기(311)와 광송신 및 다중화기(313)로 구성되는데, 광수신 및 역다중화기(311)에는 대국으로부터 수신된 비트스트림을 분석하여 B2에러를 검출한 후 이에 따라 M1바이트를 생성하는 M1생성부(312)가 포함되어 있고, 광송신 및 다중화기(314)에는 M1생성부(312)로부터 생성된 M1바이트를 대국으로 가는 비트스트림에 삽입하기 위한 M1다중화부(314)가 포함되어 있다.

대국시스템(320)은 자국시스템(310)과 동일하게 M1다중화부(322)가 포함된 광송신 및 다중화기(321)와 M1생성부(324)가 포함된 광수신 및 역다중화기(323)로 구성되어 자국과 광선로를 통해 통신하고 있다.

도 4는 본 발명에 따른 M1 바이트 생성부를 도시한 블록도이고, 도 5는 본 발명에 따른 M1 바이트 생성부를 설명하기 위한 타이밍도이며, 도 6은 본 발명에 따른 M1 바이트 생성부에 사용되는 클럭을 도시한 도면이다.

도 4를 참조하면, 본 발명에 따른 M1생성부(312)는 BIP 에러 누적 카운터(411)와, EB에러 누적 카운터(412), 멀티플랙서(413), 병직렬 변환부(414), D플립플롭(415)을 포함하여 B2에러 검출부(401)에서 검출된 B2에러에 따라 M1바이트를 생성하여 광송신 및 다중화부 측으로 제공한다.

종래기술에서 설명한 바와 같이, STM-n 프레임의 다중화기 구간오버헤드에서 B2는 다중화구간을 감시하는 기능을 하는데, 이 기능은 짝수 패리티(even parity)를 이용한 비트 교직 패리티 N(N=16)x24 코드(BIP-384)이다. 송신에서 BIP-384는 이전 프레임의 SOH중에서 첫 번째 열부터 세 번째 열까지를 제외한 모든 비트들에 대해 짝수 패리티 계산방법으로 계산하여 각각의 B2바이트 위치에 다중시킨다. 그리고 수신에서 B2는 송신시에 쓰인 B2 계산법을 그대로 사용하여 B2를 계산하고, 이것을 저장했다가 다음 프레임에서 추출한 B2값과 비트 대 비트로 서로 비교하여 에러 유무를 체크한다. 한 프레임당 비트별로 각각 비교하므로 최대 384개의 에러가 나올 수 있다.

B2 BIP 에러시 이를 카운트하는 BIP에러 누적 레지스터(411)는 24비트 레지스터로 구현되어 B2 BIP에러 개수를 누적한다. BIP 에러 누적 카운터(411)의 출력은 매 프레임마다 24비트 레지스터에 누적 저장되며, 누적 저장시간은 50ms 주기이다. 왜냐하면 본 발명의 실시예에서 감시제어가 50ms마다 폴링하여 읽어 가지 때문이다. 도시되지 않은 감시제어장치가 누적결과값을 50ms마다 읽어간 후에는 24비트 누적 레지스터 값을 0으로 리셋시켜 초기화한다. 24비트 누적 레지스터의 오버플로우 임계치는 디폴트로 24비트 누적 레지스터의 최대치인 "FF FF FF"로 한다. 디폴트 임계치 오버플로우시, B2 BIP 오버플로우 IRQ를 발생하며 누적 레지스터는 최대치를 유지한다. B2 BIP오버플로우 IRQ발생시, B2 BIP 오버플로우 플래그를 '로우'로 세트하며 감시제어가 읽어 가면 자동 리셋에 의해 IRQ와 플래그는 '하이'로 리셋되며 24비트 누적 레지스터를 0으로 리셋시켜 초기화시킨다.

B2 EB(Errored Block)는 인터리브드 비트 블록의 에러를 BIP-24(STM-1) 에러 검출코드를 이용하여 0에서 16(STM-16)까지 카운트한 값이다. 즉, BIP-24(STM-1) 단위로 BIP에러를 검사하여 BIP-24 단위로 검사한 24비트중에서 1비트 이상 BIP 바이오레이션이 발생하면 에러드 블록(EB)로 간주되며, 최대 16(STM-16)까지 EB가 카운트될 수 있다. B2 EB 발생시 이를 카운트하여 B2 EB 누적 레지스터(412)인 16비트 레지스터에 B2 EB 개수를 누적한다. 최대 에러값은 16(max) x 1s(8000프레임) = 128,000 이며 16비트 누적 레지스터를 이용한다.

B2 EB는 매 프레임마다 16비트 레지스터에 누적 저장되며 누적 저장시간은 50ms 주기이다. 감시제어장치가 누적 결과 값을 50ms마다 읽어간 후에는 16비트 누적 레지스터를 0으로 리셋시켜 초기화시킨다. 16비트 누적 레지스터(412)의 오버플로우 임계치는 디폴트로 "FF FF"로 하며, 감시제어에서 임의의 임계치를 설정할 수 있게 한다. 디폴트 임계치 오버플로우시, B2 EB 오버플로우 IRQ를 발생하며 누적 레지스터에는 최대치를 유지한다. B2 EB오버플로우 IRQ 발생시, B2 EB 오버플로우 플래그를 '로우'로 세트하며 감시제어가 읽어가면 자동 리셋에 의해 IRQ와 플래그는 '하이'로 리셋되고, 16비트 누적 카운터값은 0으로 리셋된다. 에러 발생시간(ES)은 1개 이상의 EB가 발생한 초단위 시간으로 정의한다.

MS-REI(Multiplex Section-Remote Error Indication) M1은 수신단에서 B2 에러드 블록을 카운트하여 송신단으로 보내주는 역할을 한다.

STM-16에서 M1바이트는 BIP-384(B2)에러가 인터리브드 비트 블록의 개념으로 표시된다. 즉, 전체 프레임에 대해서 BIP 계산된 B2바이트는 384비트인데, 각 비트를 하나의 인터리브드 비트 블록으로 간주하여 비트블록에 패리티 에러가 발생하면 이것을 하나의 비트블록 에러로 간주한다. 한 프레임에서 비트 블록 에러가 없으면 M1바이트는 0으로 되고, 모든 비트 블록이 에러이면 256("11111111")이 된다. 다른 방법으로는 STM-16에서 M1바이트는 인터리브드 비트블록의 에러를 BIP-24 에러 검출코드를 이용하여 0에서 16까지 카운트값이다.

도 4를 참조하면, B2 에러검출부(401)는 대국으로부터 수신된 현재 프레밍의 B2와 이전 프레임에서 계산되어 저장된 B2를 비교하여 에러를 검출하는데, 비트 대 비트로 서로 비교하여 에러 유무를 체크하므로 최대 384개의 에러가 나올 수 있다.

BIP에러 누적 카운터(411)는 B2에러 검출부(401)에서 검출된 BIP 에러를 누적하여 카운트하고, EB에러 누적 카운터(412)는 B2에러 검출부(401)에서 검출된 EB 에러를 누적하여 카운트한다. 앞서 설명한 바와 같이, B2에 의한 에러 표시는 BIP방식과 EB방식이 있으므로, BIP에러 누적 카운터(411)는 BIP방식에 따라 카운트하고, EB에러 누적 카운터(412)는 EB방식으로 카운트한다. 그리고 BIP 에러누적 카운터(411)와 EB 에러 누적 카운터(412)는 제어기로부터 입력되는 리셋신호에 따라 주기적으로 리셋된다. BIP에러누적 카운터(411)와 EB에러 누적 카운터(412)는 리셋되면 카운트값을 모두 0으로 하고 다시 카운트한다.

멀티플랙서(413)는 도시되지 않은 제어기로부터 입력된 BIP/EB 선택신호에 따라 BIP에러 누적 카운터(411)의 출력 혹은 EB에러 누적 카운터(412)의 출력 중 하나를 선택하여 출력하고, 병직렬 변환부(414)는 병렬 데이터를 직렬 데이터로 변환하여 송신측으로 출력한다. 이때 병직렬 변환부(414)로는 576K의 M1클럭(576K)이 입력되고, 제어기로부터 로드신호(m1_load) 및 인에이블신호(m1_en)가 입력된다.

D 플립플롭(415)은 M1클럭(576K)과 로드신호(m1_load)에 따라 M1인에이블신호(m1_enable)를 발생하여 송신측으로 전송한다.

이러한 구성의 동작을 도 5와 도 6의 타이밍도를 참조하여 좀더 살펴보면 다음과 같다.

도 5의 (가)는 동기식 프레임 구조에서 생성된 9개 로우를 나타낸 도면이고, (나)는 B2에러의 검출 타이밍도이며, (다)는 M1 리셋신호의 타이밍이다. 도 5의 (라)는 m1 로드신호(m1_load)의 타이밍이고, (마)는 M1 인에이블신호(m1_en)의 타이밍이다.

동기식 프레임 구조에서 오버헤드 및 데이터는 9개 행 단위로 구성되고, B2바이트는 다중화기 구간오버헤드에서 5번째 행에 있으므로, 도 5의 (나)와 같이 5번째 행을 찾아 검출하고, 검출이 완료된 후 리셋신호와 로드신호를 발생하고, 7번째행의 타이밍에 M1인 에이블신호를 발생한다.

그리고 M1생성부에서 M1다중화부측으로 전송되는 M1출력(m1_out), M1인에이블신호(m1_enable), M1클럭(m1_CLK)은 도 6에 도시된 바와 같이, M1인에이블신호가 1바이트 기간동안 로우일 때, M1클럭의 상승에지에 동기되어 8비트의 데이터들이 직렬로 전송된다. 도 6에서 (가)는 M1인에이블신호(m1_enable), (나)는 M1클럭(m1_CK), (다)는 직렬로 변환된 M1 데이터(m1_out)이다.

도 7은 본 발명에 따른 M1 바이트 다중화부를 도시한 블록도이고, 도 8은 본 발명에 따른 M1 바이트 다중화부를 설명하기 위한 타이밍도이다.

도 7을 참조하면, 직병렬 변환부(701)는 M1생성부로부터 수신된 데이터(m1_out), 인에이블신호(m1_enable), 클럭(m1_CLK)에 따라 M1 데이터를 병렬로 변환하여 출력하고, 병직렬 변환부(702)는 직병렬 변환부(701)가 출력하는 병렬 데이터를 송신기클럭에 따라 다시 직렬로 변환한다. 이때 직병렬 변환부(701)는 광수신 및 역다중화기의 제공 클럭에 따라 동작하나 병직렬 변환부(702)는 광송신 및 다중화기의 송신클럭에 따라 동작함에 유의해야 한다.

그리고 제어기로부터 a신호와 b신호가 멀티플랙서로 입력되는데, a신호는 Row(0)+Column(0)신호이고, b신호는 Row(4) + column(1) 신호이다. 즉, a신호는 0번째 열 위치에 대한 타이밍신호이고, b는 4번째 로우의 위치에 대한 타이밍신호이다.

D 플립플롭(706)은 M1인에이블신호와 송신클럭 및 b신호에 따라 선택신호를 발생하여 멀티플랙서(705)로 출력하고, 멀티플랙서(705)는 선택신호에 따라 a신호 혹은 b신호를 선택하여 병직렬 변환부(702)에 로드(load)신호로서 제공한다. 예컨대, 선택신호가 로우이면 멀티플랙서(705)는 a신호를 선택 출력하고, 하이이면 b신호를 선택 출력한다.

논리게이트(703)는 병직렬 변환부(702)와 m1 타임신호(m1_time)를 연산하여 멀티플랙서(704)에 출력하고, 멀티플랙서(704)는 다른 다중화된 데이터에 M1 타이밍에 맞춰 M1 데이터를 다중화한 후 다중화된 스트림을 대국측으로 송신한다.

도 8에서 (가)는 바이트단위의 로우(ROW) 데이터를 나타내고, (나)는 M1바이트의 위치를 나타내는 M1 위치 타이밍이다, (다)는 a신호(a-sig)의 타이밍을 나타내고, (라)는 b신호(b-sig)의 타이밍을 나타낸다.

이상에서 살펴 본 바와 같이 본 발명에 따른 대국 에러 처리장치는 상대국으로부터 수신된 B2 에러를 분석한 후, 그에 대응하는 M1 바이트를 발생하여 다시 대국측으로 전송하여주므로써 대국 에러를 용이하게 구현할 수 있는 효과가 있다. 특히 본 발명에서는 하드웨어를 사용하여 처리속도를 향상시킬 수 있다.

Claims (3)

1. 소정의 STM-n 프레임 포맷으로 다중화된 데이터를 광송신기를 통해 대국으로 전송하고, 대국으로부터 수신된 광신호를 광수신기에서 전기적인 신호로 변환한 후 역다중화하여 처리할 수 있도록 된 동기식 광전송장치에 있어서,

   상기 광수신기에 포함되어 상대측으로부터 수신되는 B2 바이트를 추출하여 B2에러를 검출하는 B2에러 검출수단;

   상기 광수신기에 포함되며, 상기 B2에러 검출수단에서 검출된 B2에러에 따라 M1 바이트를 생성하는 M1 생성수단; 및

   상기 광송신기에 포함되며, 상기 M1 생성수단으로부터 입력된 M1 바이트를 STM-n 프레임의 다중화기 구간오버헤드의 M1 위치에 다중화시키는 M1 다중화수단을 구비하는 것을 특징으로 하는 동기식 광전송장치에서 대국에러 처리장치.
2. 제1항에 있어서, 상기 M1 생성수단은 상기 검출된 B2에러에서 BIP 에러를 누적 카운트하는 BIP 에러 누적 카운터(411); 상기 검출된 B2에러에서 EB 에러를 누적 카운트하는 EB 에러 누적 카운터(412); 선택신호에 따라 상기 BIP 에러 누적 카운터의 출력 혹은 상기 EB에러 누적 카운터의 출력중 하나를 선택하는 멀티플랙서(413); 상기 멀티플랙서의 출력을 직렬로 변환하는 병직렬 변환부(414); 및 M1클럭, M1로드신호, M1인에이블신호에 따라 M1 송신 인에이블신호를 발생하는 디플립플롭(415)을 구비한 것을 특징으로 하는 동기식 광전송장치에서 대국에러 처리장치.
3. 제1항에 있어서, 상기 M1 다중화수단은 상기 M1생성수단으로부터 M1 바이트를 입력받아 병렬로 변환하는 직병렬 변환부(701); 상기 직병렬 변환부로부터 입력되는 병렬 데이터를 송신클럭에 따라 직렬로 변환하는 병직렬 변환부(702); 송신클럭과 M1인에이블신호와 b신호에 따라 선택신호를 발생하는 D플립플롭(706); 상기 D플립플롭의 선택신호에 따라 a신호 혹은 b신호중 하나를 선택하여 상기 병직렬 변환부(702)로 출력하는 멀티플랙서(705); 및 상기 병직렬 변환부의 출력을 M1 타이밍에 맞춰 출력하는 논리게이트(703)를 포함하는 것을 특징으로 하는 동기식 광전송장치에서 대국에러 처리장치.