KR19990056939A

KR19990056939A - Atm셀 구조 복구방법

Info

Publication number: KR19990056939A
Application number: KR1019970076972A
Authority: KR
Inventors: 송대호
Original assignee: 유기범; 대우통신 주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 1999-07-15
Also published as: KR100255812B1

Abstract

본 발명은 ATM 셀 구조 복구방법에 관한 것으로서, ATM 셀의 3번째 워드의 하위 바이트로부터, 27번째 워드의 상위 바이트 까지의 바이트를 모두 한 바이트씩 하향으로 이동시키는 단계 및 ATM 셀의 3번째 워드의 하위 바이트를 모두 논리값 '0'으로 채우는 단계로 이루어지며, 본 발명에 따른 방법을 사용하면, ATM 셀에 기반을 둔 디지털 신호를 처리하는 과정에서, ATM 셀의 구조가 변경되었을 때, ATM 셀의 표준구조로 복구시켜 줄 수 있으므로, 이후의 ATM 셀 처리가 용이해지는 효과가 있다.

Description

ＡＴＭ셀 구조 복구방법(Method of recovering ATM cell structure)

본 발명은 변형된 구조의 ATM 셀을 표준구조의 ATM 셀로 복구시켜 주는 ATM 셀 구조 복구방법에 관한 것으로서, 특히 수요 밀집형 광 가입자 전송장치(Fiber Loop Carrier-Curb System:이하 FLC-C 시스템이라 한다.)에 사용되며, ATM 셀 기반의 전기적 디지털 신호를 입력받아 다중화하고, 통신상태의 점검을 위한 각종 처리를 한 후, 전기적 신호를 광 신호로 변환시켜 광 케이블을 통하여 전송하는 장치인 광 송수신 장치(Optical Transmit/Receive Unit:이하 OTRU라 한다.)에 있어서, 다중화기에 의하여 다중화된 ATM 셀 기반의 신호가 표준 ATM 셀 구조와 다르게 되는 경우, 표준 구조로 다시 변환시켜 주는 ATM 셀 구조 복구방법에 관한 것이다.

종래에는 OTRU의 다중화기에 의하여 다중화된 디지털 신호가 변형된 구조의 ATM 셀을 가지고 있었으므로, 다중화기와 연결되는 장치의 설계가 불편한 문제점이 있었다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, ATM 셀의 구조가 표준구조와 달라져 있는 경우, 다음 단계의 ATM 셀 처리가 용이하게 하기 위하여, 변형된 구조의 ATM 셀을 표준구조의 ATM 셀로 복구시켜 주는 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 ATM 셀 구조 복구방법은 ATM 셀의 3번째 워드의 하위 바이트로부터, 27번째 워드의 상위 바이트 까지의 바이트를 모두 한 바이트씩 하향으로 이동시키는 단계; 및 ATM 셀의 3번째 워드의 하위 바이트를 모두 논리값 '0'으로 채우는 단계를 포함하는 것을 특징으로 한다.

도 1은 FLC-C 시스템의 구성도,

도 2는 OTRU의 구조도,

도 3은 표준 ATM 셀의 구조도,

도 4는 ATM 셀 구조 복구동작도이다.

도 1은 FLC-C 시스템의 구성도로서, 홈 쇼핑, 게임, 영화 등 각종의 서비스를 제공하는 서비스 제공자들(130)은 ATM 교환기(100)와 FLC-C 시스템(200)을 통해서, 이 서비스들을 요구하는 광 가입자들(140)과 서로 연결된다.

FLC-C 시스템(200)은 전화국에 설치되어, PSTN(110)과 접속되는 DS1(E) 신호와 광대역 교환망측에서 전달되는 ATM에 기반을 둔 광대역 신호를 접속하고, 동기식 디지털 계위로 통합, 다중화한 후, 대국 장치인 ONU(220)로 광전송하는 기능 및 그 역기능을 수행하는 장치인 HDT(210) 및 아파트 단지와 같은 주거 밀집 지역의 분배소에 설치되어, HDT(210)에서 수신한 광 신호에서 각 가입자 신호를 서비스에 따라 분리하여 가입자에게 제공하는 기능과 그 역기능을 수행하는 장치인 ONU(220)로 구성되는 FTTC(Fiber To The Curb) 방식의 서비스 전송 플랫폼이다. FLC-C 시스템(200)은 HDT(210)에서 ONU(220) 까지는 광 선로(230)를 통해 서비스에 관련된 데이터를 전송하며, ONU(220)에서 각각의 가입자들(140)까지는 기존의 전화선(150)을 통해 표준의 전화서비스와 디지털 서비스를 전송한다.

HDT(210)는 ATM 교환기(100)로부터 155.52 Mbps의 전송률을 갖는 4개의 STM-1(Synchronous Transport Module-1) 신호를 수신하여, STM-1 신호에 포함되어 있는 오버헤드를 처리하고, ATM 셀을 추출하는 ATRU(211), ATM 셀의 전송통로인 셀 버스(213), HDT(210)와 ONU(220) 사이의 접속을 담당하는 OTRU(212) 등으로 구성되며, PSTN(110)으로부터 DS1, DS1E 신호를 접속하고, ATM 교환기(100)로부터 디지털 영상서비스를 접속하는데, 디지털 영상 서비스 신호 접속은 ATM을 기반으로 하는 STM-1에 의해 이루어지고, ONU(220)로의 전송시에 ATM 셀은 해당 STM-4에 재배치 및 다중화된다.

ONU(220)는 HDT(210)에서 수신한 STM-4 광 신호로부터, 각 가입자 신호를 서비스에 따라 분리하여 가입자들(140)에게 제공하는 동작과 그 역동작을 수행하며, EMS(120:Element Management System)는 운용자 터미널로서, TMN(Telecommunication Management System) 방식에 따라 고장, 과금, 구성, 성능 및 보안관리 등의 기능을 수행하는 장치이다.

도 2는 본 발명에 따른 OTRU(212)의 구성도로서, 셀 버스 스위칭을 사용하여 OTRU(212) 와 ATM 셀 버스(213)를 접속시키는 동작을 수행하며, 총 8개의 셀 버스 스위칭부(311)로 구성되는 셀 버스 접속부(310), 셀 버스 접속부(310)로부터 전송되는 155.52Mbps의 UTOPIA(Universal Test and Operations PHY Interface for ATM) 레벨1 신호 4개를 4:1로 다중화하여 622.08Mbps의 UTOPIA 레벨2 신호로서 ATM/UNI부(340)로 전송하는 다중화기와 주소 지정부(330)가 ATM/UNI부(340)로부터 전송되는 UTOPIA 레벨2 신호 가운데서 ATM 셀의 가상 경로 식별자(VPI) 값을 통하여 포트의 주소를 정하면, 해당 UTOPIA 레벨1 신호 4개중 하나의 신호가 주소가 정해진 포트로 전송됨으로서 역 다중화하는 역 다중화기로 구성되는 2개의 다중/역다중화부(320), 다중/역다중화부(320)의 역 다중화기에 포트 주소를 지정하여, 해당하는 ATM 셀들을 전송하도록 제어하는 장치로서, ATM/UNI부(340)로부터 UTOPIA 레벨2 신호 셀들의 VPI를 번역하여 역 다중화기의 포트 주소를 지정해주는 주소 지정부(330), 클럭 처리부(350)로부터 8비트 데이터 버스를 통하여 전송된 STM-4c급 신호를 16비트 데이터 버스를 통하여 UTOPIA 레벨2 신호로 변환하여, ATM 셀 레벨로 데이터를 주소 지정부(330)로 전송하는 2개의 ATM/UNI부(340), 클럭 공급부(301)로부터 공급되는 19.44Mhz의 클럭을 이용하여, 77.76Mhz의 클럭을 생성하여 ATM/UNI부(340) 내의 주요 클럭을 공급하는 클럭 합성부(351)와 병렬신호와 직렬신호간의 변환을 행하는 병렬/직렬 신호변환부(352) 및 수신된 신호로부터 원래의 클럭을 복원시키는 클럭 복원부(353)로 이루어지는 2개의 클럭 처리부(350), 광 송신시에는 전/광 변환을 행하고 광 수신시에는 광/전 변환을 행하는 광 송수신부(360), 셀 버스 접속부(310)는 25.92Mhz의 클럭전송률을 가지며, 다중/역다중화부(320)의 역 다중화기는 25Mhz의 클럭전송률을 가지므로, 이 두 장치가 서로 올바로 데이터를 주고 받을 수 있게 해주는 장치인 FIFO(First Input First Output)부(370), 프로세서간 직렬 통신을 수행하는 IPC 통신부(381), MC68302 16 비트 마이크로 프로세서(382), 해당 OTRU(212)의 동작 프로그램을 영구 저장하고 있는 ROM(383) 및 OTRU(212)가 동작하기 시작하면, ROM에 있는 동작 프로그램을 옮겨와서 프로그램이 수행되는 RAM(384)으로 구성되어, 각 소자(Device)들의 제어, 경보, 감시, 관리기능을 수행하는 마이크로 프로세서부(380) 및 OTRU(212)에 전원을 공급하거나 전원의 장애를 검출하는 동작을 하는 전원 및 전원장애 검출부(390)로 구성된다.

도 3은 표준 ATM 셀의 구조도로서 총 27개의 워드(16 비트)의 크기를 가지며, 1번째 워드로부터 3번째 워드는 데이터 전송의 정상성을 점검하기 위하여 사용되는 오버헤드이며, 나머지 워드들은 유료부하 데이터이다.

그러나 도 2의 다중/역다중화부(320)에 포함되어 있는 다중화기가 셀 버스 접속부(310)로부터 입력되는 155.52Mhz의 UTOPIA(Universal Test & Operations PHY Interface for ATM) 레벨1 데이터 신호 4개를 하나로 다중화하여, 16비트의 데이터 버스를 통해 ATM/UNI부(340)로 전송할 때, ATM 구조가 변화게 된다. 즉 ATM 표준 구조는 3번 워드의 하위 바이트(510)에 HCS(Header Check Sequence)가 위치하고 27번 워드의 하위 바이트(520)에는 유료부하가 위치하여야 하지만, 이 HCS 바이트가 27번 워드의 하위 바이트(520)에 위치하게 된다.

도 4는 변경된 ATM 셀 구조의 복구동작에 관한 흐름도로서, 위치가 바뀌어진 바이트들을 제위치로 이동시키는 바이트 이동 과정(S410) 및 HCS 바이트를 채워 넣는 HCS 삽입 단계(단계 S420)로 이루어 진다.

바이트 이동 과정(S410)은 먼저 이동에 관계할 현재의 워드번호(n)를 27로 설정하는 단계(단계 S411), n번째 워드의 상위 바이트를 n번째 워드의 하위 바이트로 이동시키는 단계(단계 S412), n-1번째 워드의 하위 바이트를 n번째 워드의 상위 바이트로 이동시키는 단계(단계 S413), 현재의 워드번호 n을 검사하는 단계(단계 S414) 및 단계 S414에서의 판단 결과 n이 4가 아니라면, n을 1만큼 감소시키고, 다시 단계 S412로 진행하는 단계(단계 S415)로 이루어진다.

만일 상기의 단계 S414의 검사 결과 n이 4라면, 3번째 워드의 하위 바이트의 모든 비트를 논리값 "0"으로 채우는 HCS 삽입 단계(단계 S420)로 진행하고, ATM 셀 복구 과정을 종료(단계 S430)하는데, HCS 삽입 단계(단계 S420)에서, 3번째 워드의 하위 바이트의 모든 비트를 논리값 "0"으로 채우는 이유는, HCS는 헤더 에러를 검사하는 정보를 담고 있는 비트들로서, 정상인 경우에는 "0"이기 때문이다.

본 발명에 따른 방법을 사용하면, ATM 셀에 기반을 둔 신호를 처리하는 과정에서, ATM 셀의 구조가 변경되었을 때, ATM 셀의 표준구조로 복구시켜 줄 수 있으므로, 이후의 ATM 셀 처리가 용이해지는 효과가 있다.

Claims

ATM 셀의 3번째 워드의 하위 바이트로부터, 27번째 워드의 상위 바이트 까지의 바이트를 모두 한 바이트씩 하향으로 이동시키는 단계; 및

ATM 셀의 3번째 워드의 하위 바이트를 모두 논리값 '0'으로 채우는 단계를 포함하는 것을 특징으로 하는 ATM 셀 구조 복구방법.