KR19990056803A - Row / Column Selection Circuit - Google Patents
Row / Column Selection Circuit Download PDFInfo
- Publication number
- KR19990056803A KR19990056803A KR1019970076821A KR19970076821A KR19990056803A KR 19990056803 A KR19990056803 A KR 19990056803A KR 1019970076821 A KR1019970076821 A KR 1019970076821A KR 19970076821 A KR19970076821 A KR 19970076821A KR 19990056803 A KR19990056803 A KR 19990056803A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- signal
- row
- selector
- column
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
Abstract
본 발명은 로우/컬럼 선택 회로에 관한 것으로 특히, 하나의 퓨즈를 이용하여 로우 또는 컬럼 페일시 리던던트 워드라인 또는 리던던트 컬럼라인을 선택할 수 있도록 함으로써 어느 한 쪽의 집중적인 페일 발생시에도 다른 한쪽의퓨즈를 이용할 수 있도록 하여 전체적인 리페어 양품율(yield)을 향상시키도록 함을 목적으로 한다. 이러한 목적의 본 발명은 리페어 여부를 선택하는 리던던시 선택부(210)와, 이 리던던시 선택부(210)의 출력 신호를 입력으로 퓨즈 커팅 여부에 따른 신호와 입력 어드레스(ADD0∼ADD6)를 비교하는 퓨즈 롬(221∼227)과, 리페어시 로우 또는 컬럼 선택 여부를 결정하는 로우/컬럼 선택부(240)와, 이 로우/컬럼 선택부(240)의 퓨즈 커팅에 따라 로우 또는 컬럼중 하나는 노말 모드로 동작시키기 위한 신호를 출력하고 로우 또는 컬럼중 다른 하나는 상기 퓨즈 롬(221∼227)의 출력 신호(FUSEAX0∼FUSEAX6)를 논리 연산함에 의해 노말 모드 또는 리던던시 모드로 동작시키기 위한 신호를 출력하는 경로 선택부(230)로 구성함을 특징으로 한다.The present invention relates to a row / column selection circuit. In particular, one fuse can be used to select a row word or a redundant word line or a redundant column line so that the fuse of the other side can be eliminated in the event of intensive failure of one. It is intended to improve the overall repair yield by making it available. The present invention for this purpose is a redundancy selector 210 for selecting whether to repair and the output signal of the redundancy selector 210, the fuse according to whether or not the fuse cutting signal and the input address (ADD0 ~ ADD6) ROMs 221 to 227, a row / column selector 240 that determines whether to select a row or a column at the time of repair, and one of the rows or columns is in normal mode according to the fuse cutting of the row / column selector 240. A path for outputting a signal for operating in a normal mode or a redundancy mode by performing a logic operation on the output signals FUSEAX0 to FUSEAX6 of the fuse ROMs 221 to 227. Characterized by the selection unit 230.
Description
본 발명은 반도체 메모리 소자에 관한 것으로 특히, 리페어 회로에 있어서 로우/컬럼 선택 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor memory devices, and more particularly to a row / column selection circuit in a repair circuit.
도1 은 종래의 로우/컬럼 선택 회로도로서 이에 도시된 바와 같이, 리페어(repair) 여부에 따라 퓨즈(114)의 커팅 여부가 결정되며 신호(PWRUPb)(FUSE)를 출력하는 리던던시 선택부(110)와, 내부의 퓨즈의 커팅 여부가 결정되며 상기 신호(PWRUPb)에 의한 신호와 어드레스(ADD0∼ADD6)를 각기 비교하는 퓨즈 롬(121∼126)과, 이 퓨즈 롬(121∼126)의 출력 신호(FUSEAX0∼FUSEAX6)와 상기 리던던시 선택부(110)의 출력신호(FUSE)를 논리 조합하여 로우 선택을 위한 신호(RDEN)를 출력하는 경로 선택부(130)으로 구성된다.1 is a conventional row / column selection circuit diagram. As shown in FIG. 1, the redundancy selector 110 determines whether the fuse 114 is cut or not, and outputs a signal PWRUPb FUSE according to whether or not a repair is performed. A fuse ROM 121 to 126 for determining whether the internal fuse is cut and comparing the signal according to the signal PWRUPb with the addresses ADD0 to ADD6, and the output signal of the fuse ROM 121 to 126, respectively. And a path selector 130 that logically combines FUSEAX0 to FUSEAX6 and the output signal FUSE of the redundancy selector 110 to output a signal RDEN for row selection.
상기 리던던시 선택부(110)는 파워업신호(PWRUP)가 인가된 인버터(111)의 출력단자를 소스에 전원 전압이 인가된 피모스 트랜지스터(112)의 게이트에 접속하고 그 피모스 트랜지스터(112)와 병렬 접속된 피모스 트랜지스터(113)의 게이트에 출력 단자가 접속된 인버터(115)의 입력 단자를 상기 피모스 트랜지스터(112)(113)의 드레인에 공통 접속하여 그 공통 접속점을 퓨즈(114)를 통해 접지함과 동시에 퓨즈 신호(FUSE)를 발생시키고 상기 인버터(111)(115)의 출력 단자에 입력단자에 접속된 노아 게이트(116)의 출력 단자를 인버터(117)을 통해 퓨즈 롬(121∼117)의 입력 단자(PWRUPb)에 공통 접속하여 리페어 여부에 따라 상기 퓨즈(114)의 커팅 여부가 결정되도록 구성된다.The redundancy selector 110 connects an output terminal of the inverter 111 to which the power-up signal PWRUP is applied to a gate of the PMOS transistor 112 to which a power supply voltage is applied to a source, and the PMOS transistor 112 And an input terminal of the inverter 115 having an output terminal connected to a gate of the PMOS transistor 113 connected in parallel to the drain of the PMOS transistors 112 and 113, and the common connection point is connected to the fuse 114. The fuse terminal F121 generates ground and a fuse signal FUSE and outputs the output terminal of the NOA gate 116 connected to the input terminal to the output terminals of the inverters 111 and 115 through the inverter 117. A common connection is made to the input terminal PWRUPb of ˜117 so as to determine whether or not the fuse 114 is to be cut or not according to the repair.
상기 퓨즈 롬(121∼126)은 리페어시 내부 퓨즈의 커팅 여부가 결정되며 리던던시 선택부(110)의 출력 신호(PWRUPb)에 의한 퓨즈 커팅 여부에 따른 신호와 어드레스(ADD0∼ADD6)를 각기 비교하는 동작을 수행하도록 구성된다.The fuse ROMs 121 to 126 determine whether the internal fuses are cut at the time of repair, and compare the signals ADD0 to ADD6 with signals according to whether the fuses are cut by the output signal PWRUPb of the redundancy selector 110. Configured to perform the operation.
상기 경로 선택부(130)는 퓨즈 롬(125∼127)의 출력 신호(FUSEAX4∼FUSEAX6)를 낸딩하는 낸드 게이트(131)와, 퓨즈 롬(122∼124)의 출력 신호(FUSEAX1∼FUSEAX4)를 낸딩하는 낸드 게이트(132)와, 상기 낸드 게이트(132)의 출력 신호를 노아링하는 노아 게이트(133)와, 리던던시 선택부(110)의 출력신호(FUSE)와 퓨즈 롬(121)의 출력 신호(FUSEAX0)를 낸딩하는 낸드 게이트(134)와, 이 낸드 게이트(134)의 출력 신호를 반전하는 인버터(135)와, 이 인버터(135)의 출력 신호와 상기 노아 게이트(133)의 출력 신호를 낸딩하여 로우 선택을 위한 신호(RDEN)를 출력하는 낸드 게이트(136)로 구성된다.The path selector 130 may nand the output signals FUSEAX4 to FUSEAX6 of the fuse ROMs 125 to 127, and output signals FUSEAX1 to FUSEAX4 of the fuse ROMs 122 to 124. The NAND gate 132, the NOR gate 133 that rings the output signal of the NAND gate 132, the output signal FUSE of the redundancy selector 110, and the output signal of the fuse ROM 121 ( NAND gate 134 to NAND FUSEAX0, an inverter 135 for inverting the output signal of this NAND gate 134, an output signal of this inverter 135, and an output signal of the NOA gate 133 NAND gate 136 outputs a signal RDEN for row selection.
이와같은 종래 회로의 동작 과정을 설명하면 다음과 같다.Referring to the operation of the conventional circuit as follows.
먼저, 로우 라인에 대해 설명하면, 칩 리페어를 하지 않는 경우 리던던시 선택부(110)에서 퓨즈(114)를 커팅하지 않는다.First, the low line will be described. When the chip repair is not performed, the redundancy selector 110 does not cut the fuse 114.
이때, 리던던시 선택부(110)는 파워 업 신호(PWRUP)의 상관없이 퓨즈 신호(FUSE)가 로우 상태를 유지한다.In this case, the redundancy selector 110 maintains the fuse signal FUSE low regardless of the power-up signal PWRUP.
따라서, 경로 선택부(130)는 낸드 게이트(134)의 출력 신호가 하이가 되어 인버터(135)에서 로우로 반전됨으로 낸드 게이트(136)의 출력 신호(RDEN)가 하이 상태를 유지하여 항상 노말 경로로 동작한다.Therefore, since the output signal of the NAND gate 134 becomes high and is inverted to low in the inverter 135, the path selector 130 maintains a high state at all times because the output signal RDEN of the NAND gate 136 remains high. It works.
만일, 칩 리페어가 필요한 경우 리던던시 선택부(110)에서 퓨즈(114)를 커팅하며 파워업 신호(PWRUP)가 액티브되어 인버터(111)에서 로우로 반전되면 피모스 트랜지스터(112)가 턴온되어 퓨즈 신호(FUSE)는 하이가 되고 그 하이인 퓨즈 신호(FUSE)가 인버터(115)에서 로우로 반전되어 피모스 트랜지스터(113)의 게이트에 인가된다.If chip repair is required, when the fuse 114 is cut by the redundancy selector 110 and the power-up signal PWRUP is activated and turned low in the inverter 111, the PMOS transistor 112 is turned on and the fuse signal is turned on. FUSE goes high and the fuse signal FUSE that is high is inverted low in the inverter 115 and applied to the gate of the PMOS transistor 113.
이때, 피모스 트랜지스터(112)(113)의 턴온에 의해 퓨즈 신호(FUSE)가 하이 상태를 유지하여 인버터(115)의 출력 신호가 로우 상태를 유지함으로 인버터(111)(115)의 로우인 출력 신호를 입력받은 노아 게이트(116)의 출력 신호가 하이가 되고 그 하이 신호는 인버터(117)에서 로우로 반전되어 퓨즈 롬(121∼127)의 입력 단자(PWRUPb)로 인가된다.At this time, the fuse signal FUSE remains high due to the turn-on of the PMOS transistors 112 and 113, and the output signal of the inverter 115 remains low, thereby outputting low of the inverters 111 and 115. The output signal of the NOR gate 116 receiving the signal becomes high and the high signal is inverted low in the inverter 117 and applied to the input terminal PWRUPb of the fuse ROMs 121 to 127.
그리고, 퓨즈 롬(121∼127)은 내부 퓨즈의 커팅 여부가 결정되는데, 그 내부 퓨즈의 커팅 상태에 따른 신호신호와 어드레스(ADD0∼ADD6)를 비교하여 그 비교 결과를 경로 선택부(130)에 출력한다.The fuse ROMs 121 to 127 determine whether the internal fuses are cut. The signal signals corresponding to the cutting states of the internal fuses and the addresses ADD0 to ADD6 are compared to the path selector 130. Output
이때, 경로 선택부(130)는 퓨즈 롬(121∼127)의 출력 신호(FUSEAX0∼FUSEAX6)와 리던던시 선택부(110)의 하이인 출력 신호(FUSE)를 낸드 게이트(131)(132)(134) (136), 노아 게이트(133) 및 인버터(135)에서 논리 연산하여 로우 선택 신호(RDEN)를 출력한다.At this time, the path selector 130 outputs the output signals FUSEAX0 to FUSEAX6 of the fuse ROMs 121 to 127 and the output signal FUSE that is high of the redundancy selector 110 to the NAND gates 131, 132, and 134. 136, the NOA gate 133, and the inverter 135 perform a logic operation to output a row select signal RDEN.
따라서, 경로 선택부(130)는 퓨즈 롬(121∼127)에 입력되는 어드레스(ADD0∼ADD6)가 퓨즈 커팅에 따른 신호와 서로 다른 경우 로우 디코더 인에이블을 위한 출력 신호(RDEN)를 하이로 출력 하여 노말 경로로 동작시킨다.Accordingly, the path selector 130 outputs the output signal RDEN for the low decoder enable to be high when the addresses ADD0 to ADD6 input to the fuse ROMs 121 to 127 are different from the signals according to the fuse cutting. To operate the normal path.
반대로, 퓨즈 롬(121∼127)에 입력되는 어드레스(ADD0∼ADD6)와 퓨즈 커팅에 따른 신호가 동일한 경우 경로 선택부(130)의 출력 신호(RDEN)가 로우되어 노말 경로를 막고 리던던트 워드라인 드라이버 인에이블 신호(RWLDEN)가 하이가 되면서 리던던트 워드 라인이 선택된다.On the contrary, when the addresses ADD0 to ADD6 input to the fuse ROMs 121 to 127 and the signal according to the fuse cutting are the same, the output signal RDEN of the path selector 130 becomes low to block the normal path and to provide a redundant word line driver. As the enable signal RWLDEN goes high, the redundant word line is selected.
한편, 컬럼 라인도 로우 라인과 동일한 동작을 수행하며 퓨즈 커팅에 따른 신호와 입력 어드레스가 서로 다른 경우에는 컬럼 선택 신호(YSELEN)가 하이가 되어 노말 경로로 동작시키며 만일, 퓨즈 커팅과 동일한 어드레스가 입력되면 리던던트 컬럼 선택 인에이블 신호(RTSELEN)가 하이가 되면서 리던던트 컬럼 라인이 선택된다.On the other hand, the column line performs the same operation as that of the low line. If the signal and the input address according to the fuse cutting are different from each other, the column select signal YSELEN becomes high and operates as a normal path. When the redundant column select enable signal RTSELEN becomes high, the redundant column line is selected.
그러나, 종래에는 로우 퓨즈는 로우 라인쪽만을 담당하고 컬럼 퓨즈는 컬럼 라인쪽만을 담당함으로 로우 라인과 컬럼 라인은 각기 할당된 퓨즈 이상의 리페어가 불가능하여 불량 처리하여야 하는 문제점이 있다.However, in the related art, since the low fuse is only responsible for the low line side and the column fuse is only responsible for the column line side, the low line and the column line cannot be repaired more than the allocated fuses, and thus there is a problem in that the defective processing must be performed.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 하나의 퓨즈를 이용하여 로우 또는 컬럼 페일시 리던던트 워드라인 또는 리던던트 컬럼라인을 선택할 수 있도록 함으로써 어느 한 쪽의 집중적인 페일 발생시에도 다른 한쪽의퓨즈를 이용할 수 있도록 하여 전체적인 리페어 양품율(yield)을 향상시키도록 창안한 로우/컬럼 선택 회로를 제공함에 목적이 있다.Accordingly, the present invention allows the use of one fuse to select a row word or a redundant word line or a redundant column line using one fuse to utilize the other fuse in the event of intensive failure of one. The purpose is to provide a row / column selection circuit designed to improve the overall repair yield.
도 1은 종래 기술을 보인 회로도.1 is a circuit diagram showing a prior art.
도 2는 본 발명의 실시예를 보인 회로도.2 is a circuit diagram showing an embodiment of the present invention.
* 도면의 주요부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
210 : 리던던시 선택부 221∼227 : 퓨즈 롬210: redundancy selector 221 to 227: fuse ROM
230 : 경로 선택부 240 : 로우/컬럼 선택부230: path selector 240: row / column selector
본 발명은 상기의 목적을 달성하기 위하여 리던던시 선택부, 복수개의 퓨즈 롬를 구비한 리페어 회로에 있어서, 리페어시 로우 또는 컬럼 선택 여부를 결정하는 로우/컬럼 선택부와, 이 로우/컬럼 선택부의 퓨즈 커팅에 따라 로우 또는 컬럼중 하나는 노말 모드로 동작시키기 위한 신호를 출력하고 로우 또는 컬럼중 다른 하나는 상기 복수개의 퓨즈 롬의 출력 신호를 논리 연산에 의해 노말 모드 또는 리던던시 모드로 동작시키기 위한 신호를 출력하는 경로 선택부를 포함하여 구성함을 특징으로 한다.The present invention provides a redundancy selector, a repair circuit having a plurality of fuse ROMs, a row / column selector for determining whether to select a row or a column during repair, and fuse cutting of the row / column selector. According to one of the rows or columns output a signal for operating in the normal mode, the other of the rows or columns output a signal for operating the output signal of the plurality of fuse ROM in the normal mode or redundancy mode by a logic operation It comprises a configuration including a path selection unit to.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도2 는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 종래의 도1 에 도시된 바와 동일하게 리던던시 선택부(210), 퓨즈 롬(221∼227) 및 경로 선택부(230)를 구비하고 리페어시 로우 또는 컬럼 선택 여부에 따라 퓨즈의 커팅 여부가 결정되며 파워업 신호(PWRUP)의 반전 신호가 액티브되면 상기 경로 선택부(230)의 출력 신호(YSELEN)의 레벨을 결정하는 로우/컬럼 선택부(240)를 포함하여 구성한다.2 is a block diagram showing an embodiment of the present invention, as shown in FIG. 1, the redundancy selector 210, fuse ROMs 221 to 227, and the path selector 230 in the same manner as shown in FIG. And cutting the fuse according to whether a row or a column is selected during repair, and a row for determining the level of the output signal YSELEN of the path selector 230 when the inverted signal of the power-up signal PWRUP is activated. It comprises a / column selection unit 240.
상기 경로 선택부(230)는 퓨즈 롬(225∼227)의 출력 신호(FUSEAX4∼FUSEAX6)를 낸딩하는 낸드 게이트(231)와, 퓨즈 롬(222∼224)의 출력 신호(FUSEAX1∼FUSEAX4)를 낸딩하는 낸드 게이트(232)와, 상기 낸드 게이트(232)의 출력 신호를 노아링하는 노아 게이트(233)와, 리던던시 선택부(210)의 출력신호(FUSE)와 퓨즈 롬(221)의 출력 신호(FUSEAX0)를 낸딩하는 낸드 게이트(234)와, 이 낸드 게이트(234)의 출력 신호를 반전하는 인버터(235)와, 이 인버터(235)의 출력 신호와 상기 노아 게이트(233)의 출력 신호 및 로우/컬럼 선택 신호(RCSF)를 낸딩하여 로우 선택을 위한 신호(RDEN)를 출력하는 낸드 게이트(236)와, 상기 노아 게이트(233)의 출력 신호와 로우/컬럼 선택부(240)의 출력 신호(RCSF)를 낸딩하여 컬럼 선택을 위한 신호(YSELEN)를 출력하는 낸드 게이트(237)로 구성한다.The path selector 230 may nand the output signals FUSEAX4 to FUSEAX6 of the fuse ROMs 225 to 227, and output signals FUSEAX1 to FUSEAX4 of the fuse ROMs 222 to 224. The NAND gate 232, the NOR gate 233 that rings the output signal of the NAND gate 232, the output signal FUSE of the redundancy selector 210, and the output signal of the fuse ROM 221 ( A NAND gate 234 to NAND FUSEAX0, an inverter 235 that inverts the output signal of the NAND gate 234, an output signal of the inverter 235, an output signal of the NOA gate 233, and a row A NAND gate 236 for outputting a signal RDEN for row selection by NAND / column selection signal RCSF, an output signal of the noah gate 233 and an output signal of the row / column selection unit 240 ( The NAND gate 237 outputs a signal YSELEN for column selection by NAND.
상기 로우/컬럼 선택부(240)는 소스에 전원 전압이 인가된 피모스 트랜지스터(241)의 게이트에 리던던시 선택부(210)에서 출력된 파워업신호(PWRUP)의 반전 신호를 접속하고 그 피모스 트랜지스터(241)와 병렬 접속된 피모스 트랜지스터(242)의 게이트 및 경로 선택부(230)의 낸드 게이트(236)의 입력단자에 출력 단자가 접속된 인버터(244)의 입력 단자를 상기 피모스 트랜지스터(241)(242)의 드레인에 공통 접속하여 그 공통 접속점을 퓨즈(243)를 통해 접지함과 동시에 로우/컬럼 선택 신호(RCSF)를 발생시키도록 구성하여 리페어시 로우/컬럼 선택 여부에 따라 상기 퓨즈(243)의 커팅 여부를 결정한다.The row / column selector 240 connects an inverted signal of the power-up signal PWRUP output from the redundancy selector 210 to a gate of a PMOS transistor 241 to which a power supply voltage is applied to a source, and the PMOS is connected to the gate of the PMOS transistor 241. An input terminal of an inverter 244 having an output terminal connected to an input terminal of a gate of the PMOS transistor 242 and a NAND gate 236 of the path selector 230 connected in parallel with the transistor 241 is connected to the PMOS transistor. The common connection point is connected to the drains of (241) and (242), the common connection point is grounded through the fuse 243, and the low / column selection signal (RCSF) is generated at the time of repair. It is determined whether the fuse 243 is cut.
상기에서 로우 선택시 퓨즈(243)를 커팅하지 않고 컬럼 선택시 상기 퓨즈(243)를 커팅한다.The fuse 243 is cut when the column is selected without cutting the fuse 243 when the row is selected.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the embodiment of the present invention configured as described above are as follows.
칩에 페일(fail)이 발생하여 리페어를 하는 경우 로우 퓨즈로 사용할 것인지 또는 컬럼 퓨즈로 사용할 것인지를 로우/컬럼 선택부(240)에 구비된 퓨즈(243)의 커팅 여부에 의해 결정한다.When a failure occurs in a chip and a repair is performed, whether a fuse is used as a low fuse or a column fuse is determined by cutting the fuse 243 provided in the row / column selector 240.
먼저, 로우 퓨즈로 사용하는 경우 퓨즈(243)를 커팅하지 않으므로 로우/컬럼 선택부(240)는 로우/컬럼 선택 신호(RCSF)를 로우로 출력하여 경로 선택부(230)는 낸드 게이트(237)의 출력 신호(YSELEN)가 하이 상태가 된다.First, since the fuse 243 is not cut when used as a low fuse, the row / column selector 240 outputs the low / column select signal RCSF to low so that the path selector 230 may use the NAND gate 237. Output signal YSELEN goes high.
이에 따라, 컬럼 라인쪽은 노말 모드로 동작하게 된다.Accordingly, the column line side is operated in the normal mode.
이때, 리던던시 선택부(210)에서 퓨즈(214)를 커팅하며 파워업 신호(PWRUP)가 액티브되어 인버터(211)에서 로우로 반전되면 피모스 트랜지스터(212)가 턴온되어 퓨즈 신호(FUSE)는 하이가 되고 그 하이인 퓨즈 신호(FUSE)가 인버터(215)에서 로우로 반전되어 피모스 트랜지스터(213)의 게이트에 인가된다.In this case, when the redundancy selector 210 cuts the fuse 214 and the power-up signal PWRUP is activated and inverted low in the inverter 211, the PMOS transistor 212 is turned on and the fuse signal FUSE becomes high. And the high fuse signal FUSE is inverted low in the inverter 215 and applied to the gate of the PMOS transistor 213.
이에 따라, 피모스 트랜지스터(212)(213)의 턴온에 의해 퓨즈 신호(FUSE)가 하이 상태를 유지하여 인버터(215)의 출력 신호가 로우 상태를 유지함으로 인버터(211) (215)의 로우인 출력 신호를 입력받은 노아 게이트(216)의 출력 신호가 하이가 되고 그 하이 신호는 인버터(217)에서 로우로 반전되어 퓨즈 롬(221∼227)의 입력 단자(PWRUPb)로 인가된다.Accordingly, the fuse signal FUSE remains high due to the turn-on of the PMOS transistors 212 and 213, and the output signal of the inverter 215 remains low, thereby causing the inverter 211 and 215 to be low. The output signal of the NOR gate 216 receiving the output signal becomes high, and the high signal is inverted low in the inverter 217 and is applied to the input terminals PWRUPb of the fuse ROMs 221 to 227.
그리고, 퓨즈 롬(221∼227)은 내부 퓨즈의 커팅 여부가 결정되는데, 그 퓨즈의 커팅 상태에 따른 신호신호와 어드레스(ADD0∼ADD6)를 비교하여 그 비교 결과를 경로 선택부(230)에 출력한다.The fuse ROMs 221 to 227 determine whether the internal fuses are cut. The signal signals corresponding to the cutting states of the fuses are compared with the addresses ADD0 to ADD6, and the result is output to the path selector 230. do.
이때, 경로 선택부(230)는 퓨즈 롬(221∼227)의 출력 신호(FUSEAX0∼FUSEAX6)와 리던던시 선택부(210)의 하이인 출력 신호(FUSE)를 낸드 게이트(231)(232)(234) (236), 노아 게이트(233) 및 인버터(235)에서 논리 연산하여 로우 선택 신호(RDEN)를 출력한다.At this time, the path selector 230 outputs the output signals FUSEAX0 to FUSEAX6 of the fuse ROMs 221 to 227 and the output signal FUSE that is high of the redundancy selector 210 to the NAND gates 231, 232, and 234. (236), the NOA gate 233 and the inverter 235 performs a logic operation to output a row select signal (RDEN).
따라서, 경로 선택부(230)는 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)가 퓨즈 커팅에 따른 신호와 서로 다른 경우 낸드 게이트(236)가 로우 디코더 인에이블을 위한 출력 신호(RDEN)를 하이로 출력 하여 노말 경로로 동작시킨다.Therefore, when the addresses ADD0 to ADD6 input to the fuse ROMs 221 to 227 are different from the signals according to the fuse cutting, the path selector 230 outputs an output signal for the row decoder enable of the NAND gate 236. RDEN) high to operate as normal path.
반대로, 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)와 퓨즈 커팅에 따른 신호가 동일한 경우 경로 선택부(230)의 출력 신호(RDEN)가 로우되어 노말 경로를 막고 리던던트 워드라인 드라이버 인에이블 신호(RWLDEN)가 하이가 되면서 리던던트 워드 라인이 선택된다.On the contrary, when the addresses ADD0 to ADD6 input to the fuse ROMs 221 to 227 and the signal according to the fuse cutting are the same, the output signal RDEN of the path selector 230 becomes low to block the normal path and to provide a redundant word line driver. As the enable signal RWLDEN goes high, the redundant word line is selected.
만일, 컬럼 퓨즈로 사용하는 경우 퓨즈(243)를 커팅한다.If it is used as a column fuse, the fuse 243 is cut.
이 후, 파워업 신호(PWRUP)가 액티브되면 로우/컬럼 선택부(240)은 피모스 트랜지스터(241)가 턴온되어 하이 신호(RCSF)에 의해 인버터(244)의 출력 신호(/RCSF)가 로우가 되고 이 로우 출력 신호(/RCSF)에 의해 피모스 트랜지스터(242)가 턴온되어 상기 인버터(244)의 출력 신호(/RCSF)는 계속 로우 상태를 유지한다.After that, when the power-up signal PWRUP is activated, the PMOS transistor 241 is turned on so that the output signal / RCSF of the inverter 244 is low due to the high signal RCSF. The PMOS transistor 242 is turned on by the low output signal / RCSF, so that the output signal / RCSF of the inverter 244 remains low.
따라서, 경로 선택부(230)는 인버터(244)의 로우 출력 신호(/RCSF)가 인가된 낸드 게이트(236)가 로우 선택을 위한 신호(RDEN)를 하이 상태로 유지하여 로우측은 노말 경로로 계속 동작한다.Therefore, the path selector 230 maintains the low side signal as the normal path by the NAND gate 236 to which the low output signal / RCSF of the inverter 244 is applied to keep the signal RDEN for the row selection high. It works.
그리고, 파워업 신호(PWRUP)가 액티브되어 리던던시 선택부(210)의 인버터(211)에서 로우로 반전될 때 로우/컬럼 선택부(240)는 피모스 트랜지스터(241)가 턴온되어 로우/컬럼 선택 신호(RCSF)는 하이가 되고 그 하이인 로우/컬럼 선택 신호(RCSF)가 인버터(244)에서 로우로 반전되어 그 로우 신호(/RCSF)를 게이트에 인가받은 피모스 트랜지스터(242)가 턴온된다.When the power-up signal PWRUP is activated and inverted to low in the inverter 211 of the redundancy selector 210, the PMOS transistor 241 is turned on so that the PMOS transistor 241 is turned on to select the low / column. The signal RCSF goes high and its high / column selection signal RCSF is inverted low in the inverter 244 so that the PMOS transistor 242 which applied the low signal / RCSF to the gate is turned on. .
따라서, 로우/컬럼 선택 신호(RCSF)가 하이 상태를 유지하여 경로 선택부(230)는 낸드 게이트(237)가 인에이블 상태로 된다.Accordingly, the row / column selection signal RCSF is maintained in a high state so that the NAND gate 237 is enabled in the path selector 230.
그리고, 리던던시 선택부(210)는 퓨즈(214)가 커팅되어 있어 파워업 신호(PWRUP)가 액티브되면 퓨즈 롬(221∼227)의 입력 단자(PWRUPb)로 로우 신호를 입력시킨다.The redundancy selector 210 inputs a low signal to the input terminals PWRUPb of the fuse ROMs 221 to 227 when the fuse 214 is cut and the power-up signal PWRUP is activated.
이때, 어드레스(ADD0∼ADD6)가 입력되면 퓨즈 롬(221∼227)은 로우 라인 선택시와 동일한 과정으로 퓨즈 커팅에 따른 신호와 비교하는 동작을 수행한다.At this time, when the addresses ADD0 to ADD6 are input, the fuse ROMs 221 to 227 perform an operation of comparing the signal according to the fuse cutting in the same process as selecting the low line.
따라서, 경로 선택부(230)는 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)가 퓨즈 커팅에 따른 신호와 서로 다른 경우 낸드 게이트(237)가 컬럼 디코더 인에이블을 위한 출력 신호(YSELEN)를 하이로 출력 하여 노말 경로로 동작시킨다.Therefore, when the addresses ADD0 to ADD6 input to the fuse ROMs 221 to 227 are different from the signals according to the fuse cutting, the path selector 230 outputs an output signal for enabling the column decoder. YSELEN) is output as high to operate as normal path.
반대로, 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)와 퓨즈 커팅에 따른 신호가 동일한 경우 경로 선택부(230)의 출력 신호(YSELEN)가 로우되어 노말 경로를 막고 리던던트 컬럼라인 인에이블 신호(RYSELEN)가 하이가 되면서 리던던트 컬럼 라인이 선택된다.On the contrary, when the addresses ADD0 to ADD6 input to the fuse ROMs 221 to 227 and the signal according to the fuse cutting are the same, the output signal YSELEN of the path selector 230 becomes low to block the normal path and to provide a redundant column line in. As the enable signal RYSELEN goes high, a redundant column line is selected.
상기에서 상세히 설명한 바와 같이 본 발명은 로우/컬럼 선택을 위한 퓨즈를 더 부가함으로써 전체 퓨즈의 갯수내에서 로우 또는 컬럼쪽을 선택적으로 리페어할 수 있으므로 전체적인 리페어 효율을 향상시킬 수 있는 효과가 있다.As described in detail above, the present invention can selectively repair the row or column side within the total number of fuses by further adding a fuse for row / column selection, thereby improving the overall repair efficiency.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076821A KR100253395B1 (en) | 1997-12-29 | 1997-12-29 | Row/column selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076821A KR100253395B1 (en) | 1997-12-29 | 1997-12-29 | Row/column selection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990056803A true KR19990056803A (en) | 1999-07-15 |
| KR100253395B1 KR100253395B1 (en) | 2000-05-01 |
Family
ID=19529350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970076821A KR100253395B1 (en) | 1997-12-29 | 1997-12-29 | Row/column selection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253395B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327590B1 (en) * | 1999-10-20 | 2002-03-15 | 박종섭 | Fuse box for repairing memory device |
| KR100380024B1 (en) * | 2001-01-04 | 2003-04-18 | 삼성전자주식회사 | Semiconductor memory apparatus with redundancy |
| KR100722771B1 (en) * | 2005-12-03 | 2007-05-30 | 삼성전자주식회사 | Repair circuit for semiconductor memory device and method thereof |
| US8654597B2 (en) | 2010-12-16 | 2014-02-18 | Hynix Semiconductor Inc. | Defective memory cell address storage circuit and redundancy control circuit including the same |
-
1997
- 1997-12-29 KR KR1019970076821A patent/KR100253395B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327590B1 (en) * | 1999-10-20 | 2002-03-15 | 박종섭 | Fuse box for repairing memory device |
| KR100380024B1 (en) * | 2001-01-04 | 2003-04-18 | 삼성전자주식회사 | Semiconductor memory apparatus with redundancy |
| KR100722771B1 (en) * | 2005-12-03 | 2007-05-30 | 삼성전자주식회사 | Repair circuit for semiconductor memory device and method thereof |
| US8654597B2 (en) | 2010-12-16 | 2014-02-18 | Hynix Semiconductor Inc. | Defective memory cell address storage circuit and redundancy control circuit including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100253395B1 (en) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0158484B1 (en) | Row redundancy for nonvolatile semiconductor memory | |
| KR950005579B1 (en) | Semiconductor memory device | |
| KR970012793A (en) | Bad relief judgment circuit | |
| US4761767A (en) | High reliability integrated circuit memory | |
| KR100253395B1 (en) | Row/column selection circuit | |
| KR100425456B1 (en) | Fuse box including make-link and redundant address decoder having the same, and method for repairing memory cell | |
| US6288964B1 (en) | Method to electrically program antifuses | |
| KR100247920B1 (en) | Row redundancy &repair scheme in semiconductor device | |
| JPH1050092A (en) | Defect relieving circuit for semiconductor memory | |
| KR100341155B1 (en) | Semiconductor storage unit | |
| KR0177406B1 (en) | Spare decoder circuit | |
| KR100761399B1 (en) | Redundancy circuit | |
| KR0172349B1 (en) | Semiconductor memory equipment having low redundancy circuit | |
| KR100546175B1 (en) | Roo Repair Device | |
| KR20090013620A (en) | Repair circuit | |
| KR0144059B1 (en) | Spare decoder for repairing failed cell | |
| KR100226262B1 (en) | Repair fault testing circuit for semiconductor memory | |
| KR100454632B1 (en) | Word line repair device for semiconductor devices | |
| KR100761400B1 (en) | Row redundancy circuit of semiconductor memory device | |
| KR20050031000A (en) | Redundancy circuit for a nand-type flash memory device | |
| KR0172385B1 (en) | Apparatus and method of block redundancy of semiconductor memory device having burn-in mode depending on over-active | |
| KR940005698B1 (en) | Redundant decoder of semiconducter memory device | |
| JPH05334895A (en) | Semiconductor memory device | |
| JPH05166394A (en) | Semiconductor integrated circuit | |
| KR960015673B1 (en) | Rom repair circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |