KR19990056042A - 광송신기의 디더제어회로 - Google Patents

광송신기의 디더제어회로 Download PDF

Info

Publication number
KR19990056042A
KR19990056042A KR1019970076018A KR19970076018A KR19990056042A KR 19990056042 A KR19990056042 A KR 19990056042A KR 1019970076018 A KR1019970076018 A KR 1019970076018A KR 19970076018 A KR19970076018 A KR 19970076018A KR 19990056042 A KR19990056042 A KR 19990056042A
Authority
KR
South Korea
Prior art keywords
clock
dither
frequency
locking
control circuit
Prior art date
Application number
KR1019970076018A
Other languages
English (en)
Other versions
KR100285961B1 (ko
Inventor
윤정상
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970076018A priority Critical patent/KR100285961B1/ko
Publication of KR19990056042A publication Critical patent/KR19990056042A/ko
Application granted granted Critical
Publication of KR100285961B1 publication Critical patent/KR100285961B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/501Structural aspects
    • H04B10/503Laser transmitters
    • H04B10/505Laser transmitters using external modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은 외부변조기를 사용하는 광송신기에 있어, 외부변조기의 출력 광신호의 아이 크로싱을 일정하게 유지시키기 위한 디더 제어회로로 기준클럭발생기, 클럭분주회로 및 클럭-턴에이블 대역필터를 사용하여 구성함으로써 노이즈 및 온도변화에 안정적으로 동작되게 한다.

Description

광송신기의 디더제어회로
본 발명은 외부변조기를 사용하는 광송신기에 관한 것으로, 특히 외부변조기 출력 광신호의 아이 크로싱(EYE CROSSING)을 일정하게 유지시키는 디더(DITHER) 제어회로에 관한 것이다.
일반적으로 외부변조기를 사용하는 광송신기는 광신호의 아이 크로싱(EYE CROSSING)을 일정하게 유지하기 위한 디더(DITHER)제어회로를 필요로 한다.종래의 디더(DITHER)제어회로는 도 1에 도시한 바와 같다.도 1의 구성에서 정현파 발생기(110)는 수 khz 이하의 디더신호를 발생시킨다.상기 발생된 디더신호를 고속의 데이타와 함께 외부변조기에 인가하면 전광변환을 거쳐서 광신호로 출력된다.상기 출력된 광신호의 일부를 탭커플러(119)를 사용하여 추출한 후 포토 다이오드(117)로 광전변환을 전기적 신호로 바꾼다.상기 광전변환된 전기적 신호를 저역필터(115)로 고주파 성분의 신호 및 노이즈를 제거하고 록킹 증폭기(113)의 입력으로 인가한다. 이 때 사용되는 저역필터(115)의 차단주파수는 인가된 디더신호를 주파수 체배하고 대역필터(111)를 사용하여 2차 고주파 신호를 만들고 록킹증폭기(113)의 기준입력으로 사용한다. 이 때 록킹 증폭기(113)의 두 입력신호가 동상이 되도록 위상 쉬프터(112)를 조정한다. 상기 록킹 증폭기(113)의 출력을 적분기(107)를 사용하여 DC신호로 변환, DC 오프 셋(123)의 DC오프셋 전압은 외부변조기(101)의 초기 제어전압이다.그러나 상기 도 1와 같이 구성된 디더제어회로는 광전변환된 전기적 신호에 포함된 많은 저주파 노이즈가 그대로 록킹 증폭기(113)에 유입되어 제어회로의 동작에 영향을 미치고,온도변화등에 따른 정현파 발생기(110)의 주파수 변화,필터 및 주파수 체배기의 전달특성 변화가 오차 요인이 되어 디더제어회로가 오동작을 하는 원인이 되는 문제점이 있다.
따라서 본 발명의 목적은 외부변조기를 사용하는 광송신기에 있어 외부변조기 출력 광신호의 아이크로싱을 일정하게 유지시키는 디더제어회로를 제공함에 있다.
도 1는 종래의 디더제어회로도
도 2는 본 발명의 기준클럭 및 대역필터를 이용한 디더제어회로도
도 3은 본 발명의 다른 실시예의 디더제어회로도
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으며, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 실시예에 따른 기준 클럭 및 대역필터를 이용한 디더제어회로도로서,
가산기(103,105)와, 외부변조기(101)와, 탭커플러(119)와, 포토다이오드(117), 대역필터(115), 록킹증폭기(113), 적분기(107), 위상쉬프트(112), 적분기(107)를 구비한 디더제어회로에 있어서,
기준클럭을 발생하는 기준클럭발생기(211)와, 상기 기준클럭발생기(211)의 클럭을 분주하여 디더클럭주파수(fD), 록킹클럭주파수(2fD),제1,2필터제어클럭주파수(fc,2fc)를 발생하는 클럭분주회로(212)와, 상기 클럭분주회로(212)의 출력 제1필터 제어 클럭주파수(fc)에 의해 상기 디더클럭주파수(fD)를 필터링하여 상기 가산기(105)의 디더신호주파수(fD)를 발생하는 제1대역필터(213)와, 상기 클럭분주회로(212)의 출력 제2필터 제어 클럭주파수(2fc)에 의해 상기 록킹클럭주파수(2fD)를 필터링하여 상기 위상쉬프터(112)에 제공하는 제2대역필터(111)로 구성된다.
따라서 본 발명의 구체적 일 실시예를 도 2를 참조하여 상세히 설명하면,
기준클럭발생기(211)에서 소정클럭이 발생되어 클럭분주회로(212)에 입력되면 디더클럭주파수(fD), 록킹클럭주파수(2fD), 제1,2필터제어클럭주파수(fc,2fc)를 발생한다. 상기 클럭분주회로(212)에서 발생된 디더클럭주파수(fD)을 클럭 턴에이블(CLOCK-TUNNABLE)의 제1대역필터(213)의 입력에 인가하고 제어클럭주파수(fC)을 공급하여 디더신호주파수(fD)를 발생하여 가산기(105)에 입력하면 상기 가산기(105)는 DC오프셋단(123)의 전압 및 적분기(107)의 출력과 가산하여 디더제어신호를 발생한다.상기 가산기(105)의 디더제어신호는 가산기(103)에서 고속데이타와 가산하여 순수한 정현파의 디더를 만들어 외부변조기(101)에 인가한다. 통상적으로 제어클럭의 주파수(fC)는 신호원 디더주파수(fD)의 수십배이다. 같은 방법으로 록킹클럭주파수( fD),제어클럭주파수(fC)를 사용하여 주파수 또한 포토다이오드(117)에 의해 광전변환된 전기신호를 대역필터(115)를 통해 록킹 증폭기(113)의 입력에 인가한다. 상기 순수한 록킹신호주파수(fD)의 신호만 록킹증폭기(113)에 인가되므로 노이즈에 의한 영향을 받지 않으며, 기준클럭발생기(211)의 주파수가 변화되더라도 클럭분주회로(212)에 의해 제어 주파수(fC), 디더주파수(fD), 제어주파수( 2fC),록킹 주파수(2fD)의 관계가 일정하게 유지되므로 클럭-턴에이블 제2대역필터(111)의 전달특성도 똑같이 변화되어 회로가 안정적으로 동작한다. 즉 ,상기 기준클럭발생기(211) 및 클럭분주회로(212)에서 발생된 디더클럭주파수fD의 디더클럭을 제1대역필터(213)의 입력에 인가하고 주파수 fD의 제1대역필터(213)를 제어할 필터제어클럭주파수(fC)의 제어클럭을 사용하여 주파수 fD의 순수한 정현파 디더 신호를 만들어 가산기(103)에서 고속 데이타와 함께 가산하여 외부변조기(101)에 인가하면 전광변환을 거쳐서 광신호로 출력된다. 상기 외부변조기(101)에서 출력된 광신호의일부를 탭 커플러(119)를 사용하여 추출한다. 상기 추출된 광신호를 포토다이오드(117)를 이용하여 전기적 신호로 광전변환한다. 상기 광전변환된 전기적 신호를 대역필터(115)의 입력에 인가하고 주파수 2fD의 제2대역필터(111)를 제어할 주파수 2fC의 제어클럭을 사용하여 주파수 2fD의 순수한 정현파 신호만을 추출하여 록킹 증폭기(113)의 입력으로 인가한다. 이 때 주파수 2fD의 신호를 제외한 모든 노이즈 성분의 신호는 모두 제거되어 디더 제어회로가 안정적으로 동작할 수 있게 된다. 또한 온도 등의 주변 영향으로 기준클럭발생기(211)의 주파수가 변화되더라도 클럭분주회로(212)에 의해 디더클럭 주파수 fD, 록킹 클럭 주파수2fD, 제어클럭 주파수 fC, 제어클럭 주파수 2fC간의 관계가 일정하게 유지되므로 제2대역필터(111)의 전달특성도 똑같이 변화되어 회로가 안정적으로 동작한다. 한편 기준클럭발생기(211) 및 클럭분주회로(212)에서 발생된 주파수 2fD의 록킹클럭을 제2대역필터(111)의 입력에 인가하고 주파수 2fC의 제어클럭을 사용하여 주파수 2fD의 순수한 정현파 록킹신호를 만들어 록킹증폭기(113)의 기준입력으로 인가한다. 이 때 록킹증폭기(113)의 입력 신호와 기준입력 신호의 위상관계가 동상이 유지되도록 위상쉬프터(112)를 조정한다. 상기 록킹증폭기(113)의 출력을 적분기(107)를 사용 DC신호로 변환하여 DC 오프셋단(123)의 전압과 함께 외부변조기(101)의 디더 제어전압으로 사용한다. 이 때 DC 오프셋전압은 외부변조기(101)의 초기 제어전압이다. 따라서 상기 도 2와 같이 구성된 외부변조기(101)의디더제어회로는 노이즈 및 온도변화에 안정적으로 동작하여 외부변조기 출력의 광신호 아이 크로싱을 일정하게 유지할 수 있다. 도 3은 도 2의 구성에서 클럭-턴에이블 제1,2대역필터(213,111)대신에 제1-3고정대역필터(311,312,313)를 사용한 예로서 동작원리는 다음과 같다. 상기 클럭분주회로(212)에서 발생한 디더클럭주파수(fD)와 록킹클럭주파수(2fD)를 발생한다. 상기 디더클럭주파수(fD)는 제2고정대역필터(312)에서 디더신호주파수(fD)를 발생하여 가산기(105)에 입력하고,상기 록킹클럭주파수(2fD)는 제3고정대역필터(313)를 통과하여 위상쉬프터(112)에 인가하여 록킹된 신호를 발생하여 상기 포토다이오드(117)의 출력을 제1고정대역필터(311)에서 통과시켜 록킹증폭기(113)에서 증폭하여 적분기(107)를 통해 상기 가산기(105)에 인가하도록 구성되어 있다.
상술한 바와같이 본 발명은 외부변조기를 사용하는 광송신기에 있어, 외부변조기의 출력 광신호의 아이 크로싱을 일정하게 유지시키기 위한 디더 제어회로가 기준클럭발생기, 클럭분주회로 및 클럭-턴에이블 대역필터를 사용하여 구성함으로써 노이즈 및 온도변화에 안정적으로 동작되게 하는 이점이 있다.

Claims (2)

  1. 가산기(103,105)와, 외부변조기(101)와, 탭커플러(119)와, 포토다이오드(117), 대역필터(115), 록킹증폭기(113), 적분기(107), 위상쉬프트(112), 적분기(107)를 구비한 디더제어회로에 있어서,
    기준클럭을 발생하는 기준클럭발생기(211)와, 상기 기준클럭발생기(211)의 클럭을 분주하여 디더클럭주파수(fD), 록킹클럭주파수(2fD), 제1,2필터제어클럭주파수(fc,2fc)를 발생하는 클럭분주회로(212)와, 상기 클럭분주회로(212)의 출력 제1필터 제어 클럭주파수(fc)에 의해 상기 디더클럭주파수(fD)를 필터링하여 상기 가산기(105)의 디더신호주파수(fD)를 발생하는 제1대역필터(213)와, 상기 클럭분주회로(212)의 출력 제2필터 제어 클럭주파수(2fc)에 의해 상기 록킹클럭주파수(2fD)를 필터링하여 상기 위상쉬프터(112)에 제공하는 제2대역필터(111)로 구성됨을 특징으로 하는 광송신기의 디더제어회로.
  2. 가산기(103,105)와, 외부변조기(101)와, 탭커플러(119)와, 포토다이오드(117), 대역필터(115), 록킹증폭기(113), 적분기(107), 위상쉬프트(112), 적분기(107)를 구비한 디더제어회로에 있어서,
    기준클럭을 발생하는 기준클럭발생기(211)와, 상기 기준클럭발생기(211)의 클럭을 분주하여 디더클럭주파수(fD), 록킹클럭주파수(2fD)를 발생하는 클럭분주회로(212)와, 상기 클럭분주회로(212)의 출력 디더 클럭주파수(fD)에 의해 상기 디더클럭주파수(fD)를 고정대역필터링하여 상기 가산기(105)의 디더신호주파수(fD)를 발생하는 제2고정대역필터(312)와,상기 클럭분주회로(212)의 록킹클럭주파수(2fD)를 고정대역필터링하여 상기 위상쉬프터(112)에 제공하는 제3고정대역필터(313)와,상기 포토다이오드(117)의 출력을 고정대역필터링하여 상기 록킹증폭기(113)에 제공하는 제1고정대역필터(311)로 구성됨을 특징으로 하는 광송신기의 디더제어회로.
KR1019970076018A 1997-12-29 1997-12-29 광송신기의디더제어회로 KR100285961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076018A KR100285961B1 (ko) 1997-12-29 1997-12-29 광송신기의디더제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076018A KR100285961B1 (ko) 1997-12-29 1997-12-29 광송신기의디더제어회로

Publications (2)

Publication Number Publication Date
KR19990056042A true KR19990056042A (ko) 1999-07-15
KR100285961B1 KR100285961B1 (ko) 2001-04-16

Family

ID=37514602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076018A KR100285961B1 (ko) 1997-12-29 1997-12-29 광송신기의디더제어회로

Country Status (1)

Country Link
KR (1) KR100285961B1 (ko)

Also Published As

Publication number Publication date
KR100285961B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US6836622B2 (en) Optical transmitter, and method of controlling bias voltage to the optical transmitter
US6046838A (en) Automatic bias control for electro-optic modulators
CN108768539B (zh) 光子型微波二分频方法及光子型微波二分频器
CN108712213B (zh) 基于光电振荡环路的微波三分之二分频方法及装置
US6211996B1 (en) Angle modulator
JP6021855B2 (ja) 一体型フォトニック周波数変換器及び混合器
CN108933379A (zh) 激光器偏频锁定系统
JP2007133176A (ja) 光変調器およびそのバイアス制御方法
CN109802672B (zh) 一种基于双环锁相的毫米波光电振荡系统及其稳频方法
JP3231545B2 (ja) 光周波数安定化装置
US20070024949A1 (en) Single side band modulation device
CN110198153A (zh) 光子型微波三分之四倍频方法及装置
US5383210A (en) Optical phase locked loop circuit
JP2001133824A (ja) 角度変調装置
CN110061406B (zh) 具有多分频模式的光子型微波分频器及其分频方法
KR100285961B1 (ko) 광송신기의디더제어회로
EP0723340B1 (en) Delay detection circuit and low-noise oscillation circuit using the same
US4310803A (en) Bandpass filter circuit
JPH0595153A (ja) 光fsk周波数偏移安定化回路
US6778310B2 (en) Method and system for generating narrow optical pulses
JP2003195380A (ja) 光学的ミリ波あるいはサブミリ波の発生装置
KR0134004B1 (ko) 마치젠더(Mach Zehnder) 간섭계 및 패브리-페롯(Fabry-Perot) 간섭계의 바이어스 제어장치
US5339055A (en) Serrodyne phase modulator having ramp generated by combining two oscillator signals
JP3673515B2 (ja) ジッタ発生器
WO1993016514A1 (en) Frequency changing of light signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee