KR19990050538A - Data Demultiplexer in Branch-coupled Optical Transmission System - Google Patents

Data Demultiplexer in Branch-coupled Optical Transmission System Download PDF

Info

Publication number
KR19990050538A
KR19990050538A KR1019970069670A KR19970069670A KR19990050538A KR 19990050538 A KR19990050538 A KR 19990050538A KR 1019970069670 A KR1019970069670 A KR 1019970069670A KR 19970069670 A KR19970069670 A KR 19970069670A KR 19990050538 A KR19990050538 A KR 19990050538A
Authority
KR
South Korea
Prior art keywords
signal
demultiplexing
data
overhead
clock
Prior art date
Application number
KR1019970069670A
Other languages
Korean (ko)
Inventor
정철형
이찬구
김동현
이석훈
고정훈
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970069670A priority Critical patent/KR19990050538A/en
Publication of KR19990050538A publication Critical patent/KR19990050538A/en

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 광전송 시스템에서의 데이터 역다중화 장치에 관한 것임.The present invention relates to a data demultiplexing apparatus in an optical transmission system.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

본 발명은, 선형 또는 환형망에서 고속신호를 저속신호로 역다중화한 후에 AU 단위로 타임슬롯을 변경하여 분기 결합 처리가 가능한 종속신호 처리부로 전송하는 분기 결합형 광전송 시스템에서의 데이터 역다중화 장치를 제공하고자 함.The present invention provides a data demultiplexing apparatus in a branch-coupled optical transmission system that demultiplexes a high-speed signal into a low-speed signal in a linear or annular network, and then changes a time slot in AU units and transmits it to a subordinate signal processing unit capable of branch combining processing. To provide.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은, 고속의 광신호를 전기적 신호로 변환하고, 클럭을 추출하는 수신부; 수신된 클럭을 이용하여 전기적 신호를 역다중화하여 저속의 신호로 변환하는 역다중화부; 재생 및 다중 구간의 오버헤드를 처리하는 오버헤드 처리부; 수신된 출력 데이터를 제어신호에 따라 관리 유니트 단위로 타임슬롯을 변경하는 타임슬롯 변경부; 수신된 출력 데이터를 리타이밍하여 출력하는 출력부; 및 재생 및 다중 구간 오버헤드를 감시 처리하고, 감시제어신호를 출력하며, 제어신호를 타임슬롯 변경부로 전달하는 접속 수단을 포함한다.The present invention includes a receiver for converting a high speed optical signal into an electrical signal and extracting a clock; A demultiplexer which demultiplexes an electrical signal using a received clock and converts the electrical signal into a low speed signal; An overhead processing unit for processing an overhead of reproduction and multiple sections; A time slot changing unit for changing the time slot in units of management units according to the control signal; An output unit for retiming and outputting the received output data; And connecting means for monitoring playback and multi-section overhead, outputting a monitoring control signal, and transferring the control signal to the timeslot changer.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 광전송망 등에 이용됨.The present invention is used in optical transmission networks and the like.

Description

분기 결합형 광전송 시스템에서의 데이터 역다중화 장치Data Demultiplexer in Branch-coupled Optical Transmission System

본 발명은 분기 결합형 광전송 시스템에서 수신된 고속의 광 신호를 전기적 신호로 변환하여 저속의 신호로 역다중화한 후에 관리 유니트(AU : Administration Unit) 단위로 타임슬롯을 변경하여 종속신호 처리부로 전송하는 분기 결합형 광전송 시스템에서의 데이터 역다중화 장치에 관한 것이다.The present invention converts the high-speed optical signal received in the branch-coupled optical transmission system into an electrical signal, demultiplexes the signal into a low-speed signal, and then changes the time slot in units of an administration unit (AU) to transmit the signal to the subordinate signal processor. The present invention relates to a data demultiplexing apparatus in a branch coupled optical transmission system.

종래의 광전송 시스템에서 타임슬롯 제어를 수행하는 기술 분야는 동기전달모드-1(STM-1 : Synchronous Transfer Mode-1), STM-4, 및 STM-16 역다중 기술을 사용하였으나, STM-64 신호를 역다중화하여 이를 타임슬롯 제어를 수행하는 역다중화 장치는 전무한 상태이다.The technical field for performing timeslot control in a conventional optical transmission system uses synchronous transfer mode-1 (STM-1), STM-4, and STM-16 demultiplexing techniques, but STM-64 signals. There is no demultiplexing device that demultiplexes and performs timeslot control.

따라서, 선형 또는 환형망에서 10Gb/s 신호를 128개의 78Mb/s 저속신호로 역다중화한 후에 STM-1, STM-4, 및 STM-16 종속신호 처리부로 저속의 신호를 전송하기 전에 해당 데이터를 타임슬롯 변경하는 데이터 역다중화 장치가 요구된다.Therefore, after demultiplexing a 10 Gb / s signal into 128 78 Mb / s low-speed signals in a linear or annular network, the data must be de-multiplexed before sending the low-speed signals to the STM-1, STM-4, and STM-16 slave signal processors. There is a need for a data demultiplexer for changing the timeslot.

상기한 바와같은 요구에 부응하여 안출된 본 발명은, 선형 또는 환형망에서 고속의 신호를 저속의 신호로 역다중화한 후에 AU 단위로 타임슬롯을 변경하여 분기 결합 처리가 가능한 종속신호 처리부로 전송하는 분기 결합형 광전송 시스템에서의 데이터 역다중화 장치를 제공하는데 그 목적이 있다.The present invention devised in response to the demands described above is to demultiplex a high speed signal into a low speed signal in a linear or annular network, and then change the time slot in AU units to transmit to a subordinate signal processing unit capable of branch combining processing. It is an object of the present invention to provide a data demultiplexing device in a branch-coupled optical transmission system.

도 1 은 본 발명에 따른 데이터 역다중화 장치의 일실시예 블록 구성도.1 is a block diagram of an embodiment of a data demultiplexing apparatus according to the present invention;

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 광 수신부 12, 13 : 역다중화부11: light receiving unit 12, 13: demultiplexer

14 : 오버헤드 처리부 15 : 타임슬롯 제어부14: overhead processing unit 15: timeslot control unit

16 : 데이터 출력부 17 : 프로세서 인터페이스부16: data output unit 17: processor interface unit

18 : 종속신호 처리부18: slave signal processing unit

상기 목적을 달성하기 위한 본 발명은, 광전송 시스템의 데이터 역다중화 장치에 있어서, 외부로부터 수신된 고속의 광신호를 전기적 신호로 변환하고, 클럭을 추출하는 수신 수단; 상기 수신 수단으로부터 수신된 클럭을 이용하여 전기적 신호를 역다중화하여 저속의 신호로 변환하는 제1 역다중화 수단; 상기 제1 역다중화 수단의 출력 데이터의 프레임중 재생 및 다중 구간의 오버헤드를 처리하는 오버헤드 처리 수단; 상기 오버헤드 처리 수단의 출력 데이터를 제어신호에 따라 관리 유니트(AU : Administration Unit) 단위로 타임슬롯을 변경하는 타임슬롯 변경 수단; 상기 타임슬롯 변경 수단의 출력 데이터를 리타이밍하여 출력하는 출력 수단; 및 상기 오버헤드 처리 수단에 연결되어 재생 및 다중 구간 오버헤드를 감시 처리하고, 상기 수신 수단에 연결되어 광 수신 신호에 대한 경보를 검출 처리하여 외부로 감시제어신호를 출력하며, 외부로부터 제어신호를 입력받아 상기 타임슬롯 변경 수단으로 전달하는 접속 수단을 포함한다.In order to achieve the above object, the present invention provides a data demultiplexing apparatus of an optical transmission system, comprising: receiving means for converting a high speed optical signal received from the outside into an electrical signal and extracting a clock; First demultiplexing means for demultiplexing an electrical signal using a clock received from the receiving means and converting the electrical signal into a low speed signal; Overhead processing means for processing reproduction of frames of the output data of the first demultiplexing means and overhead of multiple sections; Time slot changing means for changing the time slot in units of administration units (AUs) according to a control signal of the output data of the overhead processing means; Output means for retiming and outputting the output data of the timeslot changing means; And connected to the overhead processing means for monitoring and reproducing and multi-section overhead, and connected to the receiving means for detecting and processing an alarm for an optical reception signal, outputting a monitoring control signal to the outside, and outputting a control signal from the outside. And a connecting means for receiving the input and transmitting the same to the timeslot changing means.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment according to the present invention;

도 1 은 본 발명에 따른 데이터 역다중화 장치의 일실시예 블록 구성도이다.1 is a block diagram of an embodiment of a data demultiplexing apparatus according to the present invention.

본 발명은 고속의 광신호를 전기적 신호로 변환하고, 클럭을 추출하는 광 수신부(11)와, 광 수신부(11)의 출력 데이터를 중속의 신호로 역다중화하는 제1 역다중화부(12)와, 제1 역다중화부(12)의 출력 데이터를 저속의 신호로 역다중화하는 제2 역다중화부(13)와, 제2 역다중화부(13)의 출력 데이터의 프레임중 재생/다중 구간 오버헤드를 처리하는 오버헤드 처리부(14)와, 오버헤드 처리부(14)의 출력 데이터를 AU 단위로 타임슬롯을 변경하는 타임슬롯 제어부(15)와, 타임슬롯 제어부(15)의 출력 데이터를 리타이밍하여 종속 신호 처리부(18)로 전송하는 데이터 출력부(16)와, 외부의 광전송 시스템 감시제어부, 상기 광 수신부(11), 오버헤드 처리부(14), 및 타임슬롯 제어부(15)에 연결되어 재생 및 다중 구간 오버헤드를 감시 처리하고 광 수신 신호에 대한 경보를 검출 처리하는 프로세서 인터페이스부(17)를 구비한다.The present invention converts a high-speed optical signal into an electrical signal, extracts a clock, and includes a first demultiplexer 12 which demultiplexes the output data of the optical receiver 11 into a medium speed signal. A second demultiplexer 13 for demultiplexing the output data of the first demultiplexer 12 into a low-speed signal, and an in-frame reproduction / multiple section overhead of the output data of the second demultiplexer 13; Retime the output data of the overhead processing unit 14 for processing the data processing unit, the time slot control unit 15 for changing the time slot in the AU unit for the output data of the overhead processing unit 14, and Connected to the data output unit 16 to the dependent signal processing unit 18, the external optical transmission system monitoring control unit, the optical receiving unit 11, the overhead processing unit 14, and the timeslot control unit 15 to reproduce and Monitor multi-section overhead and detect alarms on light-received signals The processor interface unit 17 is provided.

광 수신부(11)는 10Gb/s 광 신호를 수신하여 전기적 신호(즉, STM-64)로 변환하고, 10GHz의 클럭을 추출하여 이를 제1 역다중화부(12)로 전송한다.The optical receiver 11 receives the 10Gb / s optical signal, converts it into an electrical signal (ie, STM-64), extracts a clock of 10 GHz, and transmits it to the first demultiplexer 12.

제1 역다중화부(12)는 광 수신부(11)로부터 수신된 10Gb/s 전기적 신호 및 클럭을 1:16으로 역다중화하여 16개의 622Mb/s 병렬신호 및 16분주된 622MHz의 클럭으로 변환하여 이를 제2 역다중화부(13)로 전송한다.The first demultiplexer 12 demultiplexes the 10Gb / s electrical signals and clocks received from the optical receiver 11 into 1:16, converts them into 16 622Mb / s parallel signals and a 16-divided 622MHz clock. Transmit to the second demultiplexer (13).

제2 역다중화부(13)는 제1 역다중화부(12)로부터 수신된 16개의 622Mb/s 병렬신호 및 16분주된 622MHz 클럭을 1:8로 역다중화하여 이를 128개의 78Mb/s 병렬신호 및 8분주된 78MHz의 클럭으로 변환하여 이를 오버헤드 처리부(14)로 전송한다.The second demultiplexer 13 demultiplexes 16 622 Mb / s parallel signals and 16 divided 622 MHz clocks received from the first demultiplexer 12 into 1: 8 and decodes 128 78 Mb / s parallel signals. The clock is converted into an eight-minute clock of 78 MHz and transmitted to the overhead processor 14.

오버헤드 처리부(14)는 제2 역다중화부(13)의 출력 데이터에서 STM-64 프레임중 재생 및 다중 구간의 오버헤드를 감시 처리하여 프로세서 인터페이스부(17)로 전송하고, 정보 데이터는 투명하게 타임슬롯 제어부(15)로 전송한다.The overhead processor 14 monitors and transmits the overhead of the reproduction and the multi-segment in the STM-64 frame from the output data of the second demultiplexer 13 to the processor interface 17, and the information data is transparent. The data is transmitted to the timeslot control unit 15.

타임슬롯 제어부(15)는 오버헤드 처리부(14)에서 정보 데이터를 오버헤드 데이터를 종속신호 처리부(18)에서 분기 결합할 수 있도록 10Gb/s 데이터중 해당 데이터를 관리 유니트(AU : Administrative Unit) 단위로 타임슬롯을 변경하여 데이터 출력부(16)로 전송한다.The timeslot control unit 15 divides the corresponding data among the 10Gb / s data into an administrative unit (AU) unit so that the overhead processing unit 14 can branch the information data into the overhead signal processing unit 18 by branching. The time slot is changed to the data output unit 16.

데이터 출력부(16)는 4개의 데이터 출력부(16-1 내지 16-4)로 구성되는데, 각각의 데이터 출력부(16-1 내지 16-4)는 타임슬롯 제어부(15)의 출력 데이터를 2.5Gb/s 단위로 리타이밍하여 종속신호 처리부(18)로 전송한다.The data output unit 16 is composed of four data output units 16-1 to 16-4, and each of the data output units 16-1 to 16-4 outputs the output data of the timeslot control unit 15. The retiming is performed in units of 2.5 Gb / s and transmitted to the slave signal processor 18.

프로세서 인터페이스부(17)는 상기 오버헤드 처리부(14)에 연결되어 재생 및 다중 구간 오버헤드를 감시 처리하고, 상기 광 수신부(11)에 연결되어 광 수신 신호에 대한 경보를 검출 처리한다. 또한, 시스템 운용자가 타임 슬롯을 제어할 수 있도록 운용자 명령을 수신하여 상기 타임슬롯 제어부(15)에서 처리할 수 있도록 명령을 처리한다.The processor interface unit 17 is connected to the overhead processing unit 14 to monitor playback and multi-section overhead, and is connected to the light receiving unit 11 to detect and process an alarm for an optical reception signal. In addition, the system operator receives the operator command to control the time slot and processes the command to be processed by the timeslot control unit 15.

종속신호 처리부(18)는 STM-1, STM-4, 및 STM-16 종속신호 처리부(18-1 내지 18-3)를 고려할 수 있으며, 내부에 분기 및 결합부를 실장하여 데이터 출력부(16)의 출력 데이터를 저속의 2.5Gb/s 신호 용량 단위로 처리하므로써 불필요한 데이터 처리를 방지할 수 있다.The slave signal processor 18 may consider the STM-1, STM-4, and STM-16 slave signal processors 18-1 to 18-3, and mount the branch and the coupling unit therein to output the data output unit 16. By processing the output data at a low speed 2.5Gb / s signal capacity unit, unnecessary data processing can be prevented.

상기한 바와같은 구성을 갖는 본 발명에 따른 데이터 역다중화 장치의 동작을 살펴보면 다음과 같다.Looking at the operation of the data demultiplexing apparatus according to the present invention having the configuration as described above are as follows.

먼저, 외부로부터 입력된 10Gb/s 광 신호를 광 수신부(11)에서 수신하여 역다중화부(12,13)에서 종속신호 처리부(18)와 정합하기 위해 저속의 신호로 변환한다.First, the 10Gb / s optical signal input from the outside is received by the optical receiver 11 and converted by a demultiplexer 12, 13 into a low-speed signal to match with the slave signal processor 18.

이를 시스템 측면에서 살펴보면, 고속의 10Gb/s 신호를 저속의 신호로 변환하는 것은 외부의 종속신호 처리부(18)를 고려하여 설계되어야 하며, 고속의 10Gb/s 광전송 시스템에 실장되는 종속신호 처리부(18)는 STM-1, STM-4, 및 STM-16 종속신호 처리부(18-1 내지 18-3)를 고려 할 수 있다. 따라서, 이러한 STM-1, STM-4, 및 STM-16 종속신호 처리부(18-1 내지 18-3)와 직접 전기적 신호로 정합하기 위해서는 고속의 10Gb/s 신호를 저속의 신호로 변환하여야 한다.In terms of the system, converting a high speed 10Gb / s signal into a low speed signal should be designed in consideration of an external slave signal processor 18, and the slave signal processor 18 mounted in a high speed 10Gb / s optical transmission system. ) May take into account the STM-1, STM-4, and STM-16 dependent signal processing units 18-1 to 18-3. Therefore, in order to directly match the STM-1, STM-4, and STM-16 slave signal processing units 18-1 to 18-3 with an electrical signal, a high speed 10Gb / s signal must be converted into a low speed signal.

그리고, STM-1, STM-4, 및 STM-16 종속 처리부(18-1 내지 18-3))에서 처리되는 신호 용량은 2.5Gb/s 단위로 하여 처리될 수 있는데, STM-1 종속신호 처리부(18-1)는 16개의 STM-1 신호를 처리할 수 있으며, STM-4 종속신호 처리부(18-2)는 4개의 STM-4 신호를 처리한다. 또한, STM-16 종속신호 처리부(18-3)는 1개의 STM-16 신호를 처리할 수 있다.In addition, the signal capacity processed by the STM-1, STM-4, and STM-16 slave processing units 18-1 to 18-3 may be processed in units of 2.5 Gb / s, and the STM-1 dependent signal processing unit The 18-1 may process 16 STM-1 signals, and the STM-4 dependent signal processing unit 18-2 processes four STM-4 signals. In addition, the STM-16 dependent signal processor 18-3 may process one STM-16 signal.

따라서, 종속신호 처리부(18)는 접속되는 종속신호에 따라 2.5Gb/s 용량단위로 STM-1, STM-4, 및 STM-16 종속신호 처리부(18-1 내지 18-3)중 하나가 선택된다. 이처럼 2.5Gb/s 신호 용량 단위로 전기적 접속만을 고려하므로써 다수의 종속신호 처리부(18-1 내지 18-3)와 접속할 수 있다.Accordingly, the slave signal processor 18 selects one of the STM-1, STM-4, and STM-16 slave signal processors 18-1 to 18-3 in units of 2.5 Gb / s capacity according to the slave signal to be connected. do. In this way, it is possible to connect to the plurality of subordinate signal processing units 18-1 to 18-3 by considering only the electrical connection in units of 2.5 Gb / s signal capacity.

상기한 바와같이, 외부로부터 입력된 10Gb/s 광 신호를 광 수신부(11)에서 10Gb/s 전기신호 및 10GHz의 클럭으로 변환하여 제1 역다중화부(12)로 전송한다.As described above, the 10Gb / s optical signal input from the outside is converted into a 10Gb / s electric signal and a clock of 10 GHz by the optical receiver 11 and transmitted to the first demultiplexer 12.

제1 역다중화부(12)는 10GHz의 클럭을 이용하여 단순 비트 디인터리빙(Deinterleaving) 방식으로 광 수신부(11)로부터 수신된 10Gb/s 데이터 스트림 및 10GHz의 클럭을 1:16으로 역다중화하여 생성된 16개의 622Mb/s 신호 및 16분주하여 생성된 622MHz의 클럭으로 변환하여 제2 역다중화부(13)로 전송한다.The first demultiplexer 12 generates a 10 Gb / s data stream received from the optical receiver 11 and a 10 GHz clock by 1:16 using a 10 GHz clock by a simple bit deinterleaving method. 16 622 Mb / s signals and 16 622 MHz generated clocks are converted to the second demultiplexer 13 for transmission.

이후, 제2 역다중화부(13)는 16분주된 622MHz의 클럭을 이용하여 단순 비트 디인터리빙 방식으로 제1 역다중화부(12)로부터 수신된 16개의 622Mb/s 데이터 스트림 및 16분주된 622MHz의 클럭을 1:8로 역다중화하여 생성된 10Gb/s 용량의 128개의 78Mb/s 신호 및 8분주하여 생성된 78MHz의 클럭으로 변환하여 오버헤드 처리부(14)로 전송한다.Thereafter, the second demultiplexer 13 uses the 16-divided 622 MHz clock to transmit 16 622 Mb / s data streams and the 16-divided 622 MHz data received from the first demultiplexer 12 in a simple bit deinterleaving manner. The clock is converted to 128 78 Mb / s signals having a capacity of 10 Gb / s generated by demultiplexing the signal 1: 8 and a clock of 78 MHz generated by dividing 8 times and transmitted to the overhead processor 14.

오버헤드 처리부(14)는 국제전신전화자문위원회(ITU-T : International Telegragh and Telephone Consultative Committee) G.703에서 권고한 STM-64 프레임에서 재생 구간 오버헤드 바이트를 처리하여 프레임 동기 신호를 검출하고, 7단 디스크램블링을 수행한 후 재생 및 다중 구간 오버헤드 바이트들을 처리하여 프로세서 인터페이스부(17)로 전송한다. 또한, 정보 데이터는 투명하게 타임 슬롯 제어부(15)로 전송한다.The overhead processor 14 detects a frame sync signal by processing a playback section overhead byte in an STM-64 frame recommended by International Telegragh and Telephone Consultative Committee (ITU-T) G.703. After the seven-stage descrambling is performed, the reproduction and multi-section overhead bytes are processed and transmitted to the processor interface unit 17. In addition, the information data is transmitted to the time slot controller 15 in a transparent manner.

다음으로, 타임 슬롯 제어부(15)는 오버헤드 처리부(14)로부터 수신된 10Gb/s 용량의 128개의 78Mb/s 데이터를 운용자의 명령에 따라 사용되는 종속신호 처리부(18)에서 분기 결합할 수 있도록 관리 유니트(AU) 단위로 타임슬롯을 변경하여 8개의 78Mb/s 데이터와 각각 하나의 78MHz의 클럭 및 8KHz의 프레임 동기 신호로 구성된 16개의 HBUS 신호를 각각 4개씩 4개의 데이터 출력부(16)로 전송한다.Next, the time slot controller 15 may branch-couple the 128 Gb / s data of the 10Gb / s capacity received from the overhead processor 14 from the slave signal processor 18 used according to the operator's command. By changing the time slot in units of management units (AU), four HOUT signals consisting of eight 78 Mb / s data, one 78 MHz clock, and eight frame synchronization signals of 4 KHz are each assigned to four data outputs 16 send.

특히, 타임슬롯 제어부(15)는 환형 또는 선형망에서 10Gb/s 광전송 시스템의 제1 및 제2 역다중화부(12,13)에서 10Gb/s 신호를 역다중화한 저속의 신호를 2.5Gb/s 신호 용량으로 처리되는 STM-1, STM-4, 및 STM-16 종속신호 처리부(18-1 내지 18-3)에서 2.5Gb/s 신호 용량으로 분기 결합할 수 있도록 타임 슬롯을 AU 단위로 변경하여 전송하므로써 종속신호 처리부(18)에서 접속 및 분기가 2.5Gb/s 신호 용량 단위로 처리될 수 있도록 한다.In particular, the timeslot control unit 15 is a 2.5Gb / s low-speed signal obtained by demultiplexing the 10Gb / s signal in the first and second demultiplexers 12, 13 of the 10Gb / s optical transmission system in a ring or linear network By changing the time slot in AU units so that the STM-1, STM-4, and STM-16 slave signal processing units 18-1 to 18-3, which are processed as signal capacities, can branch-couple to 2.5 Gb / s signal capacities. By transmitting, the slave signal processing unit 18 allows the connection and the branch to be processed in units of 2.5 Gb / s signal capacity.

한편, 데이터 출력부(16)는 타임슬롯 제어부(15)로부터 수신된 2.5Gb/s 신호 용량의 4개의 HBUS 신호를 종속신호 처리부(18)로 전송한다. 여기서, 종속신호 처리부(18)내의 각 STM-1, STM-4, 및 STM-16 종속신호 처리부(18-1 내지 18-3)는 각기 다른 위치에 실장되기 때문에 HBUS 신호가 각 종속신호 처리부(18-1 내지18-3)에 도달하는 경로에 따라 변하는 신호의 위상을 송출시 최대한 줄이기 위해 8개의 78Mb/s 신호 및 하나의 프레임 동기 신호로 구성된 4개의 HBUS 신호를 78MHz의 클럭으로 리타이밍하여 각 종속신호 처리부(18-1 내지 18-3)로 전송한다.Meanwhile, the data output unit 16 transmits four HBUS signals having the 2.5Gb / s signal capacity received from the timeslot control unit 15 to the slave signal processing unit 18. Here, each of the STM-1, STM-4, and STM-16 slave signal processing units 18-1 to 18-3 in the slave signal processing unit 18 is mounted at different positions, so that the HBUS signal is stored in each slave signal processing unit ( 18-1 to 18-3) retimes the 4 HBUS signals consisting of eight 78 Mb / s signals and one frame sync signal to a 78 MHz clock in order to reduce the phase of the signal that changes according to the path reaching 18-1 to 18-3. Each slave signal processor 18-1 to 18-3 is transmitted.

프로세서 인터페이스부(17)는 오버헤드 처리부(14)에서 재생/다중 구간 오버헤드를 처리한 STM-64 오버헤드 처리 데이터 및 광 수신부(11)에서 10Gb/s 광 입력신호에 대한 경보신호를 수집 처리하여 10Gb/s 광전송 시스템 감시 제어부로 전송한다.The processor interface unit 17 collects and processes the STM-64 overhead processing data processed by the overhead processing unit 14 for the reproduction / multi-section overhead and the alarm signal for the 10Gb / s optical input signal from the optical receiving unit 11. To the 10Gb / s optical transmission system monitoring control unit.

그리고, 프로세서 인터페이스부(17)는 데이터, 읽기/쓰기, 인에이블, 및 어드레스 스트로브등 제어 버스와 어드레스 버스 신호를 디코딩하여 해당 데이터 레지스터의 데이터를 입출력할 수 있도록 한다. 또한, 운용자가 프로세서 인터페이스부(17)를 통해 타임슬롯 제어부(15)의 타임 슬롯을 제어하기 위해 운용자 명령을 입력받아 타임슬롯 제어부(15)와 프로세서간의 신호를 처리한다.The processor interface unit 17 decodes a control bus and an address bus signal such as data, read / write, enable, and address strobe to input and output data of a corresponding data register. In addition, the operator receives an operator command to control the time slot of the timeslot controller 15 through the processor interface unit 17 and processes a signal between the timeslot controller 15 and the processor.

마지막으로, 종속신호 처리부(18)는 10Gb/s 신호를 저속의 신호로 역다중화하고 타임슬롯을 재배치한 2.5Gb/s 신호 용량을 갖는 4개의 HBUS 신호를 수신한다. 또한, 환형 또는 선형망에서 예비 전송로를 확보하여 하나의 전송선로에 문제가 발생할 경우에 우회할 수 있는 예비 채널을 이용한 통신을 가능하게 하고, 종속신호의 접속 및 분기가 이루어지도록 분기 결합을 제어하며, 대국과의 속도 보상을 위한 포인터 처리와 STM-1, STM-4, 및 STM-16 신호를 처리한다.Finally, the slave signal processor 18 receives four HBUS signals having a 2.5Gb / s signal capacity by demultiplexing the 10Gb / s signal into a low speed signal and rearranging the timeslots. In addition, by securing a reserve transmission line in a ring or linear network, it is possible to communicate using a reserve channel that can be bypassed when a problem occurs in one transmission line, and control the branch coupling to connect and branch the dependent signals. It also handles pointer processing for speed compensation with power and STM-1, STM-4, and STM-16 signals.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited to the drawing.

상기와 같은 본 발명은, 2.5Gb/s 신호 용량 단위로 전기적 접속만을 고려하기 때문에 종속신호에 따라 종속신호 처리부를 선택하여 쉽게 접속할 수 있고, 종속신호 처리부에서 접속 및 분기가 10Gb/s의 모든 신호를 처리하지 않고도 2.5Gb/s 신호 용량 단위로 처리하므로써 불필요한 데이터의 처리를 방지할 수 있는 효과가 있다.In the present invention as described above, since only the electrical connection is considered in 2.5Gb / s signal capacity unit, the slave signal processing unit can be easily selected and connected according to the slave signal, and all signals having a connection and branch of 10Gb / s in the slave signal processing unit are easily connected. By processing 2.5Gb / s signal capacity unit without processing, there is an effect that can prevent unnecessary data processing.

Claims (8)

광전송 시스템의 데이터 역다중화 장치에 있어서,In the data demultiplexing apparatus of the optical transmission system, 외부로부터 수신된 고속의 광신호를 전기적 신호로 변환하고, 클럭을 추출하는 수신 수단;Receiving means for converting a high speed optical signal received from the outside into an electrical signal and extracting a clock; 상기 수신 수단으로부터 수신된 클럭을 이용하여 전기적 신호를 역다중화하여 저속의 신호로 변환하는 제1 역다중화 수단;First demultiplexing means for demultiplexing an electrical signal using a clock received from the receiving means and converting the electrical signal into a low speed signal; 상기 제1 역다중화 수단의 출력 데이터의 프레임중 재생 및 다중 구간의 오버헤드를 처리하는 오버헤드 처리 수단;Overhead processing means for processing reproduction of frames of the output data of the first demultiplexing means and overhead of multiple sections; 상기 오버헤드 처리 수단의 출력 데이터를 제어신호에 따라 관리 유니트(AU : Administration Unit) 단위로 타임슬롯을 변경하는 타임슬롯 변경 수단;Time slot changing means for changing the time slot in units of administration units (AUs) according to a control signal of the output data of the overhead processing means; 상기 타임슬롯 변경 수단의 출력 데이터를 리타이밍하여 출력하는 출력 수단; 및Output means for retiming and outputting the output data of the timeslot changing means; And 상기 오버헤드 처리 수단에 연결되어 재생 및 다중 구간 오버헤드를 감시 처리하고, 상기 수신 수단에 연결되어 광 수신 신호에 대한 경보를 검출 처리하여 외부로 감시제어신호를 출력하며, 외부로부터 제어신호를 입력받아 상기 타임슬롯 변경 수단으로 전달하는 접속 수단Connected to the overhead processing means for monitoring and reproducing and multi-section overhead monitoring; connected to the receiving means for detecting and processing an alarm for an optical reception signal and outputting a monitoring control signal to the outside, and inputting a control signal from the outside Connecting means for receiving and transmitting to the timeslot changing means 을 포함하여 이루어진 데이터 역다중화 장치.Data demultiplexing device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 역다중화 수단은,The first demultiplexing means, 상기 수신 수단으로부터의 클럭을 이용하여 수신된 고속의 전기적 신호를 역다중화하여 저속의 병렬신호로 변환하고, 수신된 클럭을 분주시키는 제2 역다중화 수단; 및Second demultiplexing means for demultiplexing the received high speed electrical signal using the clock from the receiving means, converting the high speed electrical signal into a low speed parallel signal, and dividing the received clock; And 상기 제2 역다중화 수단으로부터의 병렬신호를 역다중화하고, 상기 제2 역다중화부로부터의 분주된 클럭을 다시 분주시켜 상기 오버헤드 처리 수단으로 전송하는 제3 역다중화 수단Third demultiplexing means for demultiplexing the parallel signal from the second demultiplexing means, dividing the divided clock from the second demultiplexing unit and transmitting the divided clock to the overhead processing means; 을 포함하여 이루어진 데이터 역다중화 장치.Data demultiplexing device comprising a. 제 2 항에 있어서,The method of claim 2, 상기 제2 역다중화 수단은,The second demultiplexing means, 단순 비트 디인터리빙(Deinterleaving) 방식으로 역다중화하는 1:16 역다중화기인 것을 특징으로 하는 데이터 역다중화 장치.And a 1:16 demultiplexer for demultiplexing by a simple bit deinterleaving method. 제 2 항 또는 제 3 항에 있어서,The method of claim 2 or 3, 상기 제3 역다중화 수단은,The third demultiplexing means, 단순 비트 디인터리빙(Deinterleaving) 방식으로 역다중화하는 1:8 역다중화기인 것을 특징으로 하는 데이터 역다중화 장치.A data demultiplexing apparatus comprising a 1: 8 demultiplexer for demultiplexing by a simple bit deinterleaving method. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 오버헤드 처리 수단은,The overhead processing means, 동기전달모드(STM-64) 프레임에서 재생 구간의 오버헤드 바이트를 처리하여 프레임 동기 신호를 검출하고 7단 디스크램블링을 수행한 후에 재생 및 다중 구간의 오버헤드 바이트들을 처리하여 상기 접속 수단으로 전송하며, 정보 데이터를 상기 타임슬롯 변경 수단으로 전송하는 것을 특징으로 하는 데이터 역다중화 장치.In the synchronous transfer mode (STM-64) frame, the overhead byte of the reproduction section is processed to detect the frame synchronization signal, and after performing 7-stage descrambling, the overhead byte of the reproduction and multiple sections is processed and transmitted to the access means. And transmitting the information data to the timeslot changing means. 제 5 항에 있어서,The method of claim 5, 상기 타임슬롯 변경 수단은,The time slot changing means, 상기 역다중화 수단으로부터 입력된 저속의 신호를 상기 접속 수단을 통하여 입력된 운용자의 타임슬롯 제어 명령에 따라 2.5Gb/s 신호 용량 단위로 분기 결합할 수 있도록 타임슬롯을 관리 유니트(AU) 단위로 변경하는 것을 특징으로 하는 데이터 역다중화 장치.The time slot is changed to a management unit (AU) so that the low speed signal inputted from the demultiplexing means can be combined in 2.5Gb / s signal capacity unit according to the operator's time slot control command inputted through the connection means. Data demultiplexing apparatus, characterized in that. 제 6 항에 있어서,The method of claim 6, 상기 타임슬롯 변경 수단의 출력 데이터는,The output data of the timeslot changing means is 도달 경로에 따라 변하는 신호의 위상을 최대한 줄이기 위해 8개의 78Mb/s 신호 및 하나의 프레임 동기 신호를 포함하는 4개의 신호로 구성하는 것을 특징으로 하는 데이터 역다중화 장치.A data demultiplexing apparatus comprising four signals including eight 78 Mb / s signals and one frame synchronizing signal in order to minimize the phase of a signal that varies according to an arrival path. 제 7 항에 있어서,The method of claim 7, wherein 상기 출력 수단은,The output means, 상기 타임슬롯 변경 수단의 출력 데이터를 2.5Gb/s 신호 단위로 78Gb/s의 클럭으로 리타이밍하는 4개의 데이터 출력부로 구성된 것을 특징으로 하는 데이터 역다중화 장치.And four data output units configured to retime the output data of the timeslot changing unit to a clock of 78 Gb / s in 2.5 Gb / s signal units.
KR1019970069670A 1997-12-17 1997-12-17 Data Demultiplexer in Branch-coupled Optical Transmission System KR19990050538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069670A KR19990050538A (en) 1997-12-17 1997-12-17 Data Demultiplexer in Branch-coupled Optical Transmission System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069670A KR19990050538A (en) 1997-12-17 1997-12-17 Data Demultiplexer in Branch-coupled Optical Transmission System

Publications (1)

Publication Number Publication Date
KR19990050538A true KR19990050538A (en) 1999-07-05

Family

ID=66090275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069670A KR19990050538A (en) 1997-12-17 1997-12-17 Data Demultiplexer in Branch-coupled Optical Transmission System

Country Status (1)

Country Link
KR (1) KR19990050538A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799416B1 (en) * 2002-08-30 2008-01-30 엘지노텔 주식회사 A device for multiplexing and demultiplexing of signal information in optical transmitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799416B1 (en) * 2002-08-30 2008-01-30 엘지노텔 주식회사 A device for multiplexing and demultiplexing of signal information in optical transmitter

Similar Documents

Publication Publication Date Title
US6556593B1 (en) Digital cross connect and add/drop multiplexing device for SDH or SONET signals
US6041062A (en) High-speed synchronous multiplexing apparatus
JP2000269912A (en) Method and device for transmitting low-speed sdh signal by high-speed sdh signal
EP1143650B1 (en) Transmission system
JPH06225373A (en) Transmission system and transmitting device
JPH11122320A (en) Device and method for interface between communication networks
JP2002159081A (en) Optical cross connection device regardless of transmission speed in optical transmission system
CN101951532B (en) Transmission and acquirement method, device and system of OTN (Optical Transport Network) network business defect information
US7650071B2 (en) Optical signal receiver, optical signal monitoring unit, and optical signal monitoring method
KR19990050538A (en) Data Demultiplexer in Branch-coupled Optical Transmission System
KR100358356B1 (en) Transponder including SDH Multiplexer in WDM Transmission System
KR100256691B1 (en) Optical trasmission system for arbitrary combination of tributaries
KR100221498B1 (en) Apparatus for connection of 2.5gb/s subordination signal transmission part in 10gb/s optical transmission system
KR100360011B1 (en) TRANSCEIVER APPARATUS FOR 2.5Gbps OPTICAL TRANSMISSION
KR0179505B1 (en) Apparatus for lining up frame of tu signal for low-speed switching
KR19980045416A (en) STM-64 Signal Demultiplexer in 10Gb / s Optical Transmission System
KR100241331B1 (en) Repeater for stm-64 signal for a 10g b/s synchronous digital hierarchy-based optical transmission system
KR100500665B1 (en) Apparatus for Multiplexing Gigabits Ethernet Signal and Optical Transponder using that
KR950015086B1 (en) Synchronous multiple transmission unit
KR100198438B1 (en) Apparatus for arranging signal frame and surveying signal
KR19990042556A (en) Synchronous clock generator
KR960012975B1 (en) Transmitter & receiver for isdn
KR0154564B1 (en) Multiplexer/demultiplexer for the catv private terminal
KR100223366B1 (en) Apparatus for selecting communication channel in data communication system
JP2001168829A (en) Management message communication method and management message communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application