KR100198438B1 - Apparatus for arranging signal frame and surveying signal - Google Patents
Apparatus for arranging signal frame and surveying signal Download PDFInfo
- Publication number
- KR100198438B1 KR100198438B1 KR1019960066275A KR19960066275A KR100198438B1 KR 100198438 B1 KR100198438 B1 KR 100198438B1 KR 1019960066275 A KR1019960066275 A KR 1019960066275A KR 19960066275 A KR19960066275 A KR 19960066275A KR 100198438 B1 KR100198438 B1 KR 100198438B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data
- frame
- signals
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/06—Generation of reports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2483—Traffic characterised by specific attributes, e.g. priority or QoS involving identification of individual flows
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 발명은 TU11/TU12 혼용모드의 신호프레임 정렬 및 신호감시기에 관한 것으로서, 종래 방식으로는 주로 TU11 신호 또는 TU12 신호 한가지에 대해서만 신호 프레임 정렬 기능을 가지고 있으며 VC1 신호경로에 대한 부가적인 감시기능인 미접속신호경로에 대한 감시 및 관리기능이 미약한 문제점이 있으므로 상기 문제점을 해결하기 위해 안출된 본 발명은 상기 TU단위의 스위칭을 하기 위한 필수과정으로 AU신호에서 추출된 VC3신호를 종단하고 VC3 내에 다중화되어 있는 저속신호인 TU신호를 재정렬하여 스위치 네트워크를 보내주며, 그 역과정을 처리하는 장치로 VC3 데이타를 입력받아 TU데이타를 출력하는 방향을 하향단, 그 반대를 상향단으로 정의하고, 하향단으로는 외부로부터 입력된 다중된 VC3 데이타를 역다중화하여 하나의 VC3 데이타를 선택 추출하고, 상기 VC3 데이타에서 VC3 경로오버헤드를 검출 및 처리하고, VC3 데이타에서 28개의 TU11 신호 또는 21개의 TU12 신호로 역다중화하여 각각의 TU1 신호에 대한 포인터 처리를 통해 새로운 기준클럭에 따라 재정렬하는 TU1 신호 프레임 정렬 및 VC11/VC12 신호에 대한 경로오버헤드를 감시하며, 상향단으로는 외부로부터 28개의 TU11 신호 또는 21개의 TU12 신호를 감시하여 신호가 존재하지 않을 시 해당되는 채널에 미접속상태 신호를 삽입하는 LSUT 기능 및 28개의 TU11 신호 또는 21개의 TU12 신호에 VC3 경로오버헤드를 삽입하여 VC3 프레임을 형성하여 출력하며, 상기한 기능들이 TU11과 TU12에 대해 모두 적용될 수 있는 혼용모드로 동작할 수 있으며 VC1 신호가 존재하지 않을 시 미접속상태에 대한 감시 및 삽입기능을 갖도록 하여 미접속상태 신호에 대한 처리도 원활하게 할 수 있는 효과가 있다.The present invention relates to signal frame alignment and signal monitoring in a TU11 / TU12 mixed mode. In the conventional method, only a TU11 signal or a TU12 signal has a signal frame alignment function, and an additional connection function for the VC1 signal path is disconnected. In order to solve the problem, the present invention has been made to solve the problem, because the monitoring and management function of the signal path is weak. The VC3 signal extracted from the AU signal is terminated and multiplexed in the VC3. It sends the switch network by rearranging the TU signal, which is a low-speed signal, and processes the reverse process, and receives VC3 data and outputs the TU data in the lower end, and vice versa. Demultiplexes the multiplexed VC3 data input from the outside to select and extract a single VC3 data, TU1 signal frame that detects and processes VC3 path overhead in VC3 data, demultiplexes 28 TU11 signals or 21 TU12 signals in VC3 data, and realigns them according to a new reference clock through pointer processing for each TU1 signal. It monitors alignment and path overhead of VC11 / VC12 signal, and monitors up to 28 TU11 signals or 21 TU12 signals from the outside and inserts disconnected signals in the corresponding channel when there is no signal. VC3 frame is formed by inserting the VC3 path overhead into LSUT function and 28 TU11 signals or 21 TU12 signals, and outputs them.The above functions can operate in a mixed mode that can be applied to both TU11 and TU12. In case there is no error, it has a function to monitor and insert the disconnected status so that it can smoothly process the disconnected status signal. That there is an effect.
Description
본 발명은 VC3신호종단, TU11/TU12 신호프레임 정렬 및 신호감시기에 관한 것으로서, 동기식 전송망에서 고속 광 신호 사이의 신호 접속 기능과 신호의 스위칭 기능을 통해 전송 신호의 유연성 있는 라우팅을 제공하는 시스템인 동기식 회선분배시스템은 신호의 상호 분배와, 분기/결합 기능 등을 가지고 있으며 동기식 전송망에 대한 망 관리 기능을 수행한다.The present invention relates to VC3 signal termination, TU11 / TU12 signal frame alignment and signal monitoring, and is a system for providing flexible routing of transmission signals through a signal connection function and a signal switching function between high-speed optical signals in a synchronous transmission network. The circuit distribution system has mutual distribution of signals and branch / combination functions, and performs network management function for synchronous transmission network.
또한 상기 동기식 회선분배시스템(SDH-DXC)은 50M/150M 급 동기식 신호인 AU3/AU4 단위의 회선 분배 기능과 더불어 1.5M/2M 급 동기식 신호인 TU11/T U12 단위의 회선 분배 기능을 동시에 수행하고 있는데, TU11/TU12 단위 회선분배, 즉 스위칭을 위해서는 VC3 신호종단과 함께 상기로 부터의 TU11/TU12 신호프레임을 추출하여 시스템 타이밍에 재정렬 할 필요가 있으며, 또한 스위칭 상태를 관리하기 위해서 스위칭 전후의 신호경로를 항상 감시하고 있어야 한다.In addition, the synchronous line distribution system (SDH-DXC) simultaneously performs a line distribution function of AU3 / AU4 unit of 50M / 150M class synchronous signal and a line distribution function of TU11 / T U12 unit of 1.5M / 2M class synchronous signal. For TU11 / TU12 unit line distribution, that is, switching, it is necessary to extract the TU11 / TU12 signal frame from the above together with VC3 signal termination and realign it to the system timing, and also to control the switching state. Keep track of the path at all times.
종래의 방식으로는 주로 TU11신호 또는 TU12신호 한가지에 대해서만 신호프레임 정렬 기능을 가지고 있으며 VC1신호경로에 대한 부가적인 감시기능, 즉 미접속신호경로에 대한 감시 및 관리기능이 미흡하다.The conventional method mainly has a signal frame alignment function for only one TU11 signal or one TU12 signal, and lacks an additional monitoring function for the VC1 signal path, that is, monitoring and managing an unconnected signal path.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 본 발명은 SDH기반의 TU11/TU12단위의 신호가 TUG단위로 혼재해 있는 경우, 종래 기술에서 처리하지 못한 TU11신호에 대해서도 신호프레임 정렬 및 부가적인 감시기능을 수행하기 위해 TU11/TU12신호 각각에 대한 각각의 모드에 맞게 분주된 크럭을 발생시키는 타이밍 발생부를 두어 TU11/TU12신호를 모두 수용할 수 있는 모드선택 기를 두었으며, VC1/VC2신호가 존재하지 않을 시 미접속상태에 대한 감시 및 삽입기능을 갖도록 하였다.In order to solve the problems of the prior art as described above, the present invention provides a signal frame alignment and an additional monitoring function for a TU11 signal that cannot be processed in the prior art when the SDH-based TU11 / TU12 unit signals are mixed in TUG units. In order to perform this function, a timing generator for generating divided clocks for each mode of each of the TU11 / TU12 signals is provided so that a mode selector capable of accommodating both TU11 / TU12 signals is provided, and no VC1 / VC2 signals are present. It has a function to monitor and insert the disconnected state.
제1도는 본 발명의 적용 예시도.1 is an application example of the present invention.
제2(a)도는 본 발명에 따른 STM-1 프레임 구조도.2 (a) is a STM-1 frame structure diagram according to the present invention.
제2(b)도는 본 발명에 따른 TU1 프레임 구조도.2 (b) is a TU1 frame structure diagram according to the present invention.
제2(c)도는 본 발명에 따른 TU1 포인터의 구조도.2 (c) is a structural diagram of a TU1 pointer according to the present invention;
제2(d)는 본 발명에 따른 VC1 경로오버헤드(POH)의 구조도.Second (d) is a structural diagram of VC1 path overhead (POH) according to the present invention.
제3도는 본 발명에 따른 TU11/TU12 신호프레임 정렬 및 신호감시기의 전체 구성도.3 is an overall configuration diagram of TU11 / TU12 signal frame alignment and signal monitoring according to the present invention.
제4(a)도는 본 발명의 하향단 입력 신호 타이밍 및 프레임 구조도.4 (a) is a downlink input signal timing and frame structure diagram of the present invention.
제4(b)도는 본 발명의 상향단 출력신호 타이밍 및 프레임 구조도.4 (b) is an upstream output signal timing and frame structure diagram of the present invention.
제4(c)도는 본 발명의 하향단 입력 내부 신호프레임 구조도.4 (c) is a diagram illustrating a structure of an internal input frame for a downstream input of the present invention.
제5(a)도는 본 발명에 따른 TU11 모드에 대한 하향단 출력(상향단 입력) 내부 신호프레임 구조도.5 (a) is a structure diagram of the internal signal frame of the down-end output (upper stage input) for the TU11 mode according to the present invention.
제5(b)도는 본 발명에 따른 TU12 모드에 대한 하향단 출력(상향단 입력)내부 신호프레임 구조도.5 (b) is a structure diagram of the internal signal frame of the down-end output (upper stage input) for the TU12 mode according to the present invention.
제5(c)도는 TU12모드에 대한 하향단 출력(상향단 입력) 신호프레임 구조도.5 (c) is a structure diagram of a downlink output signal (upstream signal) for TU12 mode.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 적용 예시도이다.1 is an exemplary view of application of the present invention.
상기 제1도는 본 발명인 TU11/TU12 혼용모드의 신호프레임 정렬 및 신호 감시기의 적용예로서, 다중기(110)와 역다중기(120)로 이루어진 AUG 신호 형성기(100)와, TU 크로스커넥트(cross-connect) 스위치(200) 사이에 위치하여 AUG 신호로부터 VC3 신호를 추출하는 상기 신호형성기에서 VC3신호를 입력받아 VC3신호를 종단(310)하고 그 내부에 다중되어 있는 TU신호를 재정렬하여 TU 프레임을 형성하여(320) TU단위 스위칭을 하는 크로스커넥터(200)로 출력하며, 또 TU단위 스위칭 후의 신호상태를 감시하며(330) VC3신호를 형성하여(310) 출력한다.1 is an example of application of the signal frame alignment and signal monitor of the TU11 / TU12 mixed mode according to the present invention, the AUG signal generator 100 comprising a multiplexer 110 and a demultiplexer 120, and a TU cross-connect. connect) The signal generator, which is located between the switches 200 and extracts the VC3 signal from the AUG signal, receives the VC3 signal, terminates the VC3 signal 310, and rearranges the TU signals multiplexed therein to form a TU frame. And outputs to the cross connector 200 for TU unit switching (320), and monitors the signal state after TU unit switching (330) and forms (310) the VC3 signal.
제2(a)도는 본 발명에 따른 STM-1 프레임 구조도이다.Figure 2 (a) is a structural diagram of the STM-1 frame according to the present invention.
상기 구조는 AUG 신호형성기(100)와 입출력되는 VC3 신호프레임 구조이며, 제2(b)도는 TU1 프레임의 구조이고, 제2도의 (c)는 TU1 포인터의 구조이며, 제2(d)도는 VC1 경로오버헤드의 구조를 각각 나타낸다.The structure is a VC3 signal frame structure input and output to and from the AUG signal generator 100, Figure 2 (b) is the structure of the TU1 frame, Figure 2 (c) is the structure of the TU1 pointer, Figure 2 (d) is VC1 Represents the structure of the path overhead, respectively.
다음 제3도에서 하향단 입력 및 상향단 출력신호는 STM-1 프레임 용량 19.44Mbps 레이트의 8비트 병렬 신호 형태이고 이에 대한 입출력 신호 타이밍 및 프레임 구조도는 제4도에 나타나 있으며, 이중 하나의 VC3 데이타(6.48Mbps)를 추출하여 처리하므로써 1개의 VC3급에 해당하는 처리용량을 갖고 있다.In the following Figure 3, the downstream input and upstream output signals are in the form of an 8-bit parallel signal with an STM-1 frame capacity of 19.44 Mbps, and the input / output signal timing and frame structure diagram thereof are shown in FIG. By extracting and processing (6.48Mbps), it has a processing capacity equivalent to one VC3 class.
이때 상기 VC3 데이타를 입력받아 TU1 데이타를 출력하는 방향을 하향단(Down-Link), 그리고 그 반대를 상향단(Up-Link)으로 정의하여 기술한다.In this case, the VC3 data is inputted and outputted as TU1 data is defined as a down-link and vice versa as an up-link.
제3도는 본 발명에 따른 TU11/TU12 신호프레임 정렬 및 신호감시기의 전체 구성도이다.3 is an overall configuration diagram of TU11 / TU12 signal frame alignment and signal monitoring according to the present invention.
상기 전체 구성을 보면, 그 주요구성 블럭들은 하향단으로는 VC3 역다중부(310)와, TUG역다중부(320)와, VC3 경로오버헤드 처리기(330), 그리고 TU 신호프레임 정렬기(400) 및 TU1다중 출력부(340)로 이루어지며, 상향단으로는 TU1역다중 입력부(360)와, 신호감시 및 TU1프레임형성부(500)와, TUG다중부(370)와, VC3경로오버헤드삽입부(380)와, VC3 다중출력부(390)로 이루어지고, 타임밍발생부(600)와, 마이크로프로세서 인터페이스부(800)로 구성되어진다.In the overall configuration, the main components of the block VC3 demultiplexer 310, the TUG demultiplexer 320, the VC3 path overhead processor 330, and the TU signal frame aligner 400, TU1 multiple output unit 340, the upper end of the TU1 demultiplex input unit 360, the signal monitoring and TU1 frame forming unit 500, TUG multiple unit 370, VC3 path overhead insertion unit 380, a VC3 multiple output unit 390, and a timing generator 600, and a microprocessor interface unit 800.
상기 제3도에서 하향단의 VC3 역다중 입력부(310)는 VC3 프레임의 시작점을 지시하는 VC3 프레임 옵셋(32)과, 상기 VC3 프레임 부분에 대해서만 인에이블(Enable)되는 VC3 데이타 인에이블(33) 및 제4(a)도와 같은 3개가 다중된 형태의 19.44Mbps 속도의 VC3 데이타(31)를 입력받아 다중된 VC3 데이타를 역다중하여 제4(c)도와 같은 하나의 VC3 데이타(35)를 선택 추출하고 VC3 경로오버헤드 처리기(330)에서는 이 VC3 데이타(35)로부터 VC3 경로 오버헤드(POH)를 추출하여 처리하며, 그 결과로서 H4바이트 상태신호(47)를 타이밍발생부(600)로 보낸다.In FIG. 3, the downstream VC3 demultiplex input unit 310 includes a VC3 frame offset 32 indicating a start point of the VC3 frame, and a VC3 data enable 33 enabled only for the VC3 frame part. And receiving VC3 data 31 of 19.44 Mbps speed in the form of three multiplexed as shown in FIG. 4 (a) and demultiplexing the multiplexed VC3 data to select one VC3 data 35 as shown in FIG. 4 (c). The VC3 path overhead processor 330 extracts and processes the VC3 path overhead POH from the VC3 data 35, and sends the H4 byte status signal 47 to the timing generator 600 as a result. .
그리고 TUG 역다중부(320)에서는 7개의 TUG2 신호(41)를 분리하여 각각 7개로 구성된 TUG 신호처리부(400)의 TU1신호 역다중부(410)로 보내어 28개의 TU11 신호 또는 21개의 TU12신호(42)로 역다중하여 TU 프레임 정렬기(420)로 보낸다.In addition, the TUG demultiplexer 320 separates the seven TUG2 signals 41 and sends them to the TU1 signal demultiplexer 410 of the TUG signal processing unit 400, which is composed of seven, respectively, 28 TU11 signals or 21 TU12 signals 42. Demultiplexed into the TU frame aligner 420.
또한 TU 프레임 정렬기(420)는 하나의 TUG2에 대해서는 TU11의 경우 4개로 그리고 TU12의 경우 3개로 이루어져 있으며, 상기 각 TUG2 단위로 TU1 모드선택이 가능하다.In addition, the TU frame aligner 420 is composed of four for TU11 and three for TU12 for one TUG2, and the TU1 mode can be selected for each TUG2.
따라서 상기 TU11에 대해서는 최대 28개로 TU12에 대해서는 최대 21개로 구성하게 된다.Therefore, up to 28 for TU11 and up to 21 for TU12.
상기 TU1 모드에 따른 동작은 타이밍 발생부(600)에서 모드에 맞게 선택되어 발생된 타이밍신호(66)에 의해 별도의 제어 과정없이 자동적으로 동작한다.The operation according to the TU1 mode is automatically operated without a separate control process by the timing signal 66 generated by being selected according to the mode in the timing generator 600.
상기 TU 프레임 정렬기(420)에서는 타이밍 발생부(600)에서 오는 TU11 및 TU12모드에 따른 각각의 클럭 타이밍을 받아 포인터 해석기(430)에서 상기 제2(b)도와 같은 H4바이트의 상태신호에 따른 타이밍(66)에 의해 TU1 프레임을 분리하여 제2(c)도와 같은 TU1포인터(V1, V2, V3바이트)를 처리하며, 그 결과로써 VC1프레임과 VC1 옵셋타이밍 신호(43)를 추출하여 포인터 버퍼(440)와 VC1 감시기(470)로 보낸다.The TU frame aligner 420 receives the respective clock timings according to the TU11 and TU12 modes from the timing generator 600 and the pointer interpreter 430 according to the state signal of H4 byte as shown in the second (b). The TU1 frame is separated at the timing 66 to process the TU1 pointers V1, V2, and V3 bytes as shown in FIG. 2C. As a result, the VC1 frame and the VC1 offset timing signal 43 are extracted and the pointer buffer is extracted. 440 and the VC1 monitor 470.
상기 VC1 감시기(470)에서는 VC11/VC12 신호에 대한 경로오버헤드 감시 기능을 수행하게 된다.The VC1 monitor 470 performs a path overhead monitoring function for the VC11 / VC12 signals.
상기 포인터 해석기(430)에서 추출된 VC11/VC12 신호와 옵셋(43)은 포인터 버퍼(440)를 거쳐 정렬(alignment)이 되며, 포인터 생성기(450)에서 이 옵셋 타이밍(44)에 따른 새로운 포인터 값을 재생성하여 TU11/TU12 신호프레임을 재형성한다.The VC11 / VC12 signal extracted from the pointer interpreter 430 and the offset 43 are aligned through the pointer buffer 440, and a new pointer value according to the offset timing 44 in the pointer generator 450. Regenerate the TU11 / TU12 signal frame.
상기와 같이 정렬된 4개의 TU11 또는 3개의 TU12 신호들은 TU1다중부(460)에서 다중되어 TUG2신호(46)를 형성하는데 각각의 TUG처리부(400)에서 나오며 데이터 다중 출력부(340)에서는 상기 7개의 TUG2신호(46)와 1개의 더미(Dummy) TU11/TU12 신호를 합하여 총 29개의 TU11 또는 22개의 TU12 신호가 다중된 형태(38)로 출력된다.The four TU11 or three TU12 signals arranged as described above are multiplexed in the TU1 multiple part 460 to form the TUG2 signal 46. The TUG processing unit 400 is output from each TUG processing unit 400. A total of 29 TU11 or 22 TU12 signals are output in a multiplexed form 38 by combining the two TUG2 signals 46 and one dummy TU11 / TU12 signal.
역으로 상기 상향단에 대해서는 상기 하향단에 대한 출력과 같은 형태의 데이타(51)를 입력받아 입력된 데이타를 역다중하여(360) 자신에 해당하는 6.48M급의 신호를 처리한다.On the contrary, the upstream stage receives the data 51 having the same form as the output to the downstream stage and demultiplexes the input data 360 to process a 6.48M level signal corresponding to itself.
상기 신호에 포함된 29개의 다중된 TU11 신호(TU12인 경우는 22개)에서 1개의 더미 TU11/TU12 채널을 제외한 28개의 TU11 또는 21개의 TU12 신호에 VC3 경로오버헤드를 삽입해 VC3 프레임을 형성하여 출력한다.From the 29 multiplexed TU11 signals (22 in the case of TU12) included in the signal, VC3 path overhead is inserted into 28 TU11 or 21 TU12 signals except one dummy TU11 / TU12 channel to form a VC3 frame. Output
그리고 VC11/VC12에 대한 Unequipped 상태 시 해당 신호 레벨(Signal Label)값 삽입 기능을 수행한다.In the case of the Unequipped state for VC11 / VC12, the function inserts a corresponding signal label value.
이는 3-State Control되어 외부에서 다중된 19.44M급의 신호를 형성하여 출력된다.It is 3-state controlled and outputs a 19.44M level signal multiplexed externally.
상기 제3도를 보면, 상기 하향단에 대해서는 VC3 데이타와 옵셋 타이밍으로부터 VC3 POH중 J1, B3, C2, G1, F2, H4, F3바이트를 분리하게 되는데, 상기 J1은 경로 추적용 바이트로 16바이트씩을 누적하였다가 필요 시, 즉 경로연결 상태에 이상이 발생하여 망관리자로부터 요청이 있을시 CPU가 읽어 갈 수 있게 한다.Referring to FIG. 3, for the downstream end, J1, B3, C2, G1, F2, H4, and F3 bytes of VC3 POH are separated from VC3 data and offset timing, wherein J1 is a byte for path tracking 16 bytes. After accumulating each other, CPUs can be read when necessary, i.e. when an error occurs in the path connection state.
상기 C2는 경로 신호 레벨(Signal Label)로서 보통때는 TUG 구조를 가리키게 되는데 Unequipped 상태일 경우, 즉 00000000의 값이 5프레임 연속 검출되면 UNEQ 상태를 발생시키며, 5프레임 연속 00000000 이외의 값이 검출되면 상태를 해제한다.The C2 is a path signal level (signal label), which normally indicates a TUG structure. When the signal is unequipped, that is, when a value of 00000000 is detected for five consecutive frames, a UNEQ state is generated. Release it.
또한 G1은 경로 상태정보 바이트로 상위 1∼4번째 비트는 REI(Remote Error Indication)를 가리키고 5번째 비트는 RDI(Remote Defect Indication) 정보를 가리키며, 1의 값이 연속 3프레임 검출되면 상기 RDI상태를 발생하게 되고 0의 값이 3프레임 연속 검출되면 해제한다.In addition, G1 is a path status information byte, and upper bits 1 to 4 indicate REI (Remote Error Indication), and fifth bit indicates RDI (Remote Defect Indication) information. If 0 is detected for 3 consecutive frames, it is cleared.
그리고 REI정보는 CPU가 읽어 갈 수 있도록 하며 상기 RDI 상태는 발생/해제시 즉시 CPU로 보고한다.The REI information is read by the CPU and the RDI status is reported to the CPU immediately upon occurrence / release.
상기 B3는 에러성능 감시용 바이트로 현 프레임에 대한 BIP-8을 계산한 값은 다음 프레임의 B3값과 비교하는데 에러 발생시 값을 누적하였다가 지정한 임계치에 도달하면 CPU로 즉시 보고하며, 또 에러갯수는 상대편 송신 POH의 REI에 삽입한다.The B3 is an error performance monitoring byte. The value calculated from the BIP-8 for the current frame is compared with the value of B3 of the next frame. When an error occurs, the value is accumulated and immediately reported to the CPU when the specified threshold is reached. Inserts into the REI of the other transmitting POH.
그리고 H4는 멀티프레임 인식용으로 수신된 값을 디코딩함으로써 TU1 프레임의 위치(V1,V2,V3,V4)를 찾는데 사용한다.H4 is used to find the position (V1, V2, V3, V4) of the TU1 frame by decoding the received value for multi-frame recognition.
상기 F2 및 F3는 사용자용으로 외부에서 데이타를 가져 갈 수 있도록 한다.F2 and F3 allow data to be taken from outside for the user.
역으로, 상향단에 대해서는 VC3 신호에 POH를 삽입하여 송신을 하게 되는데 CPU로 부터 정보를 받아 삽입할 수 있도록 하며, 에러성능 감시를 위해 VC3 전체 프레임에 대한 BIP-8을 계산하여 다음에 오는 프레임의 B3 위치에 삽입하도록 한다.Conversely, POH is inserted into the VC3 signal at the upstream and transmits it. The CPU receives the information from the CPU and inserts it.In order to monitor the error performance, the BIP-8 for the entire VC3 frame is calculated and the next frame is used. Insert it into position B3.
상기 동기식 전송망에서 전송망 노드가 그의 망동기 성능의 저하 또는 상실시에 전송신호의 손실을 방지하기 위해 입출력되는 신호간의 클럭차를 포인터 동기개념을 사용하여 보상한다.In the synchronous transmission network, a pointer synchronization concept compensates for a clock difference between signals inputted and outputted in order to prevent loss of a transmission signal when the network node deteriorates or loses its network synchronizer performance.
상기 포인터는 상향 스트림상에서 VCn(n=1,3)이 이들보다 상위의 VCn+1 또는 전송신호 포맷인 STM-1 프레임의 페이로드상에 다중화될 때 각 VCn의 시작점을 지시하고, 하향 스트림상에서 상위 VCn+1 또는 STM-1이 하위 VCn으로 역다중화될 때 이들의 시작점을 알려주는 역할을 한다.The pointer indicates the starting point of each VCn when VCn (n = 1,3) on the upstream is multiplexed on the payload of the higher VCn + 1 or STM-1 frame in transmission signal format, and on the downstream stream. When the upper VCn + 1 or STM-1 is demultiplexed to the lower VCn it serves to inform the starting point.
이때 STM-1내의 VCn 신호단위가 또 다른 STM-1으로 다중화되는 과정에서 입력 STM-1 클럭과 출력 STM-1 클럭이 상호 독립된 클럭으로 운용될 때 STM-1내에 포함된 VCn 클럭간의 차는 바이트 단위로 계수되는 포인터 값의 조정, 즉 정/영/부 스터핑(stuffing) 기법에 의해서 보상된다.In this case, when the VCn signal unit in STM-1 is multiplexed to another STM-1, when the input STM-1 clock and the output STM-1 clock are operated as independent clocks, the difference between the VCn clocks included in the STM-1 is in bytes. Compensation is made by adjusting the pointer value, i.e. positive / zero / sub stuffing technique.
따라서 상기와 같은 포인터 처리는 크게 포인터 해석부(PI)와, 포인터 버퍼(PB) 및 포인터 생성부(PG)로 구성되고, 상기 포인터에는 고속 포인터인 AU 포인터와 저속 포인터인 TU 포인터로 분류된다.Therefore, the above pointer processing is largely composed of a pointer interpreter PI, a pointer buffer PB, and a pointer generator PG, and the pointer is classified into an AU pointer as a fast pointer and a TU pointer as a slow pointer.
동기식 다중 시스템에서 TU 프레임 정렬을 위한 기능은 제4도와 같이 구성된다.The function for TU frame alignment in a synchronous multiple system is configured as shown in FIG.
포인터 해석부(430)에서는 포인터를 해석하여 상태를 결정하게 되는데 포인터 해석 상태는 NORM, AIS, LOP의 세가지 상태로 정의되며, 포인터가 정상상태인 NORM_state는 NDF_enable이 발생하거나 3×norm_point가 입력되는 경우 또는 incr_ind/decr_ind가 발생하는 경우에 정의된다.The pointer interpreter 430 determines the state by interpreting the pointer. The pointer interpretation state is defined as three states of NORM, AIS, and LOP, and when the NORM_state in which the pointer is in a normal state occurs NDF_enable or 3 × norm_point is input. Alternatively, it is defined when incr_ind / decr_ind occurs.
정상상태에서 AIS_ind가 3 프레임 연속 발생되면 3×AIS_ind 조건을 만족하여 AIS 상태로 천이되며, 상기 상태에서 3×norm_point 또는 NDF_enable이 발생되지 않는 한 다시 정상상태로 돌아가지 않는다.If AIS_ind is generated three consecutive frames in the steady state, the state transitions to the AIS state by satisfying the 3xAIS_ind condition and does not return to the normal state unless 3xnorm_point or NDF_enable is generated.
또한 정상상태에서 8 프레임 연속 inv_point나 NDF_enable이 발생되면 LOP 상태로 천이되며, 또한 3×norm_point 또는 NDF_enable이 발생되지 않는 한 다시 정상상태로 돌아가지 않는다.In addition, if inv_point or NDF_enable occurs continuously for 8 frames in the normal state, the state transitions to the LOP state, and does not return to the normal state unless 3 × norm_point or NDF_enable occurs.
상기 LOP 상태에서 3 프레임 연속 AIS_ind 신호가 입력되면 AIS 상태로 천이되며, AIS 상태에서도 8 프레임 연속 inv_point가 발생되면 LOP 상태로 천이되고 LOP와 AIS 상태는 경보로 처리하여 CPU로 보낸다.When the AIS_ind signal is input for three consecutive frames in the LOP state, the signal transitions to the AIS state. If the inv_point occurs for eight consecutive frames in the AIS state, the state transitions to the LOP state.
포인터 버퍼(440)는 쓰기(write) 클럭과 읽기(read) 클럭의 차이를 완충시켜 주는 역할을 하는 것으로서, 두 클럭의 위상을 비교하여 차이가 생길 경우 PJ에서 읽기 클럭을 개핑(gapping)시켜 버퍼에서 P/N(Positive/Negative) Justification이 일어나게 된다.The pointer buffer 440 buffers the difference between the write clock and the read clock. The pointer buffer 440 compares the phases of the two clocks and, if there is a difference, gaps the read clock from the PJ to buffer the buffer. In P / N (Positive / Negative) Justification occurs.
상기 사항을 위한 버퍼는 적당한 크기의 용량을 가져야 하는데, 오버헤드(V1,V2,V3,V4)용으로 할당된 갭(gap)으로 2바이트, 수신 P/N Justification에 의한 갭(gap)으로 1바이트와, 송신 P/N Justification 수행에 따른 갭(gap)으로 1바이트와, 지터(jitter) 및 원더(wander) 흡수용으로 4바이트가 요구되어 총 8바이트가 필요하다.The buffer for the above should have a reasonable size, 2 bytes for the gap allocated for overhead (V1, V2, V3, V4), 1 for the gap by receiving P / N Justification. A byte, a gap according to transmission P / N justification, one byte, and four bytes for jitter and wonder absorption are required, requiring a total of eight bytes.
또한 포인터 생성부(450)에서는 포인터 해석 및 버퍼를 거쳐 재정렬된 데이타와 TU 옵셋에 따라 TU 포인터를 생성하여 해당 프레임에 삽입한다.In addition, the pointer generation unit 450 generates a TU pointer according to the rearranged data and the TU offset through the pointer interpretation and buffer, and inserts the TU pointer into the corresponding frame.
상기에 따라 본 발명에서 상기한 하나의 TU1 신호에 대한 포인터 해석부와, 포인터 버퍼 및 포인터 생성부는 TU11인 경우는 28개, TU12인 경우는 21개의 각각 동일한 기능의 모듈이 독립적으로 동작한다.As described above, in the present invention, the pointer analyzer for one TU1 signal, the pointer buffer and the pointer generator, 28 in the case of TU11 and 21 in the case of TU12 operate independently of each other.
상기 TU1 프레임의 유지보수 정보는 TU-AIS/LOP 경보 검출과 TU-PPJC/NPJC 성능 정보 감시가 있다.Maintenance information of the TU1 frame includes TU-AIS / LOP alarm detection and TU-PPJC / NPJC performance information monitoring.
상기 TU-AIS는 TU1 신호가 all 1일 시와 TU1 포인터 값(V1, V2)이 3번 연속적으로 all 1일때 발생하며, 상기 TU-LOP는 8번 Invalid 포인터 값과 NDF-enable 상태일시 발생된다.The TU-AIS occurs when the TU1 signal is all 1 and when the TU1 pointer values (V1, V2) are all 1 consecutively three times, and the TU-LOP is generated when the 8th invalid pointer value and the NDF-enable state. .
상기 UP-PPJC는 P/N Justification이 발생시 이를 누적하여 CPU가 읽어볼 수 있도록 한다.The UP-PPJC accumulates the P / N Justification when it occurs and allows the CPU to read it.
그리고 VC1 경로 신호 감시 기능은 VC1 경로오버헤드를 추출하여 처리하게 되는데 상기 VC1 경로오버헤드는 TU11/TU12 프레임 내에 존재하는 VC1 신호의 상태를 표시하기 위한 것이다.The VC1 path signal monitoring function extracts and processes the VC1 path overhead. The VC1 path overhead is for indicating the state of the VC1 signal present in the TU11 / TU12 frame.
상기 오버헤드는 TU11/TU12 포인터 해석부(PI)에서 포인터 위치 클럭(2㎑)에 의해 TU11/TU12 프레임내의 위치가 결정된다.The overhead is determined by the pointer position clock (2 ms) in the TU11 / TU12 pointer analyzer (PI) to determine the position in the TU11 / TU12 frame.
상기 VC1감시기(470)에서 처리되는 신호감시 기능은 ITU-T G.783에서 권고하는 기능 중 미장착신호종단(LSUT-Sink, LSUT-Source) 및 경로감시(LPOM) 기능을 처리한다.The signal monitoring function processed by the VC1 monitor 470 processes unmounted signal termination (LSUT-Sink, LSUT-Source) and path monitoring (LPOM) functions among the functions recommended by ITU-T G.783.
상기 LSUT-Sink 기능은 TU 스위치단으로 입력하는 VC1 신호의 미장착신호(Unequipped) 상태를 감시하는 기능이며, LPOM 기능은 수신되는 VC1 신호내의 경로오버헤드를 추출하여 상태 정보를 감시하고, 수집하는 기능을 수행한다.The LSUT-Sink function monitors the unequipped state of the VC1 signal input to the TU switch, and the LPOM function extracts the path overhead in the received VC1 signal to monitor and collect state information. Do this.
또한 상기 LSUT-Source 기능은 상기 TU 스위치단(200)에서 출력되는 VC1 신호에 미접속상태(Unequipped) 신호를 삽입하여 송출하는 기능을 처리한다.In addition, the LSUT-Source function processes a function of inserting and transmitting an unequipped signal into the VC1 signal output from the TU switch stage 200.
상기 VC1 경로오버헤드의 구조는 상기 제2도의 (d)와 같으며 다음과 같이 처리한다.The structure of the VC1 path overhead is as shown in (d) of FIG. 2 and is processed as follows.
먼저 BIP-2비트는 VC1 프레임의 에러 성능 감시용 비트로 현 VC1프레임의 BIP-2를 계산한 후, 수신된 BIP-2 값과 비교하여 차이가 발생하면 이를 누적하였다가 지정한 임계치에 다다르면 u-P인터페이스(800)를 통해 CPU로 보고한다.First, the BIP-2 bit is an error performance monitoring bit of the VC1 frame. After calculating the BIP-2 of the current VC1 frame, it compares it with the received BIP-2 value and accumulates it when the difference is reached. When the specified threshold is reached, the uP interface ( (800) to the CPU.
그리고 REI비트는 상대방이 전송한 BIP-2에 대한 에러 감시용으로 상대국이 전송하는데, 상기 비트는 CPU가 언제든지 읽어갈 수 있도록 한다.The REI bit is transmitted by the other station for error monitoring on BIP-2 transmitted by the other party, which enables the CPU to read it at any time.
또한 RDI비트는 상대방의 심각한 신호 수신 장애 상태 및 TU-AIS와 같은 경보를 상대방이 전송하는 비트이며, 5번 연속하여 1을 수신 시 경보를 발생하며 즉시 CPU로 보고한다.In addition, RDI bit is a bit that the other party transmits severe signal reception failure status of the other party and alarm such as TU-AIS, and when it receives 1 consecutive 5 times, it generates an alarm and reports it to CPU immediately.
다음 RFI비트는 상대방의 심각한 신호 수신 장애 상태를 표시하는 비트로 5번 연속하여 1을 수신 시 경보를 발생하며 즉시 CPU로 보고한다.The next RFI bit indicates the other party's severe signal reception failure status. When R1 is received 5 times consecutively, an alarm is generated and immediately reported to the CPU.
상기 신호 레벨(Signal Label) 비트는 3비트로 구성되며, 신호장착/미장착(Unequipped/Equipped) 상태를 표시하는데 5프레임 연속 000 값을 수신하면 신호미장착(LP-UNEQ) 상태를 선언하고 상기 CPU로 보고하며, 5프레임 연속 000값이 아닐 경우 신호미장착 상태를 해제하고 상기 CPU로 보고한다.The signal label bit is composed of 3 bits and indicates unequipped / equipped status. If a 000 value is received for five consecutive frames, it declares an LP-UNEQ status and reports it to the CPU. If the value is not 000 for 5 consecutive frames, the signal unloaded state is canceled and reported to the CPU.
상기 제3도에서 입력되는 TU1 데이타가 포인터 해석부(430)를 거치면 VC1 데이타와 VC1 프레임 옵셋(2㎑) 타이밍이 추출되는데, 이로부터 VC1 경로오버헤드를 분리하여 처리한다.When the TU1 data input in FIG. 3 passes through the pointer analyzer 430, the VC1 data and the VC1 frame offset (2 ms) timing are extracted, and the VC1 path overhead is separated and processed.
만일 신호레벨(Signal Label)의 값이 3프레임연속 000일 경우 LP-UNEQ 상태를 발생시키는데, 이는 해당 VC1 경로의 신호가 미장착되어 있으며 단지 페이로드(patload)는 무신호(Idle) 상태 또는 감시용 데이타 상태임을 나타낸다.If the value of Signal Label is 3 consecutive frames 000, it generates LP-UNEQ status, which means that the signal of the corresponding VC1 path is not installed and only the payload is for Idle status or monitoring. Indicates data state.
이때 상기 감시상태 모드는 일반 경로감시상태(LPOM)에서 미장착 신호감시상태(LSUT-Sink)로 바뀌게 된다.At this time, the monitoring state mode is changed from the general path monitoring state (LPOM) to the unmounted signal monitoring state (LSUT-Sink).
역으로 TU 스위치로부터 받는 TU1 데이타는 정상상태, 즉 스위치 접속상태인 경우 그냥 통과하게 되며, 미접속상태인 경우 상기 CPU의 제어에 의해 LSUT-Source 모드로 동작한다.On the contrary, the TU1 data received from the TU switch is simply passed in the normal state, that is, the switch connection state, and operates in the LSUT-Source mode under the control of the CPU in the non-connected state.
이때는 VC1 프레임과 TU1 프레임을 자체적으로 생성하며 신호 레벨(Signal Label)은 000값을 삽입하고 페이로드 데이타는 특정 감시용 데이타를 삽입할 수 있다.In this case, the VC1 frame and the TU1 frame may be generated by itself, a signal level (Signal Label) may be inserted into a 000 value, and the payload data may include specific monitoring data.
상기와 같이 구성되어 동작하는 본 발명은 TU단위 신호프레임 정렬 및 감시에 있어서, TU11과 TU12 각각의 모드에 맞게 클럭을 발생시키는 타이밍 발생부를 두고 먹스를 이용해서 선택하여 쓸 수 있는 모드 선택 기능을 추가하여 TU11/TU12신호를 모두 수용할 수 있도록 하였으며, VC1신호가 존재하지 않을 시 미접속상태에 대한 감시 및 삽입기능을 갖도록 하여 미접속상태 신호에 대한 처리도 원활하게 할 수 있는 효과가 있다.The present invention configured and operated as described above has a timing generator for generating a clock for each of TU11 and TU12 modes in TU unit signal frame alignment and monitoring, and adds a mode selection function that can be selected and used using a mux. Therefore, the TU11 / TU12 signal can be accommodated, and when the VC1 signal is not present, it has the effect of monitoring and inserting the unconnected state.
본 발명은 동기식 회선분배시스템(SDH-DXC)에서 TU11및 TU12단위 회선 분배 스위칭(Cross-connect Switching)을 혼용하여 수행하기 위해서, 상위 신호인 STM-n으로 부터 VC3신호를 종단하고, TU11 및 TU12신호프레임을 재정렬하여 스위칭을 가능케 하고, VC11 및 VC12신호에 대한 경로오버 헤드를 감시하여 스위치 전단에서 신호경로의 상태를 판단하고, 스위치 후단에서 VC11 및 VC12 신호가 존재하지 않을 시, 즉 스위치 접속신호가 없을 시 미접속신호 경로를 보존할 수 있도록 하여 신호경로를 보호절체용 또는 감시용으로 활용할 수 있도록 하는데 그 목적이 있다.The present invention terminates the VC3 signal from the higher signal STM-n to perform TU11 and TU12 unit cross-connect switching in a synchronous line distribution system (SDH-DXC). Rearrange the signal frames to enable switching, monitor the path overhead for the VC11 and VC12 signals to determine the state of the signal path at the front of the switch, and when the VC11 and VC12 signals are not present at the rear of the switch, that is, the switch connection signal. Its purpose is to enable the use of signal paths for protection switching or monitoring by preserving unconnected signal paths when no signal is available.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960066275A KR100198438B1 (en) | 1996-12-16 | 1996-12-16 | Apparatus for arranging signal frame and surveying signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960066275A KR100198438B1 (en) | 1996-12-16 | 1996-12-16 | Apparatus for arranging signal frame and surveying signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980047761A KR19980047761A (en) | 1998-09-15 |
KR100198438B1 true KR100198438B1 (en) | 1999-06-15 |
Family
ID=19488155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960066275A KR100198438B1 (en) | 1996-12-16 | 1996-12-16 | Apparatus for arranging signal frame and surveying signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100198438B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468573B1 (en) * | 2000-10-30 | 2005-01-31 | 엘지전자 주식회사 | Method for signal conversion between administration units in synchronous digital hierarchy |
-
1996
- 1996-12-16 KR KR1019960066275A patent/KR100198438B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468573B1 (en) * | 2000-10-30 | 2005-01-31 | 엘지전자 주식회사 | Method for signal conversion between administration units in synchronous digital hierarchy |
Also Published As
Publication number | Publication date |
---|---|
KR19980047761A (en) | 1998-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1363426B1 (en) | Multiplexing relay transmission device | |
US6721268B1 (en) | Method and apparatus for multiplex transmission | |
US6522671B1 (en) | Protocol independent sub-rate device | |
US5465252A (en) | Method for receiving and delivering section overheads of and for STM-1 signals in a section-overhead server of a network node | |
US20130308659A1 (en) | System and Method for Multiplexing PDH and Packet Data | |
US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
ITMI20000545A1 (en) | METHOD AND APPARATUS TO TRANSMIT / RECEIVE STM-4 (SDH) OR STS-12 (SONET) LEVEL DIGITAL SIGNALS ON TWO RF CARRIERS IN A LINE SECTION | |
US7526197B2 (en) | Utilizing the protecting bandwidth in a SONET network | |
KR0151908B1 (en) | Synchronous digital line distribution apparatus | |
KR100198438B1 (en) | Apparatus for arranging signal frame and surveying signal | |
EP1282250B1 (en) | Method of transparently transporting frames with reduced overhead between two networks through an intermediate network using a common frame with expanded payload section | |
US20030058789A1 (en) | SDH ring network | |
US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
JPH06268624A (en) | Synchronism acquisition check system | |
US7162536B1 (en) | Validation of a connection between arbitrary end-nodes in a communications network | |
JP4312080B2 (en) | Communication method and apparatus | |
KR0179505B1 (en) | Apparatus for lining up frame of tu signal for low-speed switching | |
KR100216515B1 (en) | Tu switch adaptation device and method for forming its signal for mixed cross-connect on tu11/tu12 | |
KR100901774B1 (en) | Transmission equipment and transmission method for synchronous network | |
KR100237475B1 (en) | An apparatus for requesting to switch a remote aumux unit in synchronous transmission system | |
KR0154564B1 (en) | Multiplexer/demultiplexer for the catv private terminal | |
KR100201332B1 (en) | A local loop back circuit of vc1 in synchronous multiplexer | |
KR100278444B1 (en) | Alarm signal detection circuit by analysis of management unit (AU) pointer for synchronous digital hierarchy (SDH) transmission | |
JP3635083B2 (en) | Demultiplexing method for transmission equipment | |
JP3635083B6 (en) | Multiplexed signal transmission method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100302 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |