KR19990050257A - 피씨아이 버스의 중재장치 - Google Patents

피씨아이 버스의 중재장치 Download PDF

Info

Publication number
KR19990050257A
KR19990050257A KR1019970069336A KR19970069336A KR19990050257A KR 19990050257 A KR19990050257 A KR 19990050257A KR 1019970069336 A KR1019970069336 A KR 1019970069336A KR 19970069336 A KR19970069336 A KR 19970069336A KR 19990050257 A KR19990050257 A KR 19990050257A
Authority
KR
South Korea
Prior art keywords
priority
masters
bus
master
setting method
Prior art date
Application number
KR1019970069336A
Other languages
English (en)
Inventor
송제혁
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970069336A priority Critical patent/KR19990050257A/ko
Publication of KR19990050257A publication Critical patent/KR19990050257A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G06F13/225Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Abstract

본 발명은 피씨아이 버스의 중재장치에 관한 것으로, 종래에는 고정된 우선순위 설정법의 경우 우선순위가 낮은 마스터는 데드락에 걸려 처리가 지연되는 문제점이 있고, 라운드로빈 우선순위 설정법의 경우 우선순위가 높게 처리되어야 할 마스터가 순환에 의해 우선순위가 낮아짐으로써 처리가 지연되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 시스템을 총괄제어하는 씨피유와 제1인터페이스부를 통해 신호를 입출력하여 높은 우선순위를 요구하는 마스터들의 우선순위를 높게 고정하고, 상대적으로 낮은 우선순위를 요구하는 마스터들의 우선순위를 라운드로빈 우선순위 설정법에 따라 우선순위를 생성하는 레지스터와; 다수의 피씨아이 마스터들로부터 각기 출력되는 요청신호를 피씨아이 버스 및 제2인터페이스부를 통해 입력받아 상기 레지스터에 설정된 우선순위에 따른 허락신호를 각 마스터에 출력하는 피씨아이 중재부로 구성되는 피씨아이 버스의 중재장치를 통해 트랜잭션 수행속도가 달리 요구되는 피씨아이 마스터들의 요청신호를 보다 효율적으로 중재하여 빠른 수행속도를 요구하는 마스터의 지연으로 인한 오동작을 방지할 수 있는 효과가 있다.

Description

피씨아이 버스의 중재장치
본 발명은 피씨아이 버스(peripheral component interconnect bus :PCI BUS)의 중재장치(arbiter)에 관한 것으로, 특히 피씨아이 마스터(master)들의 요구를 보다 효율적으로 처리할 수 있는 피씨아이 버스의 중재장치에 관한 것이다.
일반적으로, 피씨아이 버스는 로컬(local)버스방식의 일종이며, 로컬버스방식이란 특정한 확장보드를 메인보드 내부에서와 같이 씨피유와 직접 접속하여 성능의 향상을 꾀한 것으로, 고속으로 많은양의 데이터전송을 필요로 하는 주변장치가 씨피유 가까이 접속될 수 있으며, 시스템의 병목현상을 해결할 수 있는 버스방식을 말한다. 이와같은 로컬버스는 모든 주변장치가 고속으로 많은양의 데이터전송을 필요로 하지 않기 때문에 기존의 ISA, EISA, MCA 표준버스를 대체하기 보다는 공존할것으로 예상되고 있다. 하나의 버스에 다수의 마스터들이 접속되므로, 각 피씨아이 마스터들이 피씨아이 버스를 사용하고자 요청(request)을 하면, 피씨아이 버스의 중재기가 우선순위(priority)에 따른 허락(grant)을 내려 피씨아이 버스의 사용권을 마스터에 부여하게 된다. 이와같은 종래 피씨아이 버스의 중재장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 피씨아이 버스의 중재장치를 보인 블록구성도로서, 이에 도시한 바와같이 시스템을 총괄제어하는 씨피유(1)와; 그 씨피유(1)와 신호를 입출력하여, 다수의 마스터(M1∼Mn)들로부터 각기 요청신호(REQ1∼REQn)를 피씨아이 버스(3)를 통해 입력받아 우선순위에 따라 그 피씨아이 버스(3)를 통해 각 마스터(M1∼Mn)에 허락신호(GNT1∼GNTn)를 출력하는 피씨아이 중재부(2)로 구성된다. 이하, 상기한 바와같은 종래 장치의 동작을 설명한다.
종래 피씨아이 버스의 중재장치는 고정된 우선순위 설정법(fixed priority)과 라운드로빈 우선순위 설정법(round robbin priority)을 사용하였다.
고정된 우선순위 설정법이란 피씨아이 중재부(2)에 각 마스터(M1∼Mn)들의 우선순위를 미리 설정한 상태에서 피씨아이 버스(3)를 통해 각 마스터(M1∼Mn)로부터 요청신호(REQ1∼REQn)를 입력받아 설정된 우선순위가 높은 순서대로 마스터(M1∼Mn)에 허락신호(GNT1∼GNTn)를 부여한다.
그리고, 라운드로빈 우선순위 설정법이란 도2의 상태도에 도시한 바와같이 피씨아이 버스(3)를 통해 마스터(M1∼M3)로부터 각 요청신호(REQ1∼REQ3)가 피씨아이 중재부(2)에 입력되면, 우선순위가 고정되지 않고 허락신호(GNT1∼GNT3)에 의해 일단 처리된 마스터(M1∼M3)는 제일 하위의 우선순위로 떨어지게 된다.
그러나, 상기한 바와같은 종래 피씨아이 버스의 중재장치는 먼저, 고정된 우선순위 설정법의 경우 우선순위가 낮은 마스터는 데드락(dead lock)에 걸려 처리가 지연되는 문제점이 있고, 라운드로빈 우선순위 설정법의 경우 우선순위가 높게 처리되어야 할 마스터가 순환에 의해 우선순위가 낮아짐으로써 처리가 지연되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 높은 우선순위를 요구하는 마스터는 고정된 우선순위 설정법을 통해 그 우선순위를 고정시키고, 상대적으로 낮은 운선순위에서도 동작이 가능한 마스터는 라운드로빈 우선순위 설정법을 통해 그 우선순위를 순환시킬 수 있는 피씨아이 버스의 중재장치를 제공하는데 있다.
도1은 종래 피씨아이 버스의 중재장치를 보인 블록구성도.
도2는 도1에 있어서, 라운드로빈 우선순위 설정법의 상태도.
도3은 본 발명의 일 실시예를 보인 블록구성도.
도4는 도3에 있어서, 우선순위 설정법의 상태도.
***도면의 주요 부분에 대한 부호의 설명***
11:씨피유 12:인터페이스부
13:레지스터 14:피씨아이 중재부
M11∼M1z:마스터 REQ11∼REQ1z:요청신호
GNT11∼GNT1z:허락신호
상기한 바와같은 본 발명의 목적은 시스템을 총괄제어하는 씨피유와 제1인터페이스부를 통해 신호를 입출력하여 높은 우선순위를 요구하는 마스터들의 우선순위를 높게 고정하고, 상대적으로 낮은 우선순위를 요구하는 마스터들의 우선순위를 라운드로빈 우선순위 설정법에 따라 우선순위를 생성하는 레지스터와; 다수의 피씨아이 마스터들로부터 각기 출력되는 요청신호를 피씨아이 버스 및 제2인터페이스부를 통해 입력받아 상기 레지스터에 설정된 우선순위에 따른 허락신호를 각 마스터에 출력하는 피씨아이 중재부로 구성함으로써 달성되는 것으로, 본 발명에 의한 피씨아이 버스의 중재장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명의 일 실시예를 보인 블록구성도로서, 이에 도시한 바와같이 시스템을 총괄제어하는 씨피유(11)와 인터페이스부(12)를 통해 신호를 입출력하여 높은 우선순위를 요구하는 마스터(M11∼M1n)들의 우선순위를 높게 고정하고, 상대적으로 낮은 운선순위를 요구하는 마스터(M1n+1∼M1z)의 우선순위를 라운드로빈 우선순위 설정법에 따라 우선순위를 생성하는 레지스터(13)와; 다수의 피씨아이 마스터(M11∼M1z)로부터 각기 출력되는 요청신호(REQ11∼REQ1z)를 피씨아이 버스(16) 및 인터페이스부(15)를 통해 입력받아 그 레지스터(13)에 설정된 우선순위에 따른 허락신호(GNT11∼GNT1z)를 각 마스터(M11∼M1z)에 출력하는 피씨아이 중재부(14)로 구성된다. 이하, 상기한 바와같은 본 발명의 일 실시예에 대한 동작을 도4의 일실시 상태도를 참조하여 설명한다.
먼저, 피씨아이 버스(16)상에 접속되는 마스터(M11∼M1z)를 높은 수행속도를 요구하는 제1그룹의 마스터(M11∼M1n)와 상대적으로 낮은 수행속도를 요구하는 제2그룹의 마스터(M1n+1∼M1z)로 분류하여 씨피유(11) 및 인터페이스(12)를 통해 제1그룹의 마스터(M11∼M1n)는 레지스터(13)에 우선순위를 높게 고정하고, 제2그룹의 마스터(M1n+1∼M1z)는 라운드로빈 우선순위 설정법을 통해 레지스터(13)에 우선순위를 순환시키도록 설정한다. 이와같이 설정된 우선순위에 따라 피씨아이 중재부(14)가 다수의 피씨아이 마스터(M11∼M1z)로부터 각기 출력되는 요청신호(REQ11∼REQ1z)를 피씨아이 버스(16) 및 인터페이스부(15)를 통해 입력받아 그 레지스터(13)에 설정된 우선순위에 따른 허락신호(GNT11∼GNT1z)를 각 마스터(M11∼M1z)에 출력하여 우선순위를 부여한다.
따라서, 제1그룹의 마스터(M11∼M1n)는 언제든지 자신의 요청신호(REQ11∼REQ1n)에 대한 허락신호(GNT11∼GNT1n)를 입력받아 지연없이 트랜잭션(transaction)을 처리할 수 있고, 제2그룹의 마스터(M1n+1∼M1z)는 제1그룹의 마스터(M11∼M1n)가 처리된 후, 종래에 설명한 라운드로빈 우선순위 설정법에 따라 우선순위를 부여받게 된다.
상기한 바와같은 본 발명에 의한 피씨아이 버스의 중재장치는 트랜잭션 수행속도가 달리 요구되는 피씨아이 마스터들의 요청신호를 보다 효율적으로 중재하여 빠른 수행속도를 요구하는 마스터의 지연으로 인한 오동작을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 시스템을 총괄제어하는 씨피유와 제1인터페이스부를 통해 신호를 입출력하여 높은 우선순위를 요구하는 마스터들의 우선순위를 높게 고정하고, 상대적으로 낮은 우선순위를 요구하는 마스터들의 우선순위를 라운드로빈 우선순위 설정법에 따라 우선순위를 생성하는 레지스터와; 다수의 피씨아이 마스터들로부터 각기 출력되는 요청신호를 피씨아이 버스 및 제2인터페이스부를 통해 입력받아 상기 레지스터에 설정된 우선순위에 따른 허락신호를 각 마스터에 출력하는 피씨아이 중재부로 구성된 것을 특징으로 하는 피씨아이 버스의 중재장치.
KR1019970069336A 1997-12-16 1997-12-16 피씨아이 버스의 중재장치 KR19990050257A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069336A KR19990050257A (ko) 1997-12-16 1997-12-16 피씨아이 버스의 중재장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069336A KR19990050257A (ko) 1997-12-16 1997-12-16 피씨아이 버스의 중재장치

Publications (1)

Publication Number Publication Date
KR19990050257A true KR19990050257A (ko) 1999-07-05

Family

ID=66091129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069336A KR19990050257A (ko) 1997-12-16 1997-12-16 피씨아이 버스의 중재장치

Country Status (1)

Country Link
KR (1) KR19990050257A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418964B1 (ko) * 2001-10-23 2004-02-14 엘지전자 주식회사 피시아이 시스템 이중화 장치
US8209894B2 (en) 2008-11-11 2012-07-03 Samsung Electronics Co., Ltd. Multi-display apparatus, method of manufacture thereof and articles comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418964B1 (ko) * 2001-10-23 2004-02-14 엘지전자 주식회사 피시아이 시스템 이중화 장치
US8209894B2 (en) 2008-11-11 2012-07-03 Samsung Electronics Co., Ltd. Multi-display apparatus, method of manufacture thereof and articles comprising the same

Similar Documents

Publication Publication Date Title
EP0581335B1 (en) Data processing system having units competing for access to shared resources and arbitration unit responsive to the status of the shared resources
US5572686A (en) Bus arbitration scheme with priority switching and timer
US5933610A (en) Predictive arbitration system for PCI bus agents
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
JP5237351B2 (ja) より高い周波数アービターを介してサイクルあたり複数のバスアービトレーションを有するスイッチマトリクスシステム
JPH0855083A (ja) 擬似ラウンドロビン仲裁システム
JP3519182B2 (ja) 情報処理システムおよびバスアービタならびにバス制御方法
US5970234A (en) PCI bus arbiter and a bus control system having the same
US5805844A (en) Control circuit for an interface between a PCI bus and a module bus
Shrivastava et al. Various arbitration algorithm for on-chip (AMBA) shared bus multi-processor SoC
US20080059674A1 (en) Apparatus and method for chained arbitration of a plurality of inputs
US5894562A (en) Method and apparatus for controlling bus arbitration in a data processing system
JPS62280948A (ja) バス調停方式
US5930487A (en) PCI bus master with cascaded PCI arbitration
EP1089501B1 (en) Arbitration mechanism for packet transmission
KR19990050257A (ko) 피씨아이 버스의 중재장치
US4967390A (en) Bus driving and decoding circuit
US5872937A (en) System for optimizing bus arbitration latency and method therefor
JPH10283310A (ja) マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
US5933648A (en) Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input
Acasandrei et al. Open library of IP module interfaces for AMBA bus
US5799160A (en) Circuit and method for controlling bus arbitration
KR100243868B1 (ko) 주 전산기에서의 중재로직 방법
KR101214068B1 (ko) 직접 메모리 액세스 제어부에서 버스 제어 방법 및 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination