KR19990049367A

KR19990049367A - Capacitor Manufacturing Method of Semiconductor Device

Info

Publication number: KR19990049367A
Application number: KR1019970068304A
Authority: KR
Inventors: 유민희
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-12
Filing date: 1997-12-12
Publication date: 1999-07-05

Abstract

본 발명의 반도체 장치의 커패시터 제조방법은 반도체 기판 상에 커패시터의 하부 전극용 제1 금속막, 유전체막, 커패시터의 상부전극용 제2 금속막을 순차적으로 형성하는 것을 포함한다. 상기 제2 금속막 상에 하드 마스크막 및 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 상기 하드 마스크막을 식각하여 하드 마스크 패턴을 형성한 후 상기 포토레지스트 패턴을 제거한다. 상기 하드 마스크 패턴을 식각 마스크로 상기 제2 도전막을 식각하여 패턴의 프로파일이 수직인 커패시터의 상부 전극을 형성한다. 상기 하드 마스크 패턴 및 상부 전극이 형성된 결과물 전면에 물질막을 형성한다. 상기 물질막을 이방성식각하여 상기 상부 전극 및 하드 마스크 패턴의 측벽에 스페이서를 형성한다. 상기 스페이서 및 하드 마스크 패턴을 마스크로 상기 유전체막을 식각하여 패턴의 프로파일이 수직인 유전체막 패턴을 형성한다. 상기 유전체막의 식각은 이온스퍼터링 효과를 이용한 반응성 이온 식각법으로 수행한다. 본 발명은 상부 전극과 유전체막 패턴의 패턴 프로파일이 수직형태를 띄기 때문에 반도체 장치의 제조시에 얼라인 마진을 충분하게 할 수 있고 이에 따라 고집적 반도체 장치의 제조에 유리하다.A method of manufacturing a capacitor of a semiconductor device of the present invention includes sequentially forming a first metal film for a lower electrode, a dielectric film, and a second metal film for an upper electrode of a capacitor on a semiconductor substrate. A hard mask film and a photoresist pattern are formed on the second metal film. The hard mask layer is etched using the photoresist pattern as a mask to form a hard mask pattern, and then the photoresist pattern is removed. The second conductive layer is etched using the hard mask pattern as an etch mask to form an upper electrode of a capacitor having a vertical profile of the pattern. A material layer is formed on the entire surface of the resultant product on which the hard mask pattern and the upper electrode are formed. The material layer is anisotropically etched to form spacers on sidewalls of the upper electrode and the hard mask pattern. The dielectric layer is etched using the spacer and the hard mask pattern as a mask to form a dielectric layer pattern having a vertical profile of the pattern. The dielectric layer is etched by a reactive ion etching method using an ion sputtering effect. According to the present invention, since the pattern profile of the upper electrode and the dielectric film pattern is vertical, the alignment margin can be sufficiently increased during the manufacture of the semiconductor device, which is advantageous for the manufacture of the highly integrated semiconductor device.

Description

Capacitor Manufacturing Method of Semiconductor Device

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 고유전율의 물질을 유전체막으로 이용하는 반도체 장치의 커패시터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a capacitor of a semiconductor device using a material having a high dielectric constant as a dielectric film.

일반적으로, 반도체 장치의 집적도가 증가함에 따라 커패시터의 유전 용량이 증가하고 있으며, 높은 단차로 인하여 공정상의 어려움이 있다. 이에 따라, 커패시터의 유전체막으로써 강유전성(ferroelectric)을 갖는 물질, 예컨대 PZT(Pb(Zr,Ti)O₃)막이 대두되었다.In general, as the integration degree of a semiconductor device increases, the dielectric capacity of the capacitor increases, and there is a process difficulty due to the high step. Accordingly, a ferroelectric material such as a PZT (Pb (Zr, Ti) O ₃ ) film has emerged as a dielectric film of a capacitor.

상기 강유전성 물질인 PZT막을 커패시터의 유전체막으로 이용할 경우, 상기 커패시터의 상하부에 위치하는 상하부 전극으로 중금속 물질인 백금(Pt)막을 사용한다. 상기 백금막은 금속성 막질로 식각시에 휘발성 반응생성물이 생성되지 않기 때문에 이온 스퍼터링 효과를 이용한 RIE(reactive ion etching)방식을 이용한다. 여기서, RIE 방식을 이용한 종래의 반도체 장치의 커패시터 제조방법을 설명한다.When the PZT film, which is the ferroelectric material, is used as the dielectric film of the capacitor, a platinum (Pt) film, which is a heavy metal material, is used as the upper and lower electrodes positioned on the upper and lower parts of the capacitor. The platinum film uses a reactive ion etching (RIE) method using an ion sputtering effect because a volatile reaction product is not generated during etching as a metallic film. Here, a capacitor manufacturing method of a conventional semiconductor device using the RIE method will be described.

도 1은 종래 기술에 의한 반도체 장치의 커패시터 제조방법을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a capacitor manufacturing method of a semiconductor device according to the prior art.

구체적으로, 절연막(3)이 형성된 반도체 기판(1) 상에 접착층(5)이 형성되어 있고, 상기 접착층(5) 상에 하부 전극(7), 유전체막 패턴(9) 및 상부 전극(11)이 형성되어 있다.Specifically, an adhesive layer 5 is formed on the semiconductor substrate 1 on which the insulating film 3 is formed, and the lower electrode 7, the dielectric film pattern 9, and the upper electrode 11 are formed on the adhesive layer 5. Is formed.

그런데, 스퍼터링 효과를 이용한 RIE 식각방식을 이용하여 유전체막을 식각하면, 식각시에 리스퍼터링된 폴리머(15)가 포토레지스트 패턴(13)의 측벽에 부착되고 이에 따라 식각이 진행할수록 유전체막 패턴(9)의 프로파일이 50도 이하의 경사를 가지게 된다. 또한, 도 1에 도시한 바와 같이 상부 전극(11)도 유전체막 패턴과 마찬가지로 패턴 프로파일이 50도 이하로 불량하게 된다. 이렇게 되면, 반도체 장치가 고집적화될수록 얼라인 마진의 감소를 가져오게 되어 고집적 반도체 장치를 제조하지 못하게 된다.However, when the dielectric film is etched by using the RIE etching method using the sputtering effect, the re-sputtered polymer 15 is attached to the sidewall of the photoresist pattern 13 during etching, and as the etching proceeds, the dielectric film pattern 9 ) Will have a slope of 50 degrees or less. In addition, as shown in FIG. 1, the upper electrode 11 also has a poor pattern profile of 50 degrees or less, similar to the dielectric film pattern. In this case, as the semiconductor device becomes more integrated, alignment margins are reduced, thereby preventing the manufacture of the highly integrated semiconductor device.

따라서, 본 발명이 이루고자 하는 기술적 과제는 패턴 프로파일을 수직형태로 개선할 수 있는 반도체 장치의 커패시터 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor device capable of improving a pattern profile in a vertical form.

도 2 내지 도 6은 본 발명에 따른 반도체 장치의 커패시터 제조방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.

상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 장치의 커패시터는 다음과 같이 만들어진다. 반도체 기판 상에 커패시터의 하부 전극용 제1 금속막, 유전체막, 커패시터의 상부전극용 제2 금속막을 순차적으로 형성한다. 상기 제2 금속막 상에 하드 마스크막 및 포토레지스트 패턴을 형성한다. 상기 하드 마스크막은 Ti, TiO₂또는 TiN 등의 Ti를 함유하는 막으로 형성한다. 상기 포토레지스트 패턴을 마스크로 상기 하드 마스크막을 식각하여 하드 마스크 패턴을 형성한다. 상기 포토레지스트 패턴을 제거한다. 상기 하드 마스크 패턴을 식각마스크로 상기 제2 도전막을 식각하여 패턴의 프로파일이 수직인 커패시터의 상부 전극을 형성한다. 상기 하드 마스크 패턴 및 상부 전극이 형성된 결과물 전면에 물질막을 형성한다. 상기 물질막은 Ti, TiO₂또는 TiN 등의 Ti를 함유하는 막으로 형성한다. 상기 물질막을 이방성식각하여 상기 상부 전극 및 하드 마스크 패턴의 측벽에 스페이서를 형성한다. 상기 스페이서 및 하드 마스크 패턴을 마스크로 상기 유전체막을 식각하여 패턴의 프로파일이 수직인 유전체막 패턴을 형성한다. 상기 유전체막의 식각은 이온스퍼터링 효과를 이용한 반응성 이온 식각법으로 수행한다.In order to achieve the above technical problem, the capacitor of the semiconductor device of the present invention is made as follows. A first metal film for the lower electrode of the capacitor, a dielectric film, and a second metal film for the upper electrode of the capacitor are sequentially formed on the semiconductor substrate. A hard mask film and a photoresist pattern are formed on the second metal film. The hard mask film is formed of a film containing Ti, such as Ti, TiO ₂ or TiN. The hard mask layer is etched using the photoresist pattern as a mask to form a hard mask pattern. The photoresist pattern is removed. The second conductive layer is etched using the hard mask pattern as an etch mask to form an upper electrode of a capacitor having a vertical profile of the pattern. A material layer is formed on the entire surface of the resultant product on which the hard mask pattern and the upper electrode are formed. The material film is formed of a film containing Ti, such as Ti, TiO ₂ or TiN. The material layer is anisotropically etched to form spacers on sidewalls of the upper electrode and the hard mask pattern. The dielectric layer is etched using the spacer and the hard mask pattern as a mask to form a dielectric layer pattern having a vertical profile of the pattern. The dielectric layer is etched by a reactive ion etching method using an ion sputtering effect.

본 발명은 상부 전극과 유전체막 패턴의 패턴 프로파일이 수직형태를 띄기 때문에 반도체 장치의 제조시에 얼라인 마진을 충분하게 할 수 있고 이에 따라 고집적 반도체 장치의 제조에 유리하다.According to the present invention, since the pattern profile of the upper electrode and the dielectric film pattern is vertical, the alignment margin can be sufficiently increased during the manufacture of the semiconductor device, which is advantageous for the manufacture of the highly integrated semiconductor device.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 반도체 기판 상에 접착층(25), 제1 금속막(27), 유전체막(29), 제2 금속막(31), 하드 마스크막(33) 및 포토레지스트 패턴(35)을 형성하는 단계를 나타낸다.2 shows an adhesive layer 25, a first metal film 27, a dielectric film 29, a second metal film 31, a hard mask film 33, and a photoresist pattern 35 formed on a semiconductor substrate. Represents a step.

구체적으로, 절연막(23), 예컨대 산화막이 형성된 반도체 기판(21) 상에 접착층(25)을 형성한다. 상기 접착층(25) 상에 커패시터의 하부 전극용으로 제1 금속막(27), 예컨대 백금(Pt)을 소정두께로 증착한다. 상기 접착층(25)으로 인하여 절연막(23)과 제1 금속막(27)은 잘 접착된다. 상기 제1 금속막(27) 상에 고유전율을 갖는 유전체막(29), 예컨대 PZT막을 형성한다. 상기 유전체막(29) 상에 커패시터의 상부 전극용으로 제2 금속막(31), 예컨대 백금(Pt)을 소정두께로 증착한다.Specifically, the adhesive layer 25 is formed on the semiconductor substrate 21 on which the insulating film 23, for example, the oxide film is formed. On the adhesive layer 25, a first metal layer 27, for example, platinum Pt, is deposited to a predetermined thickness for the lower electrode of the capacitor. The insulating layer 23 and the first metal layer 27 are adhered to each other by the adhesive layer 25. A dielectric film 29 having a high dielectric constant such as a PZT film is formed on the first metal film 27. A second metal layer 31, for example, platinum Pt, is deposited on the dielectric layer 29 for the upper electrode of the capacitor to a predetermined thickness.

다음에, 상기 제2 금속막(31) 상에 하드 마스크막(33), 예컨대 Ti, TiN 또는 TiO₂등의 Ti 함유 물질로 형성한다. 상기 하드 마스크막(33)은 후공정에서 중금속막(제2 금속막) 식각시 하드 마스크로 사용된다. 상기 하드 마스크막(33) 상에 포토레지스트 패턴(35)을 형성한다. 상기 포토레지스트 패턴(35)은 후공정에서 상기 하드 마스크막(33)을 식각할 때 마스크 역할을 한다.Next, a hard mask film 33 is formed on the second metal film 31, for example, a Ti-containing material such as Ti, TiN, or TiO ₂ . The hard mask layer 33 is used as a hard mask when etching the heavy metal layer (second metal layer) in a later step. A photoresist pattern 35 is formed on the hard mask layer 33. The photoresist pattern 35 serves as a mask when etching the hard mask layer 33 in a later process.

도 3은 하드 마스크 패턴(33a)을 형성하는 단계를 나타낸다.3 shows a step of forming the hard mask pattern 33a.

구체적으로, 상기 포토레지스트 패턴(35)을 마스크로 상기 하드 마스크막(33)을 식각하여 하드 마스크 패턴(33a)을 형성한다. 이때, 상기 하드 마스크 패턴(33a)의 프로파일은 80도 이상으로 수직형태로 형성된다.Specifically, the hard mask layer 33 is etched using the photoresist pattern 35 as a mask to form a hard mask pattern 33a. At this time, the profile of the hard mask pattern 33a is formed in a vertical shape at 80 degrees or more.

도 4는 상부 전극(31a) 및 물질막(37)을 형성하는 단계를 나타낸다.4 shows forming the upper electrode 31a and the material layer 37.

구체적으로, 상기 포토레지스트 패턴(35)을 제거한다. 이어서, 상기 하드 마스크 패턴(33a)을 식각마스크로 하여 상기 제2 금속막(31)을 식각하여 커패시터의 상부 전극(31a)을 형성한다. 이때, 상기 하드 마스크 패턴(33a)의 낮은 단차로 인하여 폴리머 형성이 없으므로 상기 상부 전극(31a)의 패턴 프로파일은 수직형태가 된다. 상기 하드 마스크 패턴(33a) 및 상부 전극(31a)이 형성된 결과물 전면에 물질막(37)을, 예컨대 Ti, TiN 또는 TiO₂등의 Ti 함유물질막으로 형성한다.Specifically, the photoresist pattern 35 is removed. Subsequently, the second metal layer 31 is etched using the hard mask pattern 33a as an etch mask to form the upper electrode 31a of the capacitor. At this time, since there is no polymer formation due to the low level of the hard mask pattern 33a, the pattern profile of the upper electrode 31a becomes vertical. A material film 37 is formed on the entire surface of the resultant product on which the hard mask pattern 33a and the upper electrode 31a are formed, for example, a Ti-containing material film such as Ti, TiN, or TiO ₂ .

도 5는 스페이서(37a)를 형성하는 단계를 나타낸다.5 shows the step of forming the spacer 37a.

구체적으로, 상기 물질막(37)을 이방성식각하여 상기 상부 전극(31a) 및 하드 마스트 패턴(33a)의 측벽에 스페이서(37a)를 형성한다.In detail, the spacer 37a is formed on sidewalls of the upper electrode 31a and the hard mast pattern 33a by anisotropically etching the material layer 37.

도 6은 유전체막 패턴(29a)을 형성하는 단계를 나타낸다.6 shows the step of forming the dielectric film pattern 29a.

구체적으로, 상기 스페이서(37a) 및 하드 마스크 패턴(33a)을 마스크로 하여 유전체막(29)을 식각하여 유전체막 패턴(29a)을 형성한다. 상기 유전체막(29)의 식각은 이온스퍼터링 효과를 이용한 반응성 이온 식각법으로 수행하며, 산소 가스, 또는 산소가스와 염소가스를 포함하는 혼합가스를 이용하여 식각한다. 상기 혼합가스는 20%이상의 산소가스를 포함한다. 상기 유전체막 패턴(29a)의 프로파일은 하드 마스크 패턴(33a)의 낮은 단차 및 수직 프로파일에 의하여 상기 유전체막 패턴(29a)의 측벽에 폴리머가 생성되지 않아 수직 형태가 된다. 이렇게 본 발명은 상부 전극(31a)과 유전체막 패턴(29a)의 패턴 프로파일이 수직형태를 띄기 때문에 반도체 장치의 제조시에 얼라인 마진을 충분하게 할 수 있고 이에 따라 고집적 반도체 장치의 제조에 유리하다.In detail, the dielectric film 29 is etched using the spacer 37a and the hard mask pattern 33a as a mask to form the dielectric film pattern 29a. The dielectric layer 29 is etched by a reactive ion etching method using an ion sputtering effect, and is etched using oxygen gas or a mixed gas containing oxygen gas and chlorine gas. The mixed gas contains 20% or more oxygen gas. The profile of the dielectric film pattern 29a is vertical because no polymer is formed on the sidewall of the dielectric film pattern 29a due to the low stepped and vertical profile of the hard mask pattern 33a. As described above, since the pattern profile of the upper electrode 31a and the dielectric film pattern 29a is vertical, the alignment margin can be sufficiently increased during the manufacture of the semiconductor device, which is advantageous for the manufacture of the highly integrated semiconductor device. .

이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.As mentioned above, although this invention was demonstrated concretely through the Example, this invention is not limited to this, A deformation | transformation and improvement are possible with the conventional knowledge in the art within the technical idea of this invention.

상술한 바와 같이 본 발명의 반도체 장치의 커패시터 제조방법에 의하면, 낮은 단차의 하드 마스크 패턴을 이용하여 제2 도전막을 식각하기 때문에 패턴 프로파일이 수직인 상부 전극을 얻을 수 있다. 또한, 낮은 단차의 하드 마스크 패턴 및 스페이서를 이용하여 유전체막을 식각하기 때문에 패턴 프로파일이 수직인 유전체막 패턴을 얻을 수 있다. 결과적으로, 본 발명은 패턴 프로파일이 수직인 상부 전극과 유전체막을 얻을 수 있어 반도체 장치의 제조시에 얼라인 마진을 유지할 수 있어 반도체 장치를 고집적화하는 데 유리하다.As described above, according to the method of manufacturing the capacitor of the semiconductor device of the present invention, since the second conductive film is etched by using the low level hard mask pattern, an upper electrode having a vertical pattern profile can be obtained. In addition, since the dielectric film is etched using the low-level hard mask pattern and the spacer, a dielectric film pattern having a vertical pattern profile can be obtained. As a result, the present invention can obtain an upper electrode and a dielectric film having a vertical pattern profile, which can maintain an alignment margin during fabrication of the semiconductor device, which is advantageous for high integration of the semiconductor device.

Claims

Sequentially forming a first metal film for the lower electrode of the capacitor, a dielectric film, and a second metal film for the upper electrode of the capacitor on the semiconductor substrate;

Forming a hard mask layer and a photoresist pattern on the second metal layer;

Etching the hard mask layer using the photoresist pattern as a mask to form a hard mask pattern;

Removing the photoresist pattern;

Etching the second conductive layer using the hard mask pattern as an etch mask to form an upper electrode of a capacitor having a vertical profile of the pattern;

Forming a material film on an entire surface of the resultant product on which the hard mask pattern and the upper electrode are formed;

Anisotropically etching the material layer to form a spacer on sidewalls of the upper electrode and the hard mask pattern; And

And etching the dielectric film using the spacer and the hard mask pattern as a mask to form a dielectric film pattern having a vertical profile of the pattern.

2. The method of claim 1, wherein the hard mask film is formed of a film containing Ti.

The method of claim 2, wherein the Ti-containing film is formed of one selected from Ti, TiO _2, and TiN.

The method of claim 1, wherein the material film is formed of a film containing Ti.

The method of claim 4, wherein the Ti-containing film is formed of one selected from Ti, TiO _2, and TiN.

The method of claim 1, wherein the dielectric layer is etched by a reactive ion etching method using an ion sputtering effect.

The method of claim 6, wherein the etching gas is an oxygen gas or a mixed gas including chlorine gas and oxygen gas.