KR19990044488A - 가속 측정 장치 - Google Patents

Abstract

본 발명은 두 개의 전극 플레이트(2, 3)를 구비하는 캐패시터(1)의 캐패시턴스값의 변화에 의해 가속을 측정하는 장치에 관한 것이다. 본 발명에 따르면, 이 장치는, 캐패시터(1)가 두 개의 전극 플레이트(2, 3) 및 이 전극 플레이트(2, 3) 사이에서 이동가능한 유전체(4)를 포함하는 것을 특징으로 한다. 따라서, 본 발명에 따른 장치는 두 개의 고정된 이동불가능한 캐패시터 플레이트(2, 3)를 가지며, 이 캐패시터 플레이트(2, 3) 사이에서 소정의 매스를 갖는 유전체(4)가 가속력(20)의 영향하에서 이동할 수 있다. 전극 플레이트(2, 3)간의 거리는 본 발명에 따른 측정으로 인해 일정하다. 유전체(4)가 캐패시터 플레이트(2, 3) 사이에 다소 이동할 수 있는 결과로서 캐패시턴스값이 직선적으로 변하여서, 캐패시턴스값의 또다른 공정은 비교적 간단하다. 또한, 전극 플레이트(2, 3)의 단락 위험이 존재하지 않는다.

Description

가속 측정 장치

본 발명은 두 개의 전극 플레이트가 구비된 캐패시터의 캐패시턴스값의 변화에 의해 가속(accelerations)을 측정하는 장치에 관한 것이다.

이러한 장치는 장치에 가해지는 가속을 측정하는데 사용된다. 여기서 "가속"이라는 용어는 중력도 또한 포함한다. 따라서, 이러한 장치는 충돌의 경우 차(cars)의 가속을 측정하는데 사용될 수 있으며, 또한 이러한 센서를 이용하여 중력의 방향을 측정하는 것도 가능하다.

미국 특허 제 5,326,726 호에서는 서두에서 언급된 것과 같은 종류의 장치를 개시하고 있다. 공지된 장치는, 고정된 전극에 관련된 이동가능한 전극의 움직임으로 인해 캐패시턴스 변화 또는 전극간의 전기 접촉이 유발되는, 용량성 가속 트랜스듀서이다. 가속으로 인해 이동가능한 전극이 이동되어서, 전극 사이의 공간(interspacing)을 변화시킬 것이다. 이 공간의 변화로 인해, 이동가능한 전극에 개해진 가속과 연관될 수 있는 캐패시턴스 변화가 발생한다.

전술한 공지된 장치에서는, 측정된 캐패시턴스 및 캐패시턴스 변화는 그다지 재생이 양호하지 않다는 단점이 있다. 따라서, 완전히 동일한 제조 공정에 의해 제조되는 장치들 사이에서는, 가속으로 인해 캐패시턴스값과 캐패시턴스값 변화에 있어 큰 차이가 존재할 수 있다. 이는, 예를 들어 판독용 전자기기(read-out electronics)가 공지된 장치의 엄격한 요구사항에 따라야 한다는 것을 의미한다. 따라서, 예를 들어 판독용 전자기기는 비교적 넓은 측정 범위를 커버해야 한다.

본 발명의 목적은 특히 전술한 문제점을 해결하는 것이다.

이 목적을 달성하기 위한 본 발명에 따른 방법은, 캐패시터가 두 개의 고정된 전극 플레이트와, 이 전극 플레이트들 사이에 위치될 수 있는 유전체를 포함하는 것을 특징으로 한다. 따라서, 본 발명에 따른 장치는 두 개의 고정된 이동불가능한 캐패시터 플레이트를 구비하며, 이들 캐패시터 플레이트 사이에서 소정의 매스(mass)를 갖는 유전체가 가속으로 인해 움직일 수 있다. 본 발명은, 공지된 장치에서 측정되는 캐패시턴스값 또는 캐패시턴스 변화가 전극 플레이트의 위치에 강하게 의존한다는 것을 근거로 하고 있다. 실제로, 캐패시턴스값은 전극 플레이트 사이의 공간에 반비례한다. 예를 들어 제조 공정의 부정확성 또는 기계적 스트레스에서 유발되는, 이 공간의 작은 편차로 인해 캐패시턴스값이 대부분 변화될 것이다. 또한, 전극 플레이트간의 바람직하지 못한 단락의 위험이 존재하게 된다. 본 발명에 따른 측정은 전극 플레이트간의 공간이 일정하게 되도록 한다. 이제, 유전체가 캐패시터 플레이트 사이에서 움직이기 때문에 캐패시턴스값은 직선적으로 변한다. 전극 플레이트에 수직인 방향에 있는 유전체의 정확한 위치는 대수롭지 않게 된다. 유전체는 전극 플레이트와 접촉할 수도 있다. 이는 플레이트간의 공간으로 유전체가 이동하고, 이로 인해 캐패시터의 캐패시턴스값이 변화되는 정도일 뿐이다. 전극 플레이트를 단락하는 유전체의 위험은 존재하지 않는다.

바람직하게, 전극 플레이트 및 유전체가 기판상에 비교적 얇은 층으로 구축되는 것이 이 장치의 특징이다. 그 후, 전극 플레이트 및 유전체는, 예를 들어 반도체 소자의 제조 분야에서 알려진 기법에 의해 제조된다. 예를 들어 실리콘 또는 글래스 기판이 기판으로서 사용될 수 있다. 이러한 장치의 실시예는, 비교적 작은 치수(dimensions)와, 표준 기법에 의해 고정밀도로 장치가 제조될 수 있다는 이점을 갖는다.

유전체는, 예를 들어 가이드(guide) 및 단부를 구비한 전극 플레이트 사이에 느슨하게 놓여질 수 있다. 그러면, 전극 플레이트에 관련된 유전체의 위치를 측정하는 것이 가능하다. 장치가 기울어질 때, 유전체는 중력으로 인해 미끄러질 수 있다. 따라서, 예를 들어 장치에 관련된 중력의 방향을 측정할 수 있다. 유전체는 스프링에 연결되는 것이 바람직하다. 그러면, 가속은 유전체의 매스에 영향을 미칠 것이다. 유전체에 가해진 가속력으로 인해, 유전체가 시프트되게 하고 이에 따라 스프링을 로드할 것이다. 그러면, 가속력과 스프링힘은 평형 상태가 된다. 이 경우 전극 플레이트 사이에 유전체를 배치하는 것은 가속을 측정하기 위해서이다.

바람직한 실시예에서, 유전체는 부가적인 매스를 구비한다. 가속에 대한 장치의 감도는 이로 인해 영향을 받을 수 있다. 가속력은, 유전체의 매스가 변할 때 영향을 받으며, 이로 인해 유전체의 상이한 변화가 유발되어서 상이한 캐패시턴스값이 발생하며, 스프링은 동일하게 유지된다.

본 발명은 도면을 참조하여 예를 통해 이하 상세히 기술될 것이다.

도 1은 본 발명에 따른 장치의 실시예의 평면도,

도 2는 본 발명에 따른 장치의 도 1의 라인 A-A에 따른 단면도,

도 3 내지 도 6은 본 발명에 따른 장치의 여러 제조 단계를 나타내는 도면으로서 도 1의 라인 A-A에 따른 단면도이다.

도면은 단순히 개략적인 것이며, 정확한 치수로 도시된 것이 아니다. 도면에서 대응하는 부분은 동일 참조 부호를 사용하였다.

도 1 및 도 2는 캐패시터(1)의 캐패시턴스값의 변화에 의해 가속을 측정하기 위한, 본 발명에 따른 장치의 실시예를 도시한다. 도 1은 평면도이며, 도 2는 도 1의 A-A 선을 따른 단면도이다. 캐패시터(1)는 두 개의 전극 플레이트(2, 3)를 갖는다. 본 발명에 따르면, 캐패시터(1)는 두 개의 고정된 전극 플레이트(2, 3)와 전극 플레이트 사이를 이동할 수 있는 유전체(4)를 포함한다. 따라서, 본 발명에 따른 장치는 두 개의 고정된 이동불가능한 캐패시터 플레이트(2, 3)를 구비하며, 이 캐패시터 플레이트(2, 3) 사이에는 소정의 매스를 갖는 유전체(4)가 가속도(20)의 영향하에 움직일 수 있다.

본 실시예에서 유전체(4)는 스프링(5)에 접속된다. 유전체(4)의 매스에 가속력(20)이 가해질 때, 유전체(4)는 전극(2, 3) 사이에서 미끄러지고 스프링(5)을 로딩할 것이다. 그러면, 가속력 및 스프링힘은 평형 상태에 이를 것이다(도 1 참조). 유전체(4)가 전극 플레이트 사이를 이동한 정도가 가속에 대한 측정이다. 이 장치의 제 1 실시예는 반도체 소자의 제조로 알려지는 기법(IC 기술)에 의해 제조된다. 도 3 내지 도 6은 장치의 제조 단계를 도시한다. 전극 플레이트(2, 3) 및 유전체(4)는 기판(10)상에 비교적 얇은 층으로 구축된다.

이 실시예에 대한 장치의 제조 단계는 글래스 기판(10)에서 시작된다. 2㎛ 두께의 TiPtAu 층이 표준 스퍼터링 공정에 의해 이 글래스 기판(10) 상에 제공되고, 표준 포토리소그래픽 및 에칭 공정에 의해 패터닝된다. 전극 플레이트(2, 3)는 이에 따라 생성된다(도 3 참조). 0.5㎛ 두께의 실리콘 산화물의 소위 희생층(11)이 CVD(화학 기상 침착) 공정에 의해 전극 플레이트(2, 3) 위에 제공된다(도 4 참조). 희생층(11)은 표준 포토리소그래픽 및 에칭 공정에 의해 기판 아래에 홀(12)이 주어진다(홀(12)의 위치는 도 1의 평면도에 도시됨). 그 후, 유전 물질의 층(4)은, 이 예에서 1㎛ 두께의 PZT(납-지르코늄-티탄산염, 도 5 참조)인 희생층(11) 위에 제공된다. 층(4)은 졸-젤(sol-gel) 기법에 의해 표준 방식으로 제공된다. 후속하여 이 층은 700℃의 산소에서 가열되며, 포토리소그래픽 및 에칭 기법에 의해 패터닝되어서, 유전체(4) 및 스프링(5)을 생성한다(도 6 참조). 이 예에서, 유전체는 부가적인 매스(14)를 갖는다. 가속에 대한 장치의 감도는 이 방식으로 영향을 받을 수 있다. 유전체(4)의 매스의 변화는 가속력에 영향을 미치며, 이로 인해 스프링(5)이 동일하게 유지되면서 상이한 변위를 갖게 된다. 이 예에서, 부가적인 매스(14)는 층(12)의 에칭 동안 전극 플레이트(2, 3) 위에 소정의 오버랩을 유지함으로써 제공된다. 이제, 희생층(11)은 HF로 이방성 에칭 기법에 의해 제거된다. 그 후, 부가적인 매스(14)를 갖는 유전체(4) 및 스프링(5)이 자유롭게 이동가능하게 된다. 스프링은 오직 홀(12)을 통해서만 기판에 연결된다. 이러한 장치의 실시예는, 표준 기법에 의해 비교적 작은 치수와 높은 정밀도로 장치가 제조될 수 있는 이점을 갖는다.

따라서, 획득된 장치는 제조 허용오차를 작게 하면서 고정밀도로 제조될 수 있다.

본 발명은 전술한 실시예에 한정되는 것이 아니며, 본 발명의 범주내에서 변경이 가능하다. 이 장치는 위치를 지시하는데 선택적으로 사용될 수 있다. 이 장치는, 그 경우 공통 공간이 사이에 존재하는 고정된 전극 플레이트를 포함하여 몇몇 캐패시터를 갖는다. 유전체는 이 공통 공간내에 존재하고, 이 안에서 자유로이 움직일 수 있으며, 위치는 상이한 캐패시터의 전극 플레이트에 따라 유전체의 위치로부터 유도된다. 따라서, 유전체가 예를 들어 실리콘 슬라이스인 두 개의 도전성 표면간의 스프링상에 제공된다는 점에서 본 발명에 의해 장치를 제조하는 것이 가능하게 된다. 예에서, 유전체는 전극 플레이트 사이를 직선적으로 이동한다. 이 유전체가 전극 플레이트 사이에 회전 운동을 수행하는 것은 가능하다. 선택적으로, 전극 플레이트는 예를 들어 알루미늄, 크롬, 구리, 텅스텐, 또는 실리사이드, 도전성 단결정체, 다결정체, 또는 실리콘과 같은 비결정 반도체 물질과 같은 금속으로서 금을 제외한 물질로 매우 잘 제조될 수 있다.

또한, 희생층은 실리콘 산화물이 아닌 물질로 제조될 수 있다. 희생층의 재료는 전극 플레이트의 재료 및 유전체의 재료에 따라 선택적인 에칭을 할 수 있어야 하는 것이 중요하다. 이러한 결합은 공지된 것이다.

이 실시예에서 래터럴(lateral) 캐패시터는 유전체를 통해 하나의 전극으로부터 다른 전극 플레이트로 향하는 방향으로 기판의 주표면과 평행하게 제조된다. 선택적으로, 기판을 가로지르는(즉, 기판에 수직인) 방향이 가능하다. 그 경우, 처음에는 가장 밑바닥의 전극 플레이트가 기판상에 제조되며, 그 후 희생층, 유전체, 제 2 희생층, 및 최종적으로 제 2 상부 전극 플레이트가 제조되고, 그 위의 희생층이 제거된다.

두 개의 전극 플레이트가 상이한 물질로 만들어지는 것도 또한 가능하다. 횡형 장치(transverse device)는, 예를 들어 도전성 실리콘 기판이 제 1 전극 플레이트로서 사용되고, 제 2 상부 전극이 금속으로 만들어지는 간단한 방식으로 구현될 수 있다.

전극 플레이트 및/또는 유전체는 에칭에 의해 희생층의 제거를 용이하게 하기 위한 홀 또는 슬롯(slots)을 구비할 수 있다. 본 실시예에서, 부가적인 매스는 유전체(4)와 동일한 재료로 만들어졌다. 예를 들어, 부가적인 층을 제공하고 이 층을 패터닝함으로써, 유전체 재료와 상이한 재료로 부가적인 매스를 제조하는 것도 가능하다.

이 장치는 독립형으로서 제조될 수 있다. 이 장치가 반도체 제조 공정의 후반부에 제조되는 것도 선택적으로 가능하다. 이 경우에 그 공정에서 유용한 금속 및 유전체층을 이용할 수 있다. 그 장치에 이용되는 기판은, 예를 들어 캐패시터의 캐패시턴스값을 측정하고 이 값에 대한 프로세싱을 진행시키기 위한 작용을 하는 반도체 장치를 포함한다.

전술한 예는 반도체 제조 기법에 의해 제조되는 장치에 관한 것이다. 비록 이 예는 제조 정확성 및 재생가능성으로 인해 바람직하지만, 본 발명에 따른 장치가 이들 기법에 의해서만 제조될 수 있는 것을 의미하는 것은 아니다.

공지된 기법 및 재료는 에스 엠 쩨(S. M. Sze)의 "VLSI Technology", Mc-Graw-Hill Book Company, 및 에스 울프(S. Wolf)의 "Silicon Processing for the VLSI Era", vol. 1, 2, Lattice Press와 같은 핸드북으로부터 알 수 있다.

Claims (5)

1. 두 개의 전극 플레이트를 구비한 캐패시터의 캐패시턴스값의 변화에 의해 가속을 측정하는 장치에 있어서,

   상기 캐패시터는 두 개의 고정된 전극 플레이트, 및 상기 전극 플레이트 사이에 위치될 수 있는 유전체를 포함하는 가속 측정 장치.
2. 제 1 항에 있어서,

   상기 플레이트 전극 및 상기 유전체는 기판상에 비교적 얇은 층으로서 구축되는 가속 측정 장치.
3. 제 1 항 내지 제 2 항중 어느 한 항에 있어서,

   상기 유전체는 스프링에 연결되는 가속 측정 장치.
4. 제 3 항에 있어서,

   상기 유전체는 부가적인 매스(an additional mass)를 구비한 가속 측정 장치.
5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,

   상기 유전체는 800 보다 큰 유전체 상수를 갖는 재료를 포함하는 가속 측정 장치.