KR19990039926U - 파워 온 리셋회로 - Google Patents

파워 온 리셋회로 Download PDF

Info

Publication number
KR19990039926U
KR19990039926U KR2019980006389U KR19980006389U KR19990039926U KR 19990039926 U KR19990039926 U KR 19990039926U KR 2019980006389 U KR2019980006389 U KR 2019980006389U KR 19980006389 U KR19980006389 U KR 19980006389U KR 19990039926 U KR19990039926 U KR 19990039926U
Authority
KR
South Korea
Prior art keywords
voltage
power
reset
power supply
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR2019980006389U
Other languages
English (en)
Other versions
KR200246748Y1 (ko
Inventor
송윤
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980006389U priority Critical patent/KR200246748Y1/ko
Publication of KR19990039926U publication Critical patent/KR19990039926U/ko
Application granted granted Critical
Publication of KR200246748Y1 publication Critical patent/KR200246748Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

본 고안은 파워 온 리셋회로에 관한 것으로, 두 개의 전압분배회로를 통해 전원전압의 상대적 변화를 검출하여 리셋바신호를 발생시키는 파워 온 리셋회로를 제공하는데 그 목적이 있다.
이와 같은 목적의 본 고안은 제 1 및 제 2 전압분배회로와, 비교기, 래치를 포함하여 이루어진다. 제 1 전압분배회로는 복수개의 저항이 전원전압과 접지 사이에 직렬 연결되며, 상기 복수개의 각각의 저항과 저항이 상호 연결된 노드에서 제 1 전압을 발생시킨다. 제 2 전압분배회로는 소정의 임계전압을 갖는 복수개의 다이오드가 상기 전원전압과 상기 접지 사이에 직렬 연결되며, 상기 복수개의 각각의 다이오드와 다이오드가 상호 연결된 노드에서 제 2 전압을 발생시킨다. 비교기는 상기 제 1 전압과 상기 제 2 전압을 각각 입력받아 상호 비교하고, 상기 제 1 전압과 상기 제 2 전압의 전압차가 일정값에 도달하면 하이레벨의 출력신호를 발생시킨다. 래치는 소정 레벨의 논리임계전압이 설정되고, 상기 비교기에서 발생하는 출력신호가 입력되며, 상기 출력신호의 전압레벨이 상기 논리임계전압 이상이 되면 리셋신호를 발생시킨다. 따라서 본 고안은 전원전압이 래치를 구성하는 인버터의 논리임계전압에 도달하지 않은 경우에도 충분히 리셋바신호를 충분히 발생시킬 수 있기 때문에, 저속 파워 업 동작에서 리셋바신호의 발생시점을 기존보다 크게 앞당기는 효과를 제공한다.

Description

파워 온 리셋회로
본 고안은 파워 온 리셋회로에 관한 것으로, 시스템이 파워 온 될 때 전원전압이 충분히 상승한 것을 검출하여 리셋신호를 발생시킴으로써 시스템 전체 또는 일부가 초기화되도록 하는 파워 온 리셋회로에 관한 것이다.
일반적으로 파워 온 리셋회로는 전원전압레벨이 시스템을 구동하는데 필요한 전압레벨 이상으로 상승하는 것을 검출하여, 리셋신호를 발생시켜서 시스템이 초기화되도록 하는 회로이다. 도 1은 이와 같은 종래의 파워 온 리셋회로를 나타낸 것으로서, 다음과 같이 구성된다.
전원전압(VDD)과 접지(VSS) 사이에는 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q2)가 직렬 연결된다. 피모스 트랜지스터(Q1)의 게이트는 접지되어 다이오드로서 동작하고, 엔모스 트랜지스터(Q2)의 게이트에는 전원전압(VDD)이 공급되어 역시 하나의 다이오드로서 동작한다.
피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q2)의 각각의 드레인이 연결된 노드(N1)에는 캐패시터(C)가 연결되어, 피모스 트랜지스터(Q1)와 엔모스 트랜지스터(Q2)에 의해 각각 충전되거나 방전된다.
또한 노드(N1)에는 두 개의 인버터(INV1)(INV2)로 구성된 래치가 연결된다. 래치를 구성하는 인버터(INV1)는 소정의 논리임계전압(VLT; Logic Threshold Voltage)을 갖는데, 캐패시터(C)의 충전전압이 이 논리임계전압(VLT)보다 클 때 인버터(INV1)에서는 로우레벨의 신호가 출력된다.
래치의 인버터(INV1)의 출력되는 로우레벨의 신호는 직렬 연결된 또 다른 두 개의 인버터(INV3)(INV4)를 통하여 리셋바신호(/RST)로서 최종 출력된다.
이와 같은 종래의 파워 온 리셋회로의 동작특성을 도 2의 특성곡선을 통하여 살펴보면 다음과 같다. 도 2는 도 1에 나타낸 파워 온 리셋회로의 특성곡선으로서, (a)는 저속 파워 업의 특성곡선이며, (b)는 고속 파워 업의 특성곡선이다.
먼저 도 2(a)에서, 전원전압(VDD)의 파워 업 속도가 느리기 때문에 상승곡선의 기울기 또한 작다. 따라서 전원전압(VDD)이 모스 트랜지스터(Q1)(Q2)의 임계전압(VT)에 도달할 때(t1)까지는 노드(N1)의 전압(VN1) 역시 작은 기울기를 갖는다.
t1의 시점에서 피모스 트랜지스터(Q1)가 턴 온되어 노드전압(VN1)이 급격히 상승함에 따라 캐패시터(C)에 충전되는 전압 역시 크게 증가한다. 캐패시터(C)의 충전전압이 인버터(INV1)의 논리임계전압(VLT)에 도달하는 시점(t1)에서 인버터(INV1)의 출력신호는 로우레벨로 하강한다. 이 로우레벨의 출력신호가 두 개의 인버터(INV1)(INV2)를 통하여 로우레벨의 리셋바신호(/RST)로서 출력되는 것이다.
도 2(b)에 나타낸 고속 파워 업의 경우에도 동작원리는 동일하다. 다만 전원전압(VDD)의 기울기가 크기 때문에 피모스 트랜지스터(Q1)가 턴 온되는 시점(t2)이 도 2(a)의 경우보다 빨라지고, 캐패시터(C)의 충전전압이 인버터(INV1)의 논리임계전압(VLT)에 도달하는 시간 역시 단축된다. 결과적으로 리셋바신호(/RST)의 출력시점 역시 빨라지는 것이다.
도 2의 (a)와 (b)를 비교하여 보면 각각의 경우에 리셋바신호(/RST)의 발생시점이 크게 차이를 나타낸다. 따라서 저속 파워 업의 경우에 리셋바신호(/RST)가 지나치게 늦게 발생하는 문제가 있다.
따라서 본 고안은 두 개의 전압분배회로를 통해 전원전압의 상대적 변화를 검출하여 리셋바신호를 발생시키는 파워 온 리셋회로를 제공하는데 그 목적이 있다.
이와 같은 목적의 본 고안은 제 1 및 제 2 전압분배회로와, 비교기, 래치를 포함하여 이루어진다. 제 1 전압분배회로는 복수개의 저항이 전원전압과 접지 사이에 직렬 연결되며, 상기 복수개의 각각의 저항과 저항이 상호 연결된 노드에서 제 1 전압을 발생시킨다.
제 2 전압분배회로는 소정의 임계전압을 갖는 복수개의 다이오드가 상기 전원전압과 상기 접지 사이에 직렬 연결되며, 상기 복수개의 각각의 다이오드와 다이오드가 상호 연결된 노드에서 제 2 전압을 발생시킨다.
비교기는 상기 제 1 전압과 상기 제 2 전압을 각각 입력받아 상호 비교하고, 상기 제 1 전압과 상기 제 2 전압의 전압차가 일정값에 도달하면 하이레벨의 출력신호를 발생시킨다.
래치는 소정 레벨의 논리임계전압이 설정되고, 상기 비교기에서 발생하는 출력신호가 입력되며, 상기 출력신호의 전압레벨이 상기 논리임계전압 이상이 되면 리셋신호를 발생시킨다.
도 1은 종래의 파워 온 리셋회로를 나타낸 회로도.
도 2는 도 1에 나타낸 파워 온 리셋회로의 특성곡선으로서, (a)는 저속 파워 업 동작의 특성곡선이며, (b)는 고속 파워 업 동작의 특성곡선.
도 3은 본 고안에 따른 파워 온 리셋회로를 나타낸 회로도.
도 4는 도 3에 나타낸 파워 온 리셋회로의 특성곡선으로서, (a)는 저속 파워 업 동작의 특성곡선이며, (b)는 고속 파워 업 동작의 특성곡선.
* 도면의 주요 부분에 대한 부호의 설명 *
Q1 : 피모스 트랜지스터 Q2 : 엔모스 트랜지스터
C : 캐패시터 INV1∼INV24 : 인버터
R1∼R3 : 저항 D1∼D5 : 다이오드
COMP : 비교기 /RST : 리셋신호
이와 같이 이루어지는 본 고안의 바람직한 실시예를 도 3과 도 4를 참조하여 설명하면 다음과 같다. 도 3은 본 고안에 따른 파워 온 리셋회로를 나타낸 회로도로이며, 도 4는 도 3에 나타낸 파워 온 리셋회로의 특성곡선으로서, (a)는 저속 파워 업 동작의 특성곡선이며, (b)는 고속 파워 업 동작의 특성곡선이다.
전원전압(VDD)과 접지(VSS) 사이에는 두 개의 저항(R1)(R2)이 직렬 연결되어 제 1 전압분배회로를 구성한다. 두 개의 저항(R1)(R2)이 상호 연결된 노드(N2)의 전압(VN2)은 다음의 식(1)과 같이 표현할 수 있다.
즉, 저항(R1)(R2)으로 구성된 제 1 전압분배회로는 전원전압(VDD)의 변화를 비례적으로 반영하는 것이다.
전원전압(VDD)과 접지(VSS) 사이에는 상술한 제 1 전압분배회로 뿐만 아니라 다수개의 다이오드(D1∼D5)와 하나의 저항(R3)이 직렬 연결되어 제 2 전압분배회로를 구성한다. 다수개의 다이오드 중에서 두 번째 다이오드(D2)와 세 번째 다이오드(D3)가 연결된 노드(N3)의 전압은 다음의 식(2)와 같이 표현할 수 있다.
VN3=VDD-2Vt
위의 식(2)에서 Vt는 다이오드(D1)(D2)의 각각의 임계전압이다. 따라서 제 2 전압분배회로는 제 1 전압분배회로보다는 전원전압(VDD)의 변화를 상대적으로 반영한다.
이를 좀더 구체적으로 설명하면, 제 1 전압분배회로의 경우에는 두 저항(R1)(R2)의 크기가 고정되어 있기 때문에 노드전압(VN2)은 전원전압(VDD)의 상승곡선과 마찬가지로 직선을 그린다. 그러나 제 2 전압분배회로의 경우에는 다이오드의 특성에 따라 노드전압(VN3)이 비선형성을 갖는다.
또한 제 1 전압분배회로의 각각의 저항(R1)(R2)의 크기와, 제 2 전압분배회로의 각각의 다이오드(D1)(D2)의 임계전압(Vt)의 크기를 적절히 설정하여 두 노드전압(VN2)(VN3)이 서로 다른 값을 갖도록 한다.
이와 같은 두 노드전압(VN2)(VN3)은 비교기(COMP)에 기준신호와 비교신호로서 각각 입력된다. 비교기(COMP)에서는 두 노드전압(VN2)(VN3)의 차가 일정크기에 도달하면 하이레벨의 출력신호(VN4)를 발생시킨다. 비교기(COMP)의 하이레벨 출력신호(VN4)는 두 개의 인버터(INV21)(INV22)로 구성된 래치에 입력되는데, 래치의 인버터(INV21)는 소정의 논리임계전압(VLT)을 갖는다.
이 때, 비교기(COMP)의 출력신호(VN4)가 하이레벨일 때의 전압레벨을 인버터(INV21)의 논리임계전압(VLT)보다 높게 설정하여, 인버터(INV21)에서 로우레벨의 신호가 출력되어 리셋바신호(/RST)신호가 발생할 수 있도록 한다. 이렇게 되면 비교기(COMP)에 입력되는 두 노드전압(VN2)(VN3)의 차가 비교기(COMP)와 래치를 통하여 리셋바신호(/RST)를 발생시키는데 직접 반영되는 것이다.
따라서, 본 고안은 전원전압이 래치를 구성하는 인버터의 논리임계전압에 도달하지 않은 경우에도 충분히 리셋바신호를 충분히 발생시킬 수 있기 때문에, 저속 파워 업 동작에서 리셋바신호의 발생시점을 기존보다 크게 앞당길 수 있다.

Claims (1)

  1. 파워 온 리셋회로에 있어서,
    복수개의 저항이 전원전압과 접지 사이에 직렬 연결되며, 상기 복수개의 각각의 저항과 저항이 상호 연결된 노드에서 제 1 전압을 발생시키는 제 1 전압분배회로와;
    소정의 임계전압을 갖는 복수개의 다이오드가 상기 전원전압과 상기 접지 사이에 직렬 연결되며, 상기 복수개의 각각의 다이오드와 다이오드가 상호 연결된 노드에서 제 2 전압을 발생시키는 제 2 전압분배회로와;
    상기 제 1 전압과 상기 제 2 전압을 각각 입력받아 상호 비교하고, 상기 제 1 전압과 상기 제 2 전압의 전압차가 일정값에 도달하면 하이레벨의 출력신호를 발생시키는 비교기와;
    소정 레벨의 논리임계전압이 설정되고, 상기 비교기에서 발생하는 출력신호가 입력되며, 상기 출력신호의 전압레벨이 상기 논리임계전압 이상이 되면 리셋신호를 발생시키는 래치를 포함하는 파워 온 리셋회로.
KR2019980006389U 1998-04-22 1998-04-22 파워온리셋회로 Expired - Fee Related KR200246748Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980006389U KR200246748Y1 (ko) 1998-04-22 1998-04-22 파워온리셋회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980006389U KR200246748Y1 (ko) 1998-04-22 1998-04-22 파워온리셋회로

Publications (2)

Publication Number Publication Date
KR19990039926U true KR19990039926U (ko) 1999-11-15
KR200246748Y1 KR200246748Y1 (ko) 2001-12-17

Family

ID=69513057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980006389U Expired - Fee Related KR200246748Y1 (ko) 1998-04-22 1998-04-22 파워온리셋회로

Country Status (1)

Country Link
KR (1) KR200246748Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116633333A (zh) * 2023-05-30 2023-08-22 灵动微电子(苏州)有限公司 一种上电复位电路及集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116633333A (zh) * 2023-05-30 2023-08-22 灵动微电子(苏州)有限公司 一种上电复位电路及集成电路

Also Published As

Publication number Publication date
KR200246748Y1 (ko) 2001-12-17

Similar Documents

Publication Publication Date Title
US6018264A (en) Pumping circuit with amplitude limited to prevent an over pumping for semiconductor device
KR100562636B1 (ko) 반도체 메모리 소자의 파워업 회로
KR100425474B1 (ko) 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
US20060097813A1 (en) Oscillator of semiconductor device
US5877635A (en) Full-swing buffer circuit with charge pump
US6191618B1 (en) Contention-free, low clock load domino circuit topology
EP0887935A1 (en) Noise isolation circuit
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
KR100307637B1 (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
US6107847A (en) Zero power reset circuit for low voltage CMOS circuits
US7649406B2 (en) Short-circuit charge-sharing technique for integrated circuit devices
US9729138B1 (en) Circuits and systems having low power power-on-reset and/or brown out detection
US6037827A (en) Noise isolation circuit
EP0368328B1 (en) Address transition detector circuit
KR200246748Y1 (ko) 파워온리셋회로
JPS61222318A (ja) パワ−オンリセツト回路
JP2008092271A (ja) 遅延回路
JP2658551B2 (ja) 電源投入リセット回路
KR100313512B1 (ko) 파워 온 검출회로
KR100630977B1 (ko) 파워온 리셋 회로
KR100340901B1 (ko) 단안정 멀티바이브레이터
KR100567526B1 (ko) 메모리 칩의 파워업 리세트 회로
JP3224712B2 (ja) 論理＆レベル変換回路及び半導体装置
KR960003373Y1 (ko) 리셋 신호 발생회로
KR100211764B1 (ko) 전압승압회로를 이용한 스태틱 램의 데이터 출력 구동기

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19980422

UA0201 Request for examination

Patent event date: 19980422

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 20001025

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 20010614

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 20010904

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 20010905

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 20120920

Termination category: Default of registration fee