KR19990039044A

KR19990039044A - Patterning method of semiconductor device

Info

Publication number: KR19990039044A
Application number: KR1019970058996A
Authority: KR
Inventors: 전정영
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-11-10
Filing date: 1997-11-10
Publication date: 1999-06-05

Abstract

반도체소자의 패터닝방법에 관한 것으로 특히, 포토마스크의 개량없이 스테퍼의 파장보다 작은 폭의 패터닝이 가능하도록한 반도체소자의 패터닝방법에 관한 것이다. 이와 같은 반도체소자의 패터닝방법은 기판을 준비하는 단계, 상기 기판상에 식각대상층을 형성하는 단계, 상기 식각대상층을 두 번의 리소그래피공정을 사용하여 노광 파장의 해상한계보다 작은 폭으로 패터닝하는 단계를 포함한다.The present invention relates to a patterning method of a semiconductor device, and more particularly, to a patterning method of a semiconductor device that enables patterning of a width smaller than a wavelength of a stepper without improving a photomask. Such a method for patterning a semiconductor device includes preparing a substrate, forming an etch target layer on the substrate, and patterning the etch target layer to a width smaller than the resolution limit of an exposure wavelength using two lithography processes. do.

Description

Patterning method of semiconductor device

본 발명은 반도체소자의 패터닝방법에 관한 것으로 특히, 포토마스크의 개량없이 스테퍼의 파장보다 작은 폭의 패터닝이 가능하도록한 반도체소자의 패터닝방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of patterning a semiconductor device, and more particularly, to a patterning method of a semiconductor device that enables patterning of a width smaller than the wavelength of a stepper without improving a photomask.

리소그래피(lithography)라는 말은 원래 석판(石版)인쇄법을 의미하지만 반도체 기술 분야에서는 패턴을 전사(轉寫)한다는 의미로 사용되어 오고 있는 용어이다. 이와 같은 리소그래피 기술은 미세회로 공정에 있어 가장 기본적인 기술로서 집적회로(IC : Intergrated Circuit)의 미세패턴을 형성하는 기술로 빛을 이용한 광리소그래피, 전자빔(E-Beam)을 이용한 전자빔 리소그래피, X선(X-ray)을 이용한 X선 리소그래피로 분류된다.Lithography (lithography) is a term originally used to mean a lithography printing method, but the term has been used to transfer the pattern in the field of semiconductor technology. Such lithography technology is the most basic technology in the process of microcircuit. It is a technology to form the fine pattern of integrated circuit (IC). X-ray lithography.

광(photo)리소그래피 기술은 자외선(紫外線)을 노광원으로 이용하는 기술로서 표준적인 방법에서 패턴의 전사를 위해 선택적으로 광을 투과시키는 포토마스크의 사용이 불가결하다.Photolithography is a technique using ultraviolet light as an exposure source, and it is essential to use a photomask that selectively transmits light for the transfer of patterns in a standard method.

상기한 바와 같은 포토마스크를 투과한 광은 포토레지스트에 도달한후 포토레지스트에 잠상(潛像)을 형성하고 현상공정를 거쳐 포토레지스트 패턴을 형성하게된다. 이와 같은 포토레지스트 패턴을 마스크로 이용한 식각공정으로 소자를 원하는 패턴으로 형성할 수 있는 것이다.The light transmitted through the photomask as described above forms a latent image on the photoresist after reaching the photoresist, and forms a photoresist pattern through a developing process. The device may be formed in a desired pattern by an etching process using the photoresist pattern as a mask.

포토레지스트는 빛이나 열 등 여러 형태의 에너지에 노출되었을때 내부구조가 바뀌는 특성을 가진 혼합물로서 빛에 민감한 고분자이다. 이와 같은 포토레지스트는 양성과 음성의 두 가지 포토레지스트로 구분한다. 그중에서 음성 포토레지스트는 광이 조사(照射)되면 광이 조사된 부분의 결합구조가 그물코 구조로 경화(硬化)되고 미조사 부분은 현상공정으로 제거되는 포토레지스트이고, 양성 포토레지스트는 광이 조사된 부분의 결합구조가 허술해지는 포토레지스트이다.Photoresist is a light sensitive polymer that is a mixture that has a characteristic of changing its internal structure when exposed to various forms of energy such as light or heat. Such photoresists are classified into two types of photoresists: positive and negative. Among them, the negative photoresist is a photoresist in which when the light is irradiated, the bonding structure of the irradiated portion is hardened into a mesh structure and the unirradiated portion is removed by a developing process. It is a photoresist in which the bonded structure of the part is loosened.

그리고, 반도체소자의 고집적화 추세에 따라 미세 패턴을 구현하기 위하여 노광원을 원자외선 (DUV : Deep UltraViolet)을 사용하는 경우도 있다. 이때, 상기 원자외선의 파장은 248nm이다. 그런데, 일반적으로 i-line 광스테퍼의 파장은 365nm이므로 상기 i-line 광과 원자외선 광에 대한 감광막의 반응은 다를 수 밖에 없다. 즉, 광의 파장에 따른 감광막에 대한 강도는 원자외선이 i-line에 비하여 1/10 정도이므로 원자외선을 노광원으로 사용할 경우에는 원자외선 조사후 열을 가하면 감광막의 광분해도를 더욱 향상시키는 화학증폭형 감광막을 사용한다.In addition, according to a trend of high integration of semiconductor devices, an exposure source may use deep ultraviolet (DUV: Deep UltraViolet) to realize a fine pattern. At this time, the wavelength of the far ultraviolet is 248nm. However, in general, since the wavelength of the i-line optical stepper is 365 nm, the reaction of the photoresist with respect to the i-line light and far ultraviolet light is inevitably different. In other words, the intensity of the photoresist film according to the wavelength of light is about 1/10 of that of the far ultraviolet rays. Therefore, in the case of using the ultraviolet light as an exposure source, the chemical amplification improves the photodegradability of the photoresist film by applying heat after irradiation with the ultraviolet rays. Type photosensitive film is used.

그리고, 상기한 바와 같은 i-line이나 원자외선을 노광원으로 이용한 미세패턴 형성시의 해상한계는 보통 R=k×λ/N.A로 나타내는데, R은 분해능(Resolution), k는 노광상수, λ는 노광원의 파장이고, N.A(Numerical Aperture)는 렌즈의 구경크기에 관련된 상수이다. 이때, 분해능 한계는 i-line 파장을 이용하였을 경우 개구수는 0.52, k상수는 0.5로 가정했을 때 0.35㎛이고, 248nm의 파장을 사용하는 원자외선의 경우는 0.25㎛정도의 미세 패턴을 형성할 수 있음을 알 수 있다.In addition, the resolution limit at the time of forming a micropattern using i-line or far ultraviolet rays as an exposure source is usually represented by R = k × λ / NA, where R is resolution, k is exposure constant, and λ is The wavelength of the exposure source, and NA (Numerical Aperture) is a constant related to the aperture size of the lens. In this case, the resolution limit is 0.35 μm when the numerical aperture is 0.52 when the i-line wavelength is used and 0.5 when the k constant is 0.5. In the case of far ultraviolet using 248 nm, a fine pattern of about 0.25 μm may be formed. It can be seen that.

이와 같은 포토레지스트 패턴을 이용한 식각패턴은 실제의 디바이스에 있어서는 여러 가지 문제가 발생할 수 있는데 그중에서 디바이스의 표면이 복잡한 단차를 갖고 있을 경우에 단차부에서는 포토레지스트의 두께가 비정상적으로 된다거나 노광조건이 최적화하지 않는 문제등이 발생할 수 있고 또 미세화를 위해 포토레지스트의 두께를 감소시키면 핀 홀 등이 생기는 문제가 발생한다.Such an etching pattern using a photoresist pattern may cause various problems in an actual device. Among them, when the surface of the device has a complicated step, the thickness of the photoresist becomes abnormal in the stepped portion or the exposure conditions may occur. Problems such as not optimizing may occur, and reducing the thickness of the photoresist for miniaturization may cause pinholes and the like.

이와 같은 종래 반도체소자의 패터닝 방법을 첨부된 도면을 참조하여 설명하기로 한다.Such a conventional method of patterning a semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 도 1b는 종래 반도체소자의 패터닝공정 단면도이다.1A to 1B are cross-sectional views of a patterning process of a conventional semiconductor device.

먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)상에 통상의 공정을 사용하여 필드산화막(2)을 형성한다. 이어서, 상기 필드산화막(2)을 포함한 기판 전면에 폴리실리콘층(3)과 HLD(High temperature Low pressure Dielectric) 산화막(4)을 차례로 형성한다. 그다음, 상기 산화막(4)상에 감광막(PR)을 도포한다. 이어서, 상기 폴리실리콘층(3)을 선택적으로 패터닝하기 위하여 우선 상기 감광막(PR)에 대한 패터닝공정을 진행하게 된다. 이때, 상기 감광막(PR)이 도포된 반도체기판(1)의 소정높이에 투광성기판(11)과 차광층 패턴(12)으로 이루어진 포토마스크(13)를 이용하여 선택적인 노광공정을 진행시킨다. 이어서, 상기 노광된 감광막(PR)에 대한 현상공정을 진행하여 감광막(PR) 패터닝 공정을 완료한다.First, as shown in FIG. 1A, the field oxide film 2 is formed on a semiconductor substrate 1 using a conventional process. Subsequently, the polysilicon layer 3 and the HLD (High temperature Low pressure Dielectric) oxide film 4 are sequentially formed on the entire substrate including the field oxide film 2. Then, a photosensitive film PR is applied onto the oxide film 4. Subsequently, in order to selectively pattern the polysilicon layer 3, first, a patterning process for the photoresist film PR is performed. In this case, a selective exposure process is performed using a photomask 13 made of a light transmissive substrate 11 and a light shielding layer pattern 12 at a predetermined height of the semiconductor substrate 1 to which the photosensitive film PR is coated. Subsequently, the developing process of the exposed photoresist film PR is performed to complete the photoresist film PR patterning process.

이와 같은 감광막(PR)에 대한 패터닝공정은 상기 감광막(PR)이 패턴(pattern) 형태로 남아있는 부분을 라인(line)이라 하고, 감광막(PR)사이의 공간을 스페이스(space)라 했을 때 라인과 스페이스의 폭이 동일하게(또는 라인의 폭보다는 스페이스의 폭이 크게) 패터닝된 경우를 나타낸 것으로 출력파장이 365nm인 i-line 광스테퍼를 사용했을 경우에는 상기 라인과 스페이스의 폭이 각각 0. 35㎛정도이고, 출력파장이 248nm인 원자외선(Deep-UV) 스테퍼를 사용한 경우에는 상기 라인과 스페이스의 폭이 각각 0.25㎛정도인 것이다.In the patterning process for the photoresist film PR, a portion where the photoresist film PR remains in a pattern form is called a line, and the space between the photoresist films PR is called a space. The width of the line and the space is patterned equally (or the width of the space is larger than the width of the line). When the i-line optical stepper with an output wavelength of 365 nm is used, the width of the line and the space is 0. In the case of using a deep-UV stepper having a thickness of about 35 μm and having an output wavelength of 248 nm, the width of the line and the space is about 0.25 μm, respectively.

도 1b에 나타낸 바와 같이, 상기 감광막(PR)을 마스크로 이용한 식각공정으로 상기 산화막(4) 및 폴리실리콘층(3)을 선택적으로 제거하여 폴리실리콘층 패턴(3a)을 완성한다. 그다음, 감광막(PR)을 제거한다.As shown in FIG. 1B, the oxide film 4 and the polysilicon layer 3 are selectively removed by an etching process using the photoresist film PR as a mask to complete the polysilicon layer pattern 3a. Then, the photoresist film PR is removed.

종래 반도체소자의 패터닝방법에 있어서는 감광막을 마스크로 이용한 식각공정을 진행하기 위하여 우선 포토마스크를 이용한 노광 공정후 현상공정을 이용하여 감광막 패턴을 형성하게 되는데 상기 감광막 패턴을 형성하는 공정시 미세 패턴을 형성하기 위하여 i-line이나 원자외선을 이용한 노광공정에서의 광분해능이 각각 0.35㎛ 및 0.24㎛인데 종래와 같은 포토마스크를 이용하여서는 i-line이나 원자외선의 파장보다 적은 폭으로는 라인(line) 패턴(폴리실리콘층 패턴(3a))을 형성할 수 없는 문제점이 있었다.In the conventional method of patterning a semiconductor device, in order to proceed with an etching process using a photoresist film as a mask, first, a photoresist pattern is formed by using a developing process after an exposure process using a photomask, and a fine pattern is formed during the process of forming the photoresist pattern. The optical resolution in the exposure process using i-line or far ultraviolet rays is 0.35 탆 and 0.24 탆, respectively. However, when using a photomask as in the prior art, the line pattern is smaller than the wavelength of i-line or far ultraviolet rays. (Polysilicon layer pattern 3a) has a problem that cannot be formed.

본 발명은 상기한 바와 같은 종래 반도체소자의 패터닝 방법의 문제점을 해결하기 위하여 안출한 것으로 포토마스크 패턴의 개량이나 노광파장의 변동없이 마스크 패턴을 이동시키거나 다른 마스크 패턴을 사용하는 것만으로 미세패턴을 형성할 수 있는 반도체소자의 패터닝 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the conventional method of patterning a semiconductor device as described above. The micropattern can be formed simply by moving the mask pattern or using another mask pattern without improving the photomask pattern or changing the exposure wavelength. It is an object of the present invention to provide a method for patterning a semiconductor device that can be formed.

도 1a 내지 도 1b는 종래 반도체소자의 패터닝공정 단면도1A to 1B are cross-sectional views of a patterning process of a conventional semiconductor device.

도 2a 내지 도 2c는 본 발명 제 1 실시예에 따른 반도체소자의 패터닝공정 단면도2A to 2C are cross-sectional views of a patterning process of a semiconductor device according to a first embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

21 : 기판 22 : 필드산화막21 substrate 22 field oxide film

23a : 식각대상층 패턴 24 : 절연막23a: etching target layer pattern 24: insulating film

31 : 투광성기판 32 : 차광층 패턴31: transparent substrate 32: light shielding layer pattern

33 : 포토마스크33: Photomask

본 발명에 따른 반도체소자의 패터닝 방법은 기판을 준비하는 단계, 상기 기판상에 식각대상층을 형성하는 단계, 상기 식각대상층을 두 번의 리소그래피공정을 사용하여 노광 파장의 해상한계보다 작은 폭으로 패터닝하는 단계를 포함한다.A method of patterning a semiconductor device according to the present invention comprises the steps of preparing a substrate, forming an etch target layer on the substrate, patterning the etch target layer to a width smaller than the resolution limit of the exposure wavelength using two lithography processes. It includes.

이와 같은 본 발명 반도체소자의 패터닝 방법을 첨부된 도면을 참조하여 설명하기로 한다.Such a patterning method of the semiconductor device of the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명 반도체소자의 패터닝 공정 단면도이다.2A to 2C are cross-sectional views of a patterning process of a semiconductor device of the present invention.

먼저, 도 2a에 나타낸 바와 같이, 반도체기판(21)상에 통상의 공정을 사용하여 필드산화막(22)을 형성한다. 이어서, 상기 필드산화막(22)을 포함한 기판 전면에 식각대상층(23)과 절연막(24)을 차례로 형성한다. 그다음, 상기 절연막(24)상에 감광막(PR₂₁)을 도포한다. 이어서, 상기 식각대상층(23)을 선택적으로 패터닝하기 위하여 우선 상기 감광막(PR₂₁)에 대한 패터닝공정을 진행한다. 이때, 상기 감광막(PR₂₁)이 도포된 반도체기판(21)의 소정높이에 투광성기판(31)과 차광층 패턴(32)으로 이루어진 포토마스크(33)를 이용하여 노광공정을 진행시키고, 이어서 감광막(PR₂₁)을 현상한다. 이때, 상기 반도체기판(21)에 식각대상층(23)이 패터닝되어 남아 있을 부분을 라인(L')이라 하고, 식각대상층(23)이 제거될 부분을 스페이스(S)라 하며, 상기 라인(L')과 스페이스(S)가 연속적으로 정의되어 있을 경우 상기 스페이스(S)부분을 제거하기 위한 포토마스크(33)의 차광층 패턴(32)은 상기 스페이스(S)부분에 대하여 교번되게 노광공정을 진행시키도록 형성된 것을 이용한다. 이때, 상기한 바와 같은 스페이스(S)의 폭은 스테퍼(도시하지 않음)를 이용한 노광공정에서 스테퍼의 광분해능 한계폭이다. 그리고, 상기한 바와 같은 라인(L')의 폭은 종래 라인(L)의 폭보다 적인 폭으로 정의된 것이다.First, as shown in FIG. 2A, the field oxide film 22 is formed on the semiconductor substrate 21 using a conventional process. Subsequently, the etching target layer 23 and the insulating film 24 are sequentially formed on the entire substrate including the field oxide film 22. Then, a photosensitive film PR ₂₁ is coated on the insulating film 24. Subsequently, in order to selectively pattern the etching target layer 23, first, a patterning process for the photoresist film PR ₂₁ is performed. In this case, an exposure process is performed by using a photomask 33 made of a light transmissive substrate 31 and a light shielding layer pattern 32 at a predetermined height of the semiconductor substrate 21 coated with the photoresist film PR ₂₁ . Develop (PR ₂₁ ). In this case, a portion where the etch target layer 23 remains on the semiconductor substrate 21 is patterned as a line L ', a portion where the etch target layer 23 is to be removed is called a space S, and the line L ') And the space S are defined successively, the light shielding layer pattern 32 of the photomask 33 for removing the space S portion is alternately exposed to the space S portion. Use what is formed to advance. At this time, the width of the space S as described above is the limit of the optical resolution of the stepper in the exposure step using a stepper (not shown). In addition, the width of the line L 'as described above is defined as a width smaller than the width of the conventional line (L).

도 2b에 나타낸 바와 같이, 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 절연막(24) 및 식각대상층(23)을 선택적으로 제거한다. 이어서, 상기 감광막(PR₂₁)을 제거한후 다시 전면에 감광막(PR₂₂)을 도포한다. 그다음, 상기 도 2a에서 사용한 포토마스크(33)를 소정거리 이동(shift)시켜 제거되지 않은 스페이스(S) 상측에 위치시킨다. 이어서, 노광 및 현상공정으로 상기 감광막(PR₂₂)을 선택적으로 패터닝한다.As shown in FIG. 2B, the insulating layer 24 and the etching target layer 23 are selectively removed by an etching process using the patterned photoresist PR as a mask. Subsequently, after removing the photoresist film PR ₂₁ , the photoresist film PR ₂₂ is applied to the entire surface of the photoresist film PR ₂₁ . Next, the photomask 33 used in FIG. 2A is shifted by a predetermined distance and positioned above the space S that is not removed. Subsequently, the photosensitive film PR ₂₂ is selectively patterned by an exposure and development process.

도 2c에 나타낸 바와 같이, 상기 패터닝된 감광막(PR₂₂)을 마스크로 이용한 식각공정으로 상기 식각대상층(23)을 식각하여 식각대상층 패턴(23a)을 완성한다. 이와 같은 식각대상층 패턴(23a)의 특징은 출력 파장 이하의 폭(L')으로 형성하는 것이 가능하다는 것이다. 즉, 상기 스페이스(S)와 라인(L') 패턴을 형성할 때 우선 감광막에 대한 패터닝 공정을 실시하게 되는데 감광막에 대한 노광 공정을 2회에 걸쳐 진행하므로 라인(L')의 폭을 광분해능 이하의 폭으로 형성하는 것이 가능한 것이다. 즉, i-line이나 원자외선을 이용한 노광공정에서의 광분해능이 각각 0.35㎛ 및 0.25㎛인데 그 이하의 폭으로 라인 패턴을 형성할 수 있는 것이다.As illustrated in FIG. 2C, the etching target layer 23 is etched by using the patterned photoresist PR ₂₂ as a mask to complete the etching target layer pattern 23a. The characteristic of the etching target layer pattern 23a is that it can be formed with a width L 'below the output wavelength. That is, when forming the space S and the line L 'pattern, first, a patterning process for the photoresist film is performed. Since the exposure process for the photoresist film is performed twice, the width of the line L' is increased. It is possible to form in the following widths. That is, the light resolution in the exposure process using i-line or far ultraviolet rays is 0.35 탆 and 0.25 탆, respectively, but the line pattern can be formed with a width less than that.

그리고, 상기에서 설명한 바와 마찬가지로 스페이스의 폭 또한 광분해능 이하로 형성할 수도 있다. 즉, 상기한 바와 같은 설명에서의 공정시 사용한 감광막(PR₂₁)(PR₂₂)은 포지티브형 감광막을 사용한 경우를 나타낸 것으로 만약, 네가티브 감광막을 사용하였을 경우에는 스페이스의 폭을 줄일 수 있을 것이다.In addition, as described above, the width of the space can also be formed below the optical resolution. That is, the photoresist film PR ₂₁ (PR ₂₂ ) used in the process as described above shows a case in which a positive photoresist film is used. If the negative photoresist film is used, the width of the space may be reduced.

본 발명에 따른 반도체소자의 패터닝 방법에 있어서는 포토마스크 패턴의 개량이나 노광파장의 변동없이 두 번의 리소그래피공정으로 노광파장의 분해능 이하의 폭으로 미세패턴을 형성할 수 있어 고집적 반도체소자를 제공할 수 있는 효과가 있다.In the method for patterning a semiconductor device according to the present invention, it is possible to provide a highly integrated semiconductor device by forming a fine pattern with a width less than the resolution of the exposure wavelength by two lithography processes without improving the photomask pattern or changing the exposure wavelength. It works.

Claims

Preparing a substrate;

Forming an etching target layer on the substrate;

And patterning the etch target layer to a width smaller than the resolution limit of an exposure wavelength using two lithography processes.

2. The method of claim 1, wherein the same photomask is used in the two lithography processes.

The patterning method of claim 1, wherein the etching target layer is formed by using two lithography processes to form a space below the exposure wavelength instead of patterning the width to be smaller than the resolution limit of the exposure wavelength.