KR100272519B1 - Patterning method of semiconductor device - Google Patents
Patterning method of semiconductor device Download PDFInfo
- Publication number
- KR100272519B1 KR100272519B1 KR1019970077097A KR19970077097A KR100272519B1 KR 100272519 B1 KR100272519 B1 KR 100272519B1 KR 1019970077097 A KR1019970077097 A KR 1019970077097A KR 19970077097 A KR19970077097 A KR 19970077097A KR 100272519 B1 KR100272519 B1 KR 100272519B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist film
- photoresist
- light
- photoresist layer
- exposed
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Abstract
Description
본 발명은 반도체소자의 패터닝방법에 관한 것으로 특히, 종횡비가 큰 감광막을 패터닝하기에 적당한 반도체소자의 패터닝방법에 관한 것이다.BACKGROUND OF THE
리소그래피(lithography)라는 말은 원래 석판(石版)인쇄법을 의미하지만 반도체 기술 분야에서는 패턴을 전사(轉寫)한다는 의미로 사용되어 오고 있는 용어이다. 이와 같은 리소그래피 기술은 미세회로 공정에 있어 가장 기본적인 기술로서 집적회로(IC : Intergrated Circuit)의 미세패턴을 형성하는 기술로 빛을 이용한 광리소그래피, 전자빔(E-Beam)을 이용한 전자빔 리소그래피, X선(X-ray)을 이용한 X선 리소그래피로 분류된다.Lithography (lithography) is a term originally used to mean a lithography printing method, but the term has been used to transfer the pattern in the field of semiconductor technology. Such lithography technology is the most basic technology in the process of microcircuit. It is a technology for forming micro patterns of integrated circuits (IC). Optical lithography using light, electron beam lithography using electron beam (E-Beam), and X-ray ( X-ray lithography.
광(photo)리소그래피 기술은 자외선(紫外線)을 노광원으로 이용하는 기술로서 표준적인 방법에서 패턴의 전사를 위해 선택적으로 광을 투과시키는 포토마스크의 사용이 불가결하다.Photolithography is a technique using ultraviolet light as an exposure source, and it is essential to use a photomask that selectively transmits light for the transfer of patterns in a standard method.
상기한 바와 같은 포토마스크를 투과한 광은 포토레지스트에 도달한후 포토레지스트에 잠상(潛像)을 형성하고 현상공정를 거쳐 포토레지스트 패턴을 형성하게 된다. 이와 같은 포토레지스트 패턴을 마스크로 이용한 식각공정으로 소자를 원하는 패턴으로 형성할 수 있는 것이다.The light transmitted through the photomask as described above forms a latent image in the photoresist after reaching the photoresist and forms a photoresist pattern through a developing process. The device may be formed in a desired pattern by an etching process using the photoresist pattern as a mask.
포토레지스트는 빛이나 열 등 여러 형태의 에너지에 노출되었을때 내부구조가 바뀌는 특성을 가진 혼합물로서 빛에 민감한 고분자이다. 이와 같은 포토레지스트는 양성과 음성의 두 가지 포토레지스트로 구분한다. 그중에서 음성 포토레지스트는 광이 조사(照射)되면 광이 조사된 부분의 결합구조가 그물코 구조로 경화(硬化)되고 미조사 부분은 현상공정으로 제거되는 포토레지스트이고, 양성 포토레지스트는 광이 조사된 부분의 결합구조가 허술해지는 포토레지스트이다.Photoresist is a light sensitive polymer that is a mixture that has a characteristic of changing its internal structure when exposed to various forms of energy such as light or heat. Such photoresists are classified into two types of photoresists: positive and negative. Among them, the negative photoresist is a photoresist in which when the light is irradiated, the bonding structure of the irradiated portion is hardened into a mesh structure and the unirradiated portion is removed by a developing process. It is a photoresist in which the bonded structure of the part is loosened.
그리고, 반도체소자의 고집적화 추세에 따라 미세 패턴을 구현하기 위하여 노광원을 원자외선(DUV : Deep UltraViolet)을 사용하는 경우도 있다. 이때, 상기 원자외선의 파장은 248nm이다. 그런데 일반적으로 i-line 광스테퍼의 파장은 365nm이므로 상기 i-line 광과 원자외선 광에 대한 감광막의 반응은 다를 수 밖에 없다. 즉, 광의 파장에 따른 감광막에 대한 강도는 원자외선이 i-line에 비하여 1/10 정도이므로 원자외선을 노광원으로 사용할 경우에는 원자외선 조사후 열을 가하면 감광막의 광분해도를 더욱 향상시키는 화학증폭형 감광막을 사용한다.In addition, according to a trend of high integration of semiconductor devices, an ultra-violet (DUV: Deep UltraViolet) may be used as an exposure source to realize a fine pattern. At this time, the wavelength of the far ultraviolet is 248nm. However, since the wavelength of the i-line optical stepper is generally 365 nm, the reaction of the photoresist with respect to the i-line light and far ultraviolet light is inevitably different. In other words, the intensity of the photoresist film according to the wavelength of light is about 1/10 of that of the far ultraviolet rays. Therefore, in the case of using the ultraviolet light as an exposure source, the chemical amplification improves the photodegradability of the photoresist film by applying heat after irradiation with the ultraviolet rays. Type photosensitive film is used.
이와 같은 포토레지스트 패턴을 이용한 식각패턴은 실제의 디바이스에 있어서는 여러 가지 문제가 발생할 수 있는데 그중에서 디바이스의 표면이 복잡한 단차를 갖고 있을 경우에 단차부에서는 포토레지스트의 두께가 비정상적으로 된다거나 노광조건이 최적화하지 않는 문제등이 발생할 수 있고 또 미세화를 위해 포토레지스트의 두께를 감소시키면 핀 홀 등이 발생하는 문제가 발생하였다.Such an etching pattern using a photoresist pattern may cause various problems in an actual device. Among them, when the surface of the device has a complicated step, the thickness of the photoresist becomes abnormal in the stepped portion or the exposure conditions may occur. Problems such as not optimizing may occur, and pinholes may occur when the thickness of the photoresist is reduced for miniaturization.
이와 같은 종래 반도체소자의 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.Such a conventional method of patterning a semiconductor device will be described with reference to the accompanying drawings.
제1(a)도 내지 제1(c)도는 종래 반도체소자의 패터닝공정 단면도이다.1 (a) to 1 (c) are cross-sectional views of a patterning process of a conventional semiconductor device.
먼저, 제1(a)도에 나타낸 바와 같이, 기판(1)상에 감광막(2)을 도포한다. 이 때, 상기 감광막(2)은 포지티브형 감광막을 도포한다.First, as shown in FIG. 1 (a), the
제1(b)도에 나타낸 바와 같이, 포토마스크(3)를 이용하여 상기 감광막(2)에 선택적인 노광공정을 실시한다. 이때, 상기 노광된 부분의 감광막(2a)은 그 결합 구조가 허술해진다. 즉, 포지티브형 감광막으로 형성하였기 때문이다.As shown in FIG. 1 (b), the
제1(c)도에 나타낸 바와 같이, 상기 노광된 부분의 감광막(2a)을 현상하여 제거한다.As shown in FIG. 1 (c), the
종래 반도체소자의 제조방법에 있어서는 디자인 룰이 작아짐에 따라 감광막에 요구되는 패턴 사이즈는 작아지나 감광막을 마스크로 이용한 식각공정시의 감광막의 식각 레지스턴스(resistance) 확보를 위하여 감광막의 두께는 일정 두께이상으로 유지시켜야 하므로 다음과 같은 문제점이 발생하였다.In the conventional method of manufacturing a semiconductor device, as the design rule becomes smaller, the pattern size required for the photoresist film becomes smaller, but the thickness of the photoresist film is more than a predetermined thickness to secure the etching resistance of the photoresist film during the etching process using the photoresist film as a mask. Since the following problems occurred.
첫째, 패턴 사이즈에 비하여 감광막의 두께는 거의 변화가 없으므로 그에 따라 초점심도(DOF : Deep 0f Focus)가 넓어져야 하므로 정확한 감광막 패턴을 형성하기 어려웠다.First, since the thickness of the photoresist film is almost unchanged compared to the pattern size, it is difficult to form an accurate photoresist pattern because the depth of focus (DOF) should be widened accordingly.
둘째, 포토마스크를 이용한 노광공정시 발생할 수 밖에 없는 광의 회절현상으로 감광막이 경사를 갖고 현상되는 문제점이 있어 후속공정을 진행할 때 부정확한 패터닝공정의 발생으로 신뢰도 높은 반도체소자를 제공하기 어려웠다.Second, there is a problem in that the photoresist film is inclined and developed due to diffraction of light, which can only occur during an exposure process using a photomask. Therefore, it is difficult to provide a highly reliable semiconductor device due to an inaccurate patterning process during subsequent processes.
본 발명은 상기한 바와 같은 종래 반도체소자의 패터닝방법의 문제점을 해결하기 위하여 안출한 것으로 종횡비가 큰 감광막을 패터닝할 때 서로 다른 파장의 광과 반응하는 두층의 감광막을 이용하여 초점심도나 광의 회절 현상에 영향을 받지않고 정확한 패턴 사이즈를 갖는 감광막 패턴을 제공할 수 있는 반도체소자의 패터닝방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the conventional method of patterning semiconductor devices as described above. When patterning a photoresist film having a large aspect ratio, a depth of focus or light diffraction phenomenon is performed using two photoresist films that react with light having different wavelengths. It is an object of the present invention to provide a patterning method of a semiconductor device capable of providing a photoresist pattern having an accurate pattern size without being affected by the influence.
제1(a)도 내지 제1(c)도는 종래 반도체소자의 패터닝공정 단면도.1 (a) to 1 (c) are cross-sectional views of a patterning process of a conventional semiconductor device.
제2(a)도 내지 제2(f)도는 본 발명 제1실시예에 따른 반도체소자의 패터닝공정 단면도.2 (a) to 2 (f) are cross-sectional views of a patterning process of a semiconductor device according to a first embodiment of the present invention.
제3(a)도 내지 제3(f)도는 본 발명 제2실시예에 따른 반도체소자의 패터닝공정 단면도.3 (a) to 3 (f) are cross-sectional views of a patterning process of a semiconductor device according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 기판 12 : 제1감광막11
13 : 제2감광막 14 : 포토마스크13: second photosensitive film 14: photomask
본 발명에 따른 반도체소자의 패터닝방법은 기판을 준비하는 단계, 상기 기판상에 제1, 제2감광막을 차례로 형성하는 단계, 하부층 패턴 영역을 정의하여 하부층 패턴 영역의 이외의 상기 제2감광막에 선택적으로 노광하는 단계, 상기 노광된 제2감광막을 베이킹하는 단계, 상기 베이킹된 제2감광막을 마스크로 상기 제1감광막에 선택적으로 노광하는 단계, 그리고, 노광된 상기 제2감광막 및 노광되지 않은 상기 제1감광막을 제거하는 단계를 포함한다.A method of patterning a semiconductor device according to the present invention includes preparing a substrate, sequentially forming a first and a second photoresist film on the substrate, and defining a lower layer pattern region to selectively select the second photoresist film other than the lower layer pattern region. Exposing to the substrate, baking the exposed second photoresist film, selectively exposing the baked second photoresist film to the first photoresist film with a mask, and exposing the exposed second photoresist film and the unexposed second photoresist film. 1 removing the photoresist film.
이와 같은 본 발명 반도체소자의 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.Such a patterning method of the semiconductor device of the present invention will be described with reference to the accompanying drawings.
제2(a)도 내지 제2(f)도는 본 발명 제1실시예에 따른 반도체소자의 패터닝공정 단면도이다.2 (a) to 2 (f) are cross-sectional views of the patterning process of the semiconductor device according to the first embodiment of the present invention.
먼저, 제2(a)도에 나타낸 바와 같이, 기판(11)상에 제1감광막(12)을 도포한다. 이때, 상기 제1감광막(12)은 i-line 광 파장인 365nm 정도의 광에 반응하는 감광막으로 형성하며, 네가티브형 감광막을 도포한다.First, as shown in FIG. 2 (a), the first
제2(b)도에 나타낸 바와 같이, 상기 제1감광막(12)상에 제2감광막(13)을 도포한다. 이때, 상기 제2감광막(13)은 원자외선(DUV : Deep Ultra Violet)광 파장인 248nm 정도의 광에 반응하는 감광막으로 형성하며, 포지티브형 감광막을 도포한다.As shown in FIG. 2 (b), a second
제2(c)도에 나타낸 바와 같이, 하부층 패턴 영역을 정의하여 포토마스크(14)를 이용한 노광공정으로 원자외선을 노광한다. 이때, 노광된 제2감광막(13a)의 결합구조가 허술해진다. 즉, 포지티브형 감광막으로 형성되었기 때문이다.As shown in FIG. 2 (c), the lower layer pattern region is defined to expose far ultraviolet rays by an exposure process using the
제2(d)도에 나타낸 바와 같이, 상기 제2감광막(13)(13a)을 베이킹한다. 이때, 베이킹합에 따라 노광되지 않은 부분의 상기 제2감광막(13)의 결합 구조가 더욱 단단해지고 원자외선에 대한 투과도는 높아지게 되는데 노광된 제2감광막(13a)은 베이킹 공정후 원자외선에 대한 흡수성이나 반사성이 높아지게 된다.As shown in FIG. 2 (d), the second
제2(e)도에 나타낸 바와 같이, 상기 제2감광막(13)(13a)을 마스크로 이용하여 상기 제1감광막(12)에 전면 노광한다. 이때, 상기 광은 i-line광 파장인 365nm 의 광파장을 갖는 광을 노광한다. 이때, 상기 노광된 제2감광막(13a)으로는 광이 투과되지 않지만 노광되지 않은 제2감광막(13)으로는 광이 투과된다. 그러나, 제1감광막(12)과 제2감광막(13)의 광에 대한 반응은 다르므로 제2감광막(13)에는 아무런 변화가 없이 노광된 제1감광막(12a)의 결합 구조만 단단해진다. 즉, 네가티브형 감광막이기 때문이다.As shown in FIG. 2 (e), the first
제2(f)도에 나타낸 바와 같이, 상기 감광막에 대한 현상공정을 실시하면 노광된 제2감광막(13a)이 우선 현상되고, 이어서, 제2감광막(13a)하부의 노광되지 않은 제1감광막(12)이 현상된다.As shown in FIG. 2 (f), when the developing step is performed on the photosensitive film, the exposed second
제3(a)도 내지 제3(f)도는 본 발명 제2실시예에 따른 반도체 소자의 패터닝공정 단면도이다.3A to 3F are cross-sectional views of a patterning process of a semiconductor device according to a second embodiment of the present invention.
먼저, 제3(a)도에 나타낸 바와 같이, 기판(21)상에 제1감광막(22)을 도포한다. 이때, 상기 제1감광막(22)은 i-line 광 파장인 365nm 정도의 광에 반응하는 감광막으로 형성하며, 포지티브형 감광막을 도포한다.First, as shown in FIG. 3 (a), the first
제3(b)도에 나타낸 바와 같이, 상기 제1감광막(22)상에 제2감광막(23)을 도포한다. 이때, 상기 제2감광막(23)은 원자외선(DUV : Deep Ultra Violet)광 파장인 248nm 정도의 광에 반응하는 감광막으로 형성하며, 포지티브형 감광막을 도포한다.As shown in FIG. 3 (b), a second
제3(c)도에 나타낸 바와 같이, 하부층 패턴 영역을 정의하여 포토마스크(24)를 이용한 노광공정으로 원자외선을 노광한다. 이때, 노광된 제2감광막(23a)의 결합구조가 허술해진다. 즉, 포지티브형 감광막으로 형성되었기 때문이다.As shown in FIG. 3 (c), the lower layer pattern region is defined to expose far ultraviolet rays by an exposure process using the photomask 24. At this time, the bonding structure of the exposed second
제3(d)도에 나타낸 바와 같이, 상기 노광된 제2감광막(23a)을 현상하여 제거한다. 이때, 노광되지 않은 제2감광막(23)은 제거되지 않고 남게 된다. 이와 같은 노광되지 않은 제2감광막(23)은 원자외선이나 자외선에 대한 마스킹 효과가 있다.As shown in FIG. 3 (d), the exposed second
제3(e)도에 나타낸 바와 같이, 상기 노광 및 현상되지 않은 제2감광막(23)을 마스크로 이용하여 상기 제1감광막(22)에 전면 노광한다. 이때, 상기 광은 i-line장 파장인 365nm의 광파장을 갖는 광을 노광한다. 이때, 상기 제2감광막(23)으로는 광이 투과되지 않고 그 사이의 제1감광막(22)에만 선택적으로 노광되어 노광된 제1감광막(22a)의 결합 구조가 허술해진다.As shown in FIG. 3 (e), the first
제3(f)도에 나타낸 바와 같이, 상기 노광된 제1감광막(22a)을 현상하여 제거한다.As shown in FIG. 3 (f), the exposed first
본 발명에 따른 반도체소자의 패터닝방법에 있어서는 다음과 같은 효과가 있다.The patterning method of the semiconductor device according to the present invention has the following effects.
첫째, 패터닝하고자하는 감광막상에 얇은 두께의 감광막을 형성한 다음 얇은 두께의 감광막을 마스크로 두꺼운 두께의 하부 감광막에 대한 노광공정을 실시하므로 초점심도를 높일 수 있고, 광의 해상도를 향상시켜 현상공정을 마친 하부층 감광막 패턴의 정확성을 높일 수 있으므로 신뢰도 높은 반도체소자를 제공할 수 있다.First, since a thin photoresist film is formed on the photoresist to be patterned, and then the exposure process is performed on the lower photoresist with a thick photoresist as a mask, the depth of focus can be increased, and the resolution of the light can be improved. Since the accuracy of the finished lower layer photoresist pattern can be improved, a highly reliable semiconductor device can be provided.
둘째, 렌즈와 크롬층을 이용한 포토마스크 없이 노광공정을 진행하므로 광의 회절현상을 방지할 수 있어 신뢰도 높은 감광막 패턴을 제공할 수 있다.Second, since the exposure process is performed without a photomask using a lens and a chromium layer, light diffraction may be prevented, thereby providing a highly reliable photosensitive film pattern.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077097A KR100272519B1 (en) | 1997-12-29 | 1997-12-29 | Patterning method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077097A KR100272519B1 (en) | 1997-12-29 | 1997-12-29 | Patterning method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990057056A KR19990057056A (en) | 1999-07-15 |
KR100272519B1 true KR100272519B1 (en) | 2000-12-01 |
Family
ID=19529471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970077097A KR100272519B1 (en) | 1997-12-29 | 1997-12-29 | Patterning method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100272519B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712982B1 (en) * | 2001-03-13 | 2007-05-02 | 주식회사 하이닉스반도체 | Lithography apparatvs of semicondvctor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341027A (en) * | 1986-08-06 | 1988-02-22 | Sanyo Electric Co Ltd | Forming method for resist pattern |
JPS63316438A (en) * | 1987-06-19 | 1988-12-23 | Sony Corp | Formation of photoresist pattern |
JPH04180615A (en) * | 1990-11-15 | 1992-06-26 | Nec Kyushu Ltd | Manufacture of semiconductor device |
-
1997
- 1997-12-29 KR KR1019970077097A patent/KR100272519B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341027A (en) * | 1986-08-06 | 1988-02-22 | Sanyo Electric Co Ltd | Forming method for resist pattern |
JPS63316438A (en) * | 1987-06-19 | 1988-12-23 | Sony Corp | Formation of photoresist pattern |
JPH04180615A (en) * | 1990-11-15 | 1992-06-26 | Nec Kyushu Ltd | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR19990057056A (en) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100639680B1 (en) | Forming method of fine patterns for semiconductor device | |
US6337175B1 (en) | Method for forming resist pattern | |
KR20030038327A (en) | Pattern forming method and method of fabricating device | |
JP4613364B2 (en) | Resist pattern formation method | |
KR20040094706A (en) | Self-aligned pattern formation using dual wavelengths | |
JPH08250395A (en) | Resist pattern forming method | |
US20060134559A1 (en) | Method for forming patterns on a semiconductor device | |
KR100907898B1 (en) | Semiconductor device manufacturing method | |
KR100272519B1 (en) | Patterning method of semiconductor device | |
JP3130777B2 (en) | Photomask and method of manufacturing the same | |
US7566526B2 (en) | Method of exposure for lithography process and mask therefor | |
KR0128833B1 (en) | Micro-patterning method of semiconductor device | |
JPH06267890A (en) | Lithography for manufacturing small mask aperture part and its product | |
KR100278917B1 (en) | Method for manufacturing contact mask of semiconductor device | |
KR100261162B1 (en) | Method for patterning semiconductor device | |
WO2023108997A1 (en) | Photoresist pattern forming method and photoresist structure | |
KR100272518B1 (en) | Method for patterning photoresist | |
KR20020000351A (en) | A method for a fine pattern of a semiconductor device | |
KR100239433B1 (en) | Method of patterning photoresist profile | |
JPH06132216A (en) | Pattern forming method | |
KR100712982B1 (en) | Lithography apparatvs of semicondvctor device | |
KR19990039044A (en) | Patterning method of semiconductor device | |
JP3047823B2 (en) | Exposure mask and pattern forming method | |
KR940011204B1 (en) | Process for producing fine pattern | |
KR970006928B1 (en) | Preparation process of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |