KR19990038238A - 전전자 교환기의 디에스피에이 블록간 통신 방법 - Google Patents

Abstract

본 발명은 전전자 교환기의 디에스피에이 블록간 통신 방법에 관한 것으로, 주기적으로 스캔-플러그를 확인하여 스캔-플러그가 "1"이면, 특정 변수 웹핑값을 하나 증가시키고, 팬딩-플러그에서 웹핑값에 해당되는 디바이스 고유 번호를 확인하여 셋트시키면, 디바이스의 디피램을 억세스하여 수신된 메시지를 처리하며, 수신된 메시지를 스케쥴링 테스크에 등록이 완료되면, 팬드-플러그와, 스캔-플러그를 클리어하고, 메인 프로세서는 잡 스케쥴링을 처리하므로 DSPA 173 보드 블록과, DSPA 543 보드 블록간의 L-버스로 송수신할 경우에 등록된 L-버스 잡을 병렬 버스 구조로 이루어져 에러없이 한 번에 처리할 수 있는 효과가 있다.

Description

전전자 교환기의 디에스피에이 블록간 통신 방법

본 발명은 전전자 교환기(Full Electronic Telephone eXchange)에 관한 것으로, 특히 TDX-100 교환기 시스템의 NO.7 하드웨어 블록에 있어서, 디지털 신호 프로세서 어셈블리 보드(Digital Signal Processor Assembly board : 이하, DSPA라 약칭함)173 블록과 16개의 병렬구조로 이루어진 DSPA 543 블록간에 L-버스를 이용하여 통신할 수 있도록 한 전전자 교환기의 디에스피에이 블록간 통신 방법에 관한 것이다.

일반적으로, TDX-100 시스템의 NO.7 하드웨어 블록은 DSPA 173 블록과, DSPA 543 블록과, 백 보드인 DSBA 542 블록으로 구성되어 있는데, DSPA 173 블록은 최대 16매의 DSPA 543과 인터페이스되어 통신한다.

또한, DSPA 173 블록과, DSPA 543 블록간의 통신은 L-버스를 이용하여 통신을 수행한다.

여기서, L-버스는 제어계가 외부 디바이스인 신호장치, 가입자와 중계선 정합부 및 시험장치와 통신하기 위한 16비트 병렬버스로서 신호선을 줄이기 위해 어드레스와 데이터선이 멀티플렉서되어 있고, 제어신호에 의한 동기 구조를 기초로 하여 가입자간 직렬버스를 따로 사용하지 않고 제어 신호를 사용하며, 자체에 외부 디바이스를 18개까지 어드레싱하여 외부장치 어드레싱용과 버스 정합용 및 버퍼로 구성되어 있다.

종래 NO.7 하드웨어 블록에서 L-버스 통신 관련되는 변수에서 DSPA 173 보드 운영 체제의 주기는 6msec인데, 한 개의 운영 체제의 주기에 16개의 병렬 구조로 이루어진 DSPA 543 디바이스를 모두 억세스하여 데이터를 처리할 경우 운영 체제의 주기를 오버하는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 NO.7 하드웨어 블록에서 L-버스 통신 관련되는 변수에서 DSPA 173 보드 운영 체제의 주기는 6msec인데, 한 개의 운영 체제의 주기에 16개의 병렬 구조를 이루어진 DSPA 543 디바이스를 모두 억세스하여 데이터를 처리하기 위해 스캔-플러그를 사용하여 한 개의 운영 체제에서 에러없이 처리하는 L-버스 수신 메시지를 한정시켜 통신할 수 있도록 한 전전자 교환기의 디에스피에이 블록간 통신 방법을 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명은 전전자 교환기의 디에스피에이 블록간 통신 방법에 관한 것으로, 스켄-플러그가 "1"인가를 판단하기 위하여 주기적으로 스캔-플러그를 확인하는 단계와; 스캔-플러그가 "1"이면, 특정 변수 웹핑값을 하나 증가시키는 단계와; 특정 변수 웹핑값의 증가는 4개의 모듈로 증가시키는 단계와; 팬딩-플러그에서 웹핑값에 해당되는 디바이스 고유 번호를 확인하여 셋트시키면, 디바이스의 디피램을 억세스하여 수신된 메시지를 처리하는 단계와; 수신된 메시지를 스케쥴링 테스크에 등록하는 단계와; 등록이 완료되면, 팬드-플러그와, 스캔-플러그를 클리어하는 단계와; 클리어되면, 메인 프로세서는 잡 스케쥴링을 처리하는 단계를 포함한다.

도 1은 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 상호 관계에 대한 블록 구성도,

도 2는 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 L-버스 통신 구조 신호에 대한 블록 구성도,

도 3은 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 L-버스 인터럽트 발생 관련 신호에 대한 펄스도,

도 4는 본 발명에 의한 디바이스 인터럽트 팬딩 레지스터의 리드 온니에 대한 블록도,

도 5는 전전자 교환기의 디에스피에이 블록간 통신 방법에 대한 본 발명의 상세 흐름도.

<도면의 주요부분에 대한 부호의 설명>

10 : DSPA 173 11 : L-버스 통신 제어부

12 : 인터럽트 제어부 13 : 메인 프로세서

14 : L-버스 정합부 20-0∼20-15 : DSPA 543

21-0∼21-15 : DPRAM 22-0∼22-15 : L-버스 송수신부

23-0∼23-15 : 메인 프로세서

이하, 첨부된 도면을 참조하여 설명되는 본 발명의 실시예로부터 본발명의 목적 및 특징이 보다 명확하게 이해될 수 있도록 보다 상세히 설명하기로 한다.

도 1은 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 통신 방법의 블록 구성도로서, DSPA 173(10)과, L-버스 통신 제어부(11)와, 인터럽트 제어부(12)와, 메인 프로세서(Main Processor : 이하, MP라 약칭함)(13)와, L-버스 정합부(14)와, DSPA 543(20-0∼20-15)과, 다이나믹 펄스 램(Dynamic Pulse Random Access Memory : 이하, DPRAM이라 약칭함)(21-0∼21-15)과, L-버스 송수신부(22-0∼22-15)와, MP(23-0∼23-15)로 구성된다.

DSPA 173(10)은 내부적으로, L-버스 통신 제어부(11)와, 인터럽트 제어부(12)와, MP(13)와, L-버스 정합부(14)를 구비하는데, MP(13)는 DSPA 173의 하드웨어 및 소프트웨어를 초기화시키고, 리얼 타임 잡(Real Time Job), 타이머 잡(Timer Job)에 해당하는 주요한 기능을 수행하며, L-버스 통신 제어부(11)와 연결되어 전체적인 잡(Job) 스케쥴링 기능을 수행할 수 있도록 하는 블록이다.

인터럽트 제어부(12)는 다수의 DSPA 543(20-0∼20-15)에서 동시에 인터럽트가 발생되면, L-버스 정합부(14)를 통해 전송되는데, 제일 먼저 발생한 디바이스부터 처리될 수 있도록 관장하고, 인터럽트가 발생한 DSPA 543에 대한 정보를 L-버스 통신 제어부(11)로 전송한다.

L-버스 통신 제어부(11)는 인터럽트 제어부(12)에서 인터럽트가 발생한 디바이스의 정보를 수신한후, 해당되는 디바이스를 억세스하여 L-버스 프로토콜에 맞게 메시지를 수신 및 송신 기능을 수행하는 블록이다.

다음으로, DSPA 543(20-0∼20-15)은 내부적으로 DPRAM(21-0∼21-15)과, L-버스 송수신부(22-0∼22-15)와, MP(23-0∼23-15)를 구비하는데, MP(23-0∼23-15)는 DSPA 543(20-0∼20-15)의 하드웨어 및 NO.7 계층2 프로토콜의 수행 소자인 MK5027를 초기화 및 제어하고, 주기적으로 스케닝(Scanning)과 동시에 L-버스와 통신을 하며, L-버스 송수신부(22-0∼22-15)를 콜(Call)한다.

L-버스 송수신부(22-0∼22-15)는 MP(23-0∼23-15)에서 송신을 위해 콜(Call)된 경우 해당 메시지를 DPRAM(21-0∼21-15)의 해당 송신 영역에 L-버스 통신 규약에 맞게 라이트 하는 반면에 MP(23-0∼23-15)에서 메시지 수신을 위해 콜(Call)한 경우 수신 DPRAM(21-0∼21-15) 영역에 있는 수신 메시지를 처리한다.

DPRAM(21-0∼21-15)은 각 DSPA 543당 16Kbyte가 할당되어 있으므로, 송수신 영역을 각각 8Kbyte씩 나누어 운용하는 메모리이다.

상기와 같이 구성된 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 상호 관계에 대한 블록 구성도를 설명하였고, 도 2는 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 L-버스 통신 구조 신호에 대한 블록 구성도를 설명한다.

NO.7 하드웨어 블록의 DSPA 173(10)과 DSPA 543(20-0∼20-15)간의 데이터 통신은 병렬구조로 이루어져 인터페이스되는데, 이러한 구조로 인터페이스되는 신호는 다음과 같다.

먼저, 16비트의 어드레스 신호와 데이터 멀티플렉서 신호는 16비트의 데이터와 16비트의 어드레스 신호가 L-버스 클럭에 동기되어 전송되어 오는데, 어드레스 인에이블(Address Enable : 이하, AE라 약칭함)이 동작하는 동안에는 어드레스 신호가 출력되고, 데이터 인에이블(Data Enable : 이하, DE라 약칭함)이 동작하는 동안에는 데이터가 출력된다.

DSPA 173(10)에서 DAPA 543(20-0∼20-15)으로 통신하는 신호인 디바이스 선택 신호(Select Signal : 이하, SEL이라 약칭함) 0∼15를 이용하여 16개의 병렬 구조로 이루어진 디바이스를 선택할 수 있는데, 선택된 디바이스는 어드레스를 분석하고 해당 어드레스의 메모리를 억세스하여 리드 신호(ReaD signal : 이하, RD라 약칭함)와, 라이트 신호(WRite signal : 이하, WR이라 약칭함)에 따라 메모리를 리드 및 라이트 한다.

다음으로, DSPA 543(20-0∼20-15)에서 DSPA 173(10)으로 통신하는 L-버스 대기 신호(L-bus WAIT signal ; 이하, LWAIT라 약칭함)는 DSPA 173(10) 보드에서 디바이스의 메모리 영역을 억세스할 때, DSPA 543(20-0∼20-15)은 자신이 해당 DPRAM(21-0∼21-15)을 억세스할 경우에 데이터 충돌이 발생되지 않도록 LWAIT 신호를 송출하여 DSPA 173(10) 보드가 대기할 수 있도록 하므로, DSPA 173(10) 보드와 16개의 병렬로 이루어진 DSPA 543(20-0∼20-15) 보드간 에러없이 통신이 이루어진다.

그리고, 데이터 송수신 방법은 각각의 디바이스 보드인 DSPA 543(20-0∼20-15)에서 상위로 전달할 신호 메시지가 있으면, DSPA 173(10) 인터럽트 요구 신호에 의하여 수행되는데, 이를 위하여 각각의 디바이스 보드인 DSPA 543(20-0∼20-15)에서 DSPA 173(10) 보드로 L-버스 인터럽트 요구(L-bus Interrupt ReQuest : 이하, LIRQ라 약칭함) 신호인 LIRQ 0∼15를 출력한다.

상기 출력에 따라 DSPA 173(10)은 NO.7 블록 메시지를 처리하고, 해당 DSPA 543(20-0∼20-15)으로 클리어 신호 처리 인터럽트 요구(CLeaR Signal Handling Interrupt ReQuest : 이하, CLRSHIRQ라 약칭함)인 CLRSHIRQ 0∼15를 출력한다.

상기와 같이 구성된 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 L-버스 통신 구조 신호에 대한 블록 구성도에 대하여 설명하였고, 도 3은 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 L-버스 인터럽트 발생 관련 신호에 대한 펄스도를 설명한다.

DSPA 543(20-0∼20-15)에서 DSPA 173(10)으로 인터럽트를 요구하는 신호인 LIRQ 신호는 DSPA 173(10)내의 레지스터에 저장된다.

즉, LIRQ 0∼15까지의 신호는 DSPA 173(10)내의 팬딩 레지스터에서 읽을 수 있는 것이다.

DSPA 543(20-0∼20-15)와 연결된 L-버스를 통하여 발생 관련 첫 번째 인터럽트 발생 신호는 [도 3a]와 같이 제일 먼저 발생하는 펄스이고, 다음으로 두 번째 L버스와 관련된 [도 3b,c]가 동시에 발생한 펄스이며, 다음으로 세 번째 [도 3d]와 같이 마지막으로 발생한 인터럽트 펄스이므로, 이렇게 발생한 L-버스 인터럽트 발생 관련 신호는 [도 3e]와 같이 DSPA 173(10)의 팬딩 레지스터에 인터럽트 발생 신호가 저장된다.

상기와 같이 구성된 본 발명에 의한 전전자 교환기의 디에스피에이 블록간 L-버스 인터럽트 발생 관련 신호에 대한 펄스도에 대하여 설명하였고, 도 4는 본 발명에 의한 디바이스 인터럽트 팬딩 레지스터의 리드 온니에 대한 블록도를 설명한다.

디바이스 인터럽트 팬딩 레지스터는 도 4에 도시된 바와 같이 D0부터 D15까지 16개의 구조로 이루어져 있는데, 상기 [도 3e]와 같이 INTR의 신호가 생성되어 DSPA 173(10) 보드에서 수신 인터럽트가 발생하면, 드라이브 인터럽트 팬딩 레지스터(Device Interrupt Pending Register : 이하, DIPR이라 약칭함)를 리드하여 "0"값인 데이터 비트를 찾고, "0"값인 데이터 비트의 위치에 따라 해당 디바이스로 인터럽트 클리어 신호를 발생시킨다.

다음으로, 인터럽트 클리어 신호에 의해 DSPA 543(20-0∼20-15)에서는 LIRQ신호를 취소시킨다.

상기와 같은 방식으로, 다수의 DSPA 543(20-0∼20-15)에서 LIRQ 신호를 동시에 출력할 경우 DSPA 173(10) 보드에서 동시에 처리를 할 수 있는 것이다.

상기와 같이 구성된 본 발명에 의한 디바이스 인터럽트 팬딩 레지스터의 리드 온니에 대한 블록도에 대하여 설명하였고, 도 5는 전전자 교환기의 디에스피에이 블록간 통신 방법에 대한 본 발명의 상세 흐름도를 설명한다.

L-버스의 통신 관련되어 사용되는 변수로는 두가지가 있는데, 첫째로 팬드-플러그(PEND-FLAG)는 최대 16매의 병렬 구조로 이루어진 DSPA 543(20-0∼20-15)에서 수신된 인터럽트 요구한 디바이스 정보를 저장하는 변수이고, 둘째로 스캔-플러그(Scan-flag)는 DSPA 173(10) 보드 운영 체제의 RTC 주기는 6msec임에 따라 한 RTC에 16개의 병렬 구조로 이루어진 디바이스를 억세스하여 데이터를 처리할 경우 RTC주기를 오버(Over)하게 되는 문제점을 보완하기 위해 사용된 플러그는 다음과 같다.

- Scan-flag[0] : (dev0 : dev4 : dev8 : dev12)에 대한 수신 인터럽트 발생 여부를 저장한다.

- Scan-flag[1] : (dev1 : dev5 : dev9 : dev13)에 대한 수신 인터럽트 발생 여부를 저장한다.

- Scan-flag[2] : (dev2 : dev6 : dev10 : dev14)에 대한 수신 인터럽트 발생 여부를 저장한다.

- Scan-flag[3] : (dev3 : dev7 : dev11 : dev15)에 대한 수신 인터럽트 발생 여부를 저장한다.

상기와 같은 Scan-flag를 사용하여 한 RTC에 처리하는 L-버스 수신 메시지를 한정시켰다.

그리고, L-버스 수신 인터럽트 루틴의 처리 알고리즘은 DSPA 173(10) 메인 프로세서 관련된 레지스터 및 소프트웨어 변수 초기화와, 인터럽트 등록 및 인터럽트 서비스 등록과, 인터럽트 발생과, 발생된 인터럽트 보다 하위 또는 동일 인터럽트 발생을 마스크하는 것과, 상기 도 4에 도시된 DIPR 레지스터를 읽어서 발생된 L-버스 수신 인터럽트가 어떤 디바이스에서 발생되었는지르 확인하고, 그 결과를 팬드-플러그의 해당 비트에 저장하며, 다수의 디바이스에서 인터럽트를 요청하면, 해당 비트를 세팅한다.

즉, 인터럽트를 요청한 디바이스로 각각 L-버스 인터럽트 애크 신호를 전달하는 경우에 해당 디바이스의 L-버스 클리어 레지스터를 억세스하여 리셋시키고, 스캔-플러그[4]의 해당 비트를 셋팅하므로, 인터럽트 마스트를 해제한다.

다음으로, L-버스의 송수신 처리하는 흐름도를 설명하면 다음과 같다.

먼저, 스켄-플러그가 "1"인가를 판단(단계 500)하기 위하여 주기적으로 스캔-플러그를 확인한다.

상기 스캔-플러그가 "1"이면, 특정 변수 웹핑(Wrapping)값을 하나 증가(단계 501)시키는 것은 4개의 모듈로 증가하는 것이다(단계 502).

팬딩-플러그에서 웹핑 값에 해당되는 디바이스 고유 번호를 확인하여 셋트시키면(단계 503), 해당 디바이스의 DPRAM(21-0∼21-15)을 억세스(단계 504)하여 수신된 메시지를 처리한다(단계 505).

이때, 해당 디바이스는 최대 4개까지 가능하고, 수신된 메시지 스케쥴링을 태스크(Task)에 등록한다(단계 506).

등록이 완료되면, 해당 팬드-플러그를 클리어하고, 스캔-플러그도 클리어한다(단계 507).

메인 프로세서에서 내부 프로세서 제어 잡(Job) 또는 타임머 잡(Job)등이 등록되었는 잡(Job) 스케쥴링을 처리(단계 508)한후, 상기 단계 500을 반복 수행한다.

따라서, L-버스로 송신할 경우엔 등록된 L-버스 잡(Job)을 한 번에 처리할 수 있는 것이다.

이상, 상기와 같이 설명한 본 발명은 TDX-100 교환기에 있어서, NO.7 하드웨어 블록에서 DSPA 173 보드 블록과, 16개가 병렬로 이루어진 DSPA 543 보드 블록간의 L-버스로 송수신할 경우에 등록된 L-버스 잡(Job)을 병렬 버스 구조로 이루어져 에러없이 한 번에 처리할 수 있는 효과가 있다.

Claims (1)

1. 메인 프로세서와, 디피램과, 스켄-플러그와, 팬딩-플러그를 구비한 전전자 교환기의 디에스피에이 블록간 통신 방법에 있어서,

   상기 스켄-플러그가 "1"인가를 판단하기 위하여 주기적으로 상기 스캔-플러그를 확인하는 단계;

   상기 스캔-플러그가 "1"이면, 특정 변수 웹핑값을 하나 증가시키는 단계;

   상기 특정 변수 웹핑값의 증가는 4개의 모듈로 증가시키는 단계;

   상기 팬딩-플러그에서 웹핑값에 해당되는 디바이스 고유 번호를 확인하여 셋트시키면, 상기 디바이스의 상기 디피램을 억세스하여 수신된 메시지를 처리하는 단계;

   상기 수신된 메시지를 스케쥴링 테스크에 등록하는 단계;

   상기 등록이 완료되면, 상기 팬드-플러그와, 상기 스캔-플러그를 클리어하는 단계;

   상기와 같이 클리어되면, 메인 프로세서는 잡 스케쥴링을 처리하는 단계를 포함하는 것을 특징으로 하는 전전자 교환기의 디에스피에이 블록간 통신 방법.