KR19990037403U

KR19990037403U - AT cell processing test module in ATM subscriber matching circuit

Info

Publication number: KR19990037403U
Application number: KR2019980003101U
Authority: KR
Inventors: 권순재
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1998-03-04
Filing date: 1998-03-04
Publication date: 1999-10-05

Abstract

본 고안은 ATM 통신장비에 관한 것으로 특히, 테스트장비가 없는 환경에서도 자체적으로 용이하게 ATM셀 처리 기능을 테스트할 수 있는 ATM 가입자 정합회로에서의 ATM셀 처리 테스트 모듈에 관한 것이다.The present invention relates to ATM communication equipment, and more particularly, to an ATM cell processing test module in an ATM subscriber matching circuit that can easily test an ATM cell processing function in an environment without test equipment.

종래의 ATM 가입자 정합장치는 시스템에 실장된 후 ATM셀의 정상적인 송/수신동작을 테스트하기 위해서는 별도로 구비된 고가의 테스트장비를 이용해야 하는 바, 단순히 ATM셀의 경로를 시험하기 위해서도 테스트장비를 사용해야 하므로 번거럽고 비용이 많이 소요되며 테스트장비가 없는 경우 테스트가 불가능한 문제점이 있다.The conventional ATM subscriber matching device has to use expensive test equipment provided separately to test the normal transmission / reception operation of the ATM cell after being mounted in the system. The test equipment must also be used to simply test the path of the ATM cell. Therefore, it is cumbersome and expensive, and there is a problem that the test is not possible without the test equipment.

본 고안은 ATM 가입자 정합장치가 시스템에 실장된 후 ATM셀의 정상적인 송/수신동작을 테스트할 경우 고가의 테스트장비를 이용하지 않고, 용이하게 ATM셀 처리 기능을 테스트할 수 있다.The present invention can easily test the ATM cell processing function without using expensive test equipment when testing the normal transmission / reception operation of the ATM cell after the ATM subscriber matching device is mounted in the system.

Description

AT cell processing test module in AT subscriber circuit

종래의 ATM 가입자 정합장치는 첨부된 도면 도 1에 도시된 바와 같이, 라인정합부(1), 셀처리부(2), 스위치링크정합부(3) 및 메모리로 구성된 연결테이블(4)을 구비한다.The conventional ATM subscriber matching apparatus has a connection table 4 composed of a line matching unit 1, a cell processing unit 2, a switch link matching unit 3, and a memory, as shown in FIG. .

라인정합부(1)는 ATM 가입자 정합장치를 다양한 속도를 가지는 전송선로와 정합한다.The line matching unit 1 matches the ATM subscriber matching device with transmission lines having various speeds.

셀처리부(2)는 ATM셀을 변환하거나 연결식별자나 연결정보와 같은 정보를 추출 부가하여 연결 테이블(4)을 갱신한다.The cell processor 2 updates the connection table 4 by converting an ATM cell or extracting and adding information such as a connection identifier or connection information.

스위치링크정합부(3)는 ATM 가입자 정합장치의 셀처리부(2)와 스위치를 정합하여 ATM 가입자 정합장치로 수신된 ATM셀을 스위치로 전송하거나 스위치로부터 인가되는 ATM셀을 수신하여 ATM 가입자 정합장치로 전송한다.The switch link matching unit 3 matches the switch with the cell processing unit 2 of the ATM subscriber matching device and transmits the ATM cell received by the ATM subscriber matching device to the switch or receives an ATM cell applied from the switch, thereby matching the ATM subscriber matching device. To send.

상술한 바와 같이 구성되는 종래 ATM 가입자 정합장치의 동작을 설명하면 다음과 같다.Referring to the operation of the conventional ATM subscriber registration device configured as described above is as follows.

먼저, 라인으로부터 수신된 셀은 라인정합부(1)를 거쳐 표준 ATM셀이 추출되며 해당 표준 ATM셀은 셀처리부(2)에서 필요한 처리, 즉, 헤더변환, 셀계수등을 수행한 후 내부 셀로 변환되어 스위치링크정합부(3)를 통해 스위치로 전송된다. 반대로 셀의 송신시에는 먼저 스위치링크정합부(3)를 통하여 스위치로부터 셀을 수신한 후, 셀처리부(2)에서 해당 셀의 헤더변환을 수행하고 라인정합부(1)를 통하여 표준 ATM셀로 변환하여 전송라인으로 송신한다.First, a cell received from a line is extracted through a line matching unit 1, and a standard ATM cell is extracted. The standard ATM cell performs a necessary process in the cell processing unit 2, that is, a header conversion, a cell count, and the like. It is converted and transmitted to the switch through the switch link matching section (3). On the contrary, when the cell is transmitted, the cell is first received from the switch through the switch link matching unit 3, and then the cell processing unit 2 performs the header conversion of the corresponding cell and converts the standard ATM cell through the line matching unit 1. To the transmission line.

전술한 바와 같은, 종래의 ATM 가입자 정합장치는 시스템에 실장된 후 ATM셀의 정상적인 송/수신동작을 테스트하기 위해서는 별도로 구비된 고가의 테스트장비를 이용해야 하는 바, 단순히 ATM셀의 경로를 시험하기 위해서도 테스트장비를 사용해야 하므로 번거럽고 비용이 많이 소요되며 테스트장비가 없는 경우 테스트가 불가능한 문제점이 있다.As described above, the conventional ATM subscriber matching apparatus needs to use expensive test equipment provided separately to test the normal transmission / reception operation of the ATM cell after being mounted in the system. In order to use the test equipment in order to be cumbersome and expensive, there is a problem that can not be tested without the test equipment.

본 고안은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, ATM 가입자 정합회로에서 테스트장비가 없는 환경에서도 자체적으로 용이하게 ATM셀 처리 기능을 테스트할 수 있는 ATM 가입자 정합회로에서의 ATM셀 처리 테스트 모듈을 제공하는데 그 목적이 있다.The present invention has been made in view of the above-described problems, and the ATM cell processing test module in the ATM subscriber matching circuit that can easily test the ATM cell processing function in an environment where there is no test equipment in the ATM subscriber matching circuit. The purpose is to provide.

상기와 같은 목적을 달성하기 위해 본 고안은, ATM 가입자 정합장치에 있어서, 인가되는 테스트용 ATM셀을 다중화하여 테스트를 하기위한 디바이스로 송출하는 다중화부와; 소정의 바이트로 구성되는 테스트용 ATM셀의 헤더정보를 생성하여 상기 다중화부측으로 출력하는 헤더생성부와; 소정의 바이트로 구성되는 테스트용 ATM셀의 페이로드를 생성하여 상기 다중화부측으로 출력하는 PRBS생성부와; 상기 테스트를 하기위한 디바이스를 경유하여 재수신된 테스트용 ATM셀을 송출되기 전의 테스트용 ATM셀과 비교분석하여 에러의 발생유무를 검출하는 셀분석부와; 상기 셀분석부에 의해 에러가 검출된 ATM셀을 카운트하여 해당 에러정보를 출력하는 에러계수부와; 상기 에러계수부로부터 인가되는 에러정보를 프로세서버스를 통해 프로세서측으로 출력하는 프로세서포트를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an ATM subscriber matching apparatus, comprising: a multiplexing unit for multiplexing an applied test ATM cell to a device for testing; A header generator for generating header information of a test ATM cell composed of predetermined bytes and outputting the header information to the multiplexer; A PRBS generator for generating a payload of a test ATM cell composed of predetermined bytes and outputting the payload to the multiplexer; A cell analyzer which compares and analyzes the test ATM cell re-received via the device for testing with a test ATM cell before being sent out and detects whether an error has occurred; An error counting unit for counting ATM cells in which an error is detected by the cell analyzing unit and outputting corresponding error information; And a processor port configured to output error information applied from the error counting unit to the processor through a processor bus.

도 1은 종래의 ATM 가입자 정합장치의 구성블록도.1 is a block diagram of a conventional ATM subscriber matching device.

도 2는 본 고안이 적용된 ATM 가입자 정합회로의 구성블록도.2 is a block diagram of an ATM subscriber matching circuit to which the present invention is applied.

도 3은 도 2에 도시된 ATM셀 처리 테스트 모듈의 상세구성블록도.3 is a detailed block diagram of the ATM cell processing test module shown in FIG.

도 4는 본 고안의 실시예에 따른 ATM셀의 데이터 포맷이다.4 is a data format of an ATM cell according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1,10 : 라인정합부 2 : 셀처리부1,10: line matching unit 2: cell processing unit

3,30 : 스위치링크정합부 4 : 연결테이블3,30: switch link matching part 4: connection table

20 : ATM셀 처리 테스트 모듈 21 : 다중화부20: ATM cell processing test module 21: multiplexing unit

22 : 헤더생성부 23 : PRBS생성부22: header generation unit 23: PRBS generation unit

24 : 셀분석부 25 : 에러계수부24: cell analysis unit 25: error coefficient unit

26 : 프로세서포트26: processor port

이하, 첨부된 도면을 참조하여 본 고안의 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 고안에 따른 ATM 가입자 정합회로에서의 ATM 셀처리 테스트모듈(20)은 첨부된 도면 도 2에 도시된 바와 같이, ATM 가입자 정합장치를 다양한 속도를 가지는 전송선로와 정합하는 라인정합부(10) 및 ATM 가입자 정합장치와 스위치를 정합하여 ATM 가입자 정합장치로 수신된 ATM셀을 스위치로 전송하거나 스위치로부터 인가되는 ATM셀을 수신하여 ATM 가입자 정합장치로 전송하는 스위치링크정합부(30)의 사이에 장착되며 테스트를 하기 위한 ATM셀을 발생하여 송/수신함으로써 자체시험기능을 수행한다.ATM cell processing test module 20 in the ATM subscriber matching circuit according to the present invention, as shown in Figure 2, the line matching unit 10 for matching the ATM subscriber matching device with a transmission line having various speeds And between the switch link matching unit 30 which matches an ATM subscriber matching device with a switch and transmits an ATM cell received by the ATM subscriber matching device to the switch or receives an ATM cell authorized from the switch and transmits the ATM cell to the ATM subscriber matching device. Self test function is performed by generating and transmitting / receiving ATM cell for testing.

한편, 상기 ATM 셀처리 테스트모듈(20)은 첨부된 도면 도 3에 도시된 바와 같이, 다중화부(21), 헤더생성부(22), PRBS(Pseudo Random Binary Sequence)생성부(23), 셀분석부(24), 에러계수부(25) 및 프로세서포트(26)를 구비한다.Meanwhile, the ATM cell processing test module 20 includes a multiplexer 21, a header generator 22, a pseudo random binary sequence (PRBS) generator 23, and a cell, as shown in FIG. 3. An analyzer 24, an error coefficient unit 25, and a processor port 26 are provided.

다중화부(21)는 헤더생성부(22)로부터 인가되는 5바이트의 헤더정보와 PRBS생성부(23)로부터 인가되는 48바이트의 페이로드데이터를 다중화하여 라인정합부(10)나 스위치링크정합부(30)측으로 인가한다.The multiplexer 21 multiplexes 5 bytes of header information applied from the header generator 22 and 48 bytes of payload data applied from the PRBS generator 23 to the line matcher 10 or the switch link matcher. To the (30) side.

헤더생성부(22)는 테스트용 ATM셀의 5바이트 헤더정보를 발생하여 다중화부(21)측으로 출력한다.The header generator 22 generates 5-byte header information of the test ATM cell and outputs the header information to the multiplexer 21.

PRBS생성부(23)는 테스트용 ATM셀의 48바이트 페이로드데이터를 발생하여 다중화부(21)측으로 출력한다.The PRBS generator 23 generates 48-byte payload data of the test ATM cell and outputs the 48-byte payload data to the multiplexer 21.

셀분석부(24)는 라인정합부(10)나 스위치링크정합부(30)를 경유하여 재수신된 테스트용 ATM셀을 분석하여 에러의 발생유무를 검출한다.The cell analysis unit 24 analyzes the test ATM cell which has been re-received via the line matching unit 10 or the switch link matching unit 30 to detect whether an error has occurred.

에러계수부(25)는 셀분석부(24)에 의해 에러가 검출된 ATM셀을 카운트하여 해당 에러정보를 프로세서포트(26)로 인가한다.The error counting unit 25 counts the ATM cells in which the error is detected by the cell analyzing unit 24 and applies the corresponding error information to the processor port 26.

프로세서포트(26)는 에러계수부(25)로부터 인가되는 에러정보를 프로세서버스를 통해 프로세서측으로 인가한다.The processor port 26 applies error information applied from the error coefficient unit 25 to the processor through the processor bus.

전술한 바와 같이 구성되는 본 고안의 동작을 도면을 참조하여 상세하게 설명하면 다음과 같다.Referring to the drawings in detail the operation of the present invention configured as described above are as follows.

본 고안을 적용하여 테스트를 수행할 수 있는 회로는 라인정합부(10)와 스위치링크정합부(30)가 있으며 어떤 회로를 테스트할 것인지는 프로세서의 제어에 의해 선택된다. 또한 자체 테스트가 수행되기 위해서는 라인정합부(10)나 스위치링크정합부(30)의 방향으로 송출된 테스트 ATM 셀들을 다시 수신하여 해당 ATM셀의 에러유무를 검사해야 하므로 라인정합부(10)나 스위치링크정합부(30)는 ATM셀을 루프백(Loop- Back)할 수 있는 기능을 갖추어야 한다.The circuit capable of performing the test according to the present invention includes the line matching unit 10 and the switch link matching unit 30, and which circuit is tested is selected by the control of the processor. In addition, in order to perform the self test, it is necessary to check the presence or absence of an error of the corresponding ATM cell by receiving the test ATM cells transmitted in the direction of the line matching unit 10 or the switch link matching unit 30, and thus, the line matching unit 10 or the like. The switch link matching unit 30 should have a function of looping back the ATM cell.

일반적으로 ATM셀은 첨부된 도면 도 4에 도시된 바와 같이, 5바이트의 헤더와 48바이트의 유료부하공간, 즉, 페이로드로 구성된다.In general, an ATM cell is composed of a header of 5 bytes and a payload space of 48 bytes, that is, a payload, as shown in FIG. 4.

먼저, 헤더생성부(22)는 ATM셀의 5바이트 헤더정보가 저장되어 있으며 PRBS생성부(23)는 n개의 플립플롭으로 구성된 레지스터로 구현되는 바, 그 구조에 따라 2ⁿ-1의 주기를 갖는 PRBS데이터를 생성한다. 이 때, 플립플롭의 개수 n에 따라 생성되는 시퀀스의 주기 및 패턴이 달라지는데 이는 테스트의 정확도에 영향을 주며 일반적으로 n의 값이 클수록 보다 정밀한 시험결과를 기대할 수 있다. 따라서, 헤더생성부(22)에서 생성된 ATM셀의 5바이트 헤더와 PRBS생성부(23)에 의해서 생성된 ATM셀의 48바이트 페이로드는 다중화부(21)를 통하여 다중화된 후, 프로세서에 의해 테스트하기위해 선택된 라인정합부(10)나 스위치링크정합부(30)측으로 전송선로를 통해 송출된다. 이후에 해당 송출된 ATM셀은 라인정합부(10)나 스위치링크정합부(30)의 테스트 경로를 거친다음 다시 ATM 셀처리 테스트모듈(20)로 수신된다. 이에 수신된 ATM셀은 셀분석부(24)에서 분석되어 에러의 발생유무를 검사받는 바, 이때의 검사방법은 헤더생성부(22)에서 생성된 5바이트의 헤더와 테스트경로를 거쳐 수신된 ATM셀의 5바이트 헤더를 비교하고, PRBS생성부(23)에서 생성된 48바이트의 페이로드와 테스트경로를 거쳐 수신된 ATM셀의 48바이트 페이로드를 1대1로 비교하여 모두 일치하는 경우 해당 ATM셀은 에러가 없는 것으로 판정하며, 만약 하나라도 서로 다른 바이트가 존재하면 해당 ATM셀은 에러가 발생한 것이므로 에러계수부(25)에 보고된다. 이에 에러계수부(25)는 시험세션동안의 모든 에러가 발생된 ATM셀의 개수를 누적하여 카운트하게 되고, 해당 카운트결과는 프로세서포트(26)를 통하여 프로세서가 읽어가게 된다. 따라서, 프로세서는 해당 카운트결과를 분석함으로써 ATM셀 처리과정에서 각 장치의 정상동작 유무를 판단할 수 있게 된다.First, the header generating unit 22 are 5-byte header information of the ATM cell is stored, and PRBS generator 23 of the 2 ⁿ -1 cycle, according to the bar, the structure is implemented as a register composed of n flip-flops Generate the PRBS data. At this time, the period and pattern of the generated sequence vary according to the number n of flip-flops, which affects the accuracy of the test. In general, the larger the value of n, the more accurate test results can be expected. Accordingly, the 5-byte header of the ATM cell generated by the header generator 22 and the 48-byte payload of the ATM cell generated by the PRBS generator 23 are multiplexed through the multiplexer 21 and then by the processor. It is sent out through the transmission line to the line matching section 10 or the switch link matching section 30 selected for the test. Thereafter, the transmitted ATM cell passes through the test path of the line matching unit 10 or the switch link matching unit 30 and is received by the ATM cell processing test module 20 again. The received ATM cell is analyzed by the cell analyzer 24 to check whether there is an error. The inspection method includes an ATM received through a 5-byte header generated by the header generator 22 and a test path. Comparing the 5-byte header of the cell and comparing the 48-byte payload generated by the PRBS generation unit 23 with the 48-byte payload of the ATM cell received through the test path in a one-to-one correspondence, the corresponding ATM is matched. The cell determines that there is no error, and if any one of the different bytes exists, the corresponding ATM cell is reported to the error counting unit 25 because an error has occurred. The error counting unit 25 accumulates and counts the number of ATM cells in which all errors occur during the test session, and the counting result is read by the processor through the processor port 26. Therefore, the processor can determine whether the normal operation of each device in the ATM cell process by analyzing the count result.

전술한 바와 같이, 본 고안은 ATM 가입자 정합장치가 시스템에 실장된 후 ATM셀의 정상적인 송/수신동작을 테스트할 경우 고가의 테스트장비를 이용하지 않고, 용이하게 ATM셀 처리 기능을 테스트할 수 있다.As described above, the present invention can easily test the ATM cell processing function without using expensive test equipment when testing the normal transmission / reception operation of the ATM cell after the ATM subscriber matching device is mounted in the system. .

Claims

An ATM subscriber matching apparatus, comprising: a multiplexing unit (21) for multiplexing an applied test ATM cell to a device for testing; A header generator 22 for generating header information of a test ATM cell composed of predetermined bytes and outputting the header information to the multiplexer 21; A PRBS generator 23 for generating a payload of a test ATM cell composed of predetermined bytes and outputting the payload to the multiplexer 21; A cell analyzer 24 for comparing and analyzing a test ATM cell re-received through the device for testing with a test ATM cell before being sent out and detecting an error occurrence; An error counting unit 25 for counting ATM cells in which an error is detected by the cell analyzing unit 24 and outputting corresponding error information; And a processor port (26) for outputting error information applied from said error coefficient unit (25) to a processor side through a processor bus.