KR19990035434A - Loopback Test Method of Control Board in ATM LAN System - Google Patents

Loopback Test Method of Control Board in ATM LAN System Download PDF

Info

Publication number
KR19990035434A
KR19990035434A KR1019970057236A KR19970057236A KR19990035434A KR 19990035434 A KR19990035434 A KR 19990035434A KR 1019970057236 A KR1019970057236 A KR 1019970057236A KR 19970057236 A KR19970057236 A KR 19970057236A KR 19990035434 A KR19990035434 A KR 19990035434A
Authority
KR
South Korea
Prior art keywords
atm
cell
control board
lan system
sar
Prior art date
Application number
KR1019970057236A
Other languages
Korean (ko)
Inventor
이희승
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019970057236A priority Critical patent/KR19990035434A/en
Publication of KR19990035434A publication Critical patent/KR19990035434A/en

Links

Abstract

본 발명은 에이티엠 랜(ATM-LAN)시스템을 구성하는 제어보드의 절단 및 재결합(SAR)기능을 시험하기 위한 루프백 시험방법에 관한 것이다.The present invention relates to a loopback test method for testing the cutting and recombination (SAR) function of the control board constituting the ATM-LAN system.

이러한 본 발명은 적어도 하나의 제어보드를 포함하고, 이 제어보드에 의해 제어되는 다수의 사용자망정합보드와 스위치보드로 구성되어 다수의 저속 에이티엠 사용자와 고속 에이테엠 사용자 및 이더넷 사용자를 접속/교환하여 에이티엠방식으로 랜을 구성할 수 있도록 된 에이티엠 랜시스템에 있어서, 상기 제어보드를 초기화하는 단계; 시험을 위한 테스트 셀을 생성하는 단계; 자신이 보낸 셀을 다시 수신하기 위한 루프백 경로를 구성하도록 셀버스정합부의 라우팅정보를 설정하는 단계; 및 테스트 셀을 송수신하여 수신된 셀이 송신된 셀과 일치하는 지를 비교하는 단계로 구성된다.The present invention includes at least one control board, and consists of a plurality of user network matching boards and switch boards controlled by the control boards to connect / exchange a plurality of low speed ATM users, high speed ATM users, and Ethernet users. An ATM LAN system capable of configuring a LAN in an ATM system, the method comprising: initializing the control board; Generating a test cell for testing; Setting routing information of the cell bus matching unit to configure a loopback path for receiving the cell sent from the cell; And transmitting and receiving a test cell and comparing whether the received cell matches the transmitted cell.

따라서, 본 발명에 따라 매우 간단하게 SAR송수신계통을 시험할 수 있으므로 본 발명이 적용된 에이티엠 랜(ATM-LAN)시스템에서 유지보수를 용이하게 할 수 있는 효과가 있다.Therefore, according to the present invention, since the SAR transmission and reception system can be tested very simply, there is an effect of facilitating maintenance in the ATM-LAN system to which the present invention is applied.

Description

에이티엠 랜시스템에서 제어보드의 루프백 시험방법( Loopback testing method of control module in ATM-LAN system )Loopback testing method of control module in ATM-LAN system

본 발명은 에이티엠 랜(ATM-LAN)시스템에 관한 것으로, 특히 에이티엠 랜(ATM-LAN)시스템을 구성하는 제어보드의 절단 및 재결합(SAR)기능을 시험하기 위한 루프백 시험방법에 관한 것이다.The present invention relates to an ATM-LAN system, and more particularly, to a loopback test method for testing a cut and recombination (SAR) function of a control board constituting an ATM-LAN system.

일반적으로 비동기전달모드(ATM) 통신방식은 셀(cell)이라는 고정길이(53 바이트)의 정보 블럭을 ATDM방식을 이용하여 정보를 전달하는 것이다. 이러한 ATM통신방식은 다음 표 1에서와 같이 계층적인 구조를 이루고, 각각의 계층별로 표준화된 기준을 가지고 있다.In general, the asynchronous transfer mode (ATM) communication method is to transmit information using a fixed length (53 bytes) information block called a cell using the ATDM method. This ATM communication system forms a hierarchical structure as shown in Table 1 below and has standardized standards for each layer.

계층hierarchy 부계층Sublayer 기능function 상위계층Upper hierarchy -- 상위계층기능Higher layer function ATM적응계층ATM Adaptation Layer 수렴(CS)부계층Convergence (CS) sublayer 수렴기능Convergence function 절단 및 재결합Cutting and recombination 절단기능 및 재결합기능Cutting function and recombination function ATM계층ATM layer -- 일반흐름제어 및 셀 헤더처리기능General Flow Control and Cell Header Processing 물리계층Physical layer 전송수렴(TC)Transmission Convergence (TC) HEC신호발생 및 추출기능HEC signal generation and extraction function 물리매체Physical medium 비트시간정보기능Bit time information function

상기 표 1에서와 같이 ATM통신방식은 물리계층, ATM계층, ATM적응계층(AAL:ATM Adaptation Layer), 상위 프로토콜 계층과 같이 수직적인 구조로 구분되고, AAL계층은 절단 및 재결합 부계층(SAR: Segmentation And Reassembly sublayer)과 수렴(CS:Convergence Sublayer) 부계층으로 다시 구분되며, 물리계층은 물리매체(PM)와 전송수렴(TC:Transmission Convergence) 부계층으로 다시 구분된다.As shown in Table 1, the ATM communication method is divided into vertical structures such as a physical layer, an ATM layer, an ATM adaptation layer (AAL), and a higher protocol layer. The Segmentation And Reassembly sublayer (CS) and Convergence Sublayer (CS) sublayers are subdivided. The physical layers are subdivided into physical media (PM) and transmission convergence (TC) sublayers.

한편, 고속의 랜시스템을 구현함에 있어서, 에이티엠방식을 점차 사용하는 추세이지만 아직은 이더넷과 같은 기존의 랜시스템이 더 널리 사용되고 있으므로 이들을 수용할 수 있는 랜시스템이 요구된다. 본 발명이 적용되는 에이티엠 랜시스템은 이와 같이 기존의 이더넷 사용자도 수용할 수 있을 뿐만 아니라 고속의 에이티엠 사용자와 저속의 에이티엠 사용자들을 모두 접속할 수 있도록 설계되었다.On the other hand, in implementing a high-speed LAN system, it is a trend to gradually use the AMT method, but the existing LAN system, such as Ethernet is still more widely used is required a LAN system that can accommodate them. The ATM system to which the present invention is applied is designed not only to accommodate existing Ethernet users, but also to connect both high speed ATM users and low speed ATM users.

그런데 이러한 에이티엠 랜(ATM-LAN)시스템을 구축함에 있어서 전체 보드들의 기능을 관리하는 제어보드(control module)는 셀버스에 에이티엠(ATM)방식으로 접속되어 셀들을 주고 받는데, 종래에는 이를 시험하기 위한 기능이 미비하여 유지보수가 어려운 문제점이 있다.However, in constructing such an ATM-LAN system, a control module that manages the functions of the entire boards is connected to the cell bus in an ATM manner to exchange cells. There is a problem that is difficult to maintain due to the lack of function.

이에 본 발명은 에이티엠 랜(ATM-LAN)시스템을 구현하는 제어보드에 있어서 에이티엠 통신기능을 수행하는 SAR블록을 자체 루프백으로 시험하기 위한 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for testing a SAR block performing an ATM communication function with its own loopback in a control board implementing an ATM-LAN system.

상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 적어도 하나의 제어보드를 포함하고, 이 제어보드에 의해 제어되는 다수의 사용자망정합보드와 스위치보드로 구성되어 다수의 저속 에이티엠 사용자와 고속 에이테엠 사용자 및 이더넷 사용자를 접속/교환하여 에이티엠방식으로 랜을 구성할 수 있도록 된 에이티엠 랜시스템에 있어서, 상기 제어보드를 초기화하는 단계; 시험을 위한 테스트 셀을 생성하는 단계; 자신이 보낸 셀을 다시 수신하기 위한 루프백 경로를 구성하도록 셀버스정합부의 라우팅정보를 설정하는 단계; 및 테스트 셀을 송수신하여 수신된 셀이 송신된 셀과 일치하는 지를 비교하는 단계로 구성되는 것을 특징으로 한다.In order to achieve the above object, the method of the present invention includes at least one control board, and consists of a plurality of user network matching boards and switch boards controlled by the control board, and a plurality of low speed ATM users and high speed. An ATM LAN system configured to connect / exchange an ATM user and an Ethernet user to configure an LAN in an ATM method, comprising: initializing the control board; Generating a test cell for testing; Setting routing information of the cell bus matching unit to configure a loopback path for receiving the cell sent from the cell; And transmitting and receiving a test cell and comparing whether the received cell matches the transmitted cell.

도 1은 본 발명이 적용되는 에이티엠 랜시스템의 연결도,1 is a connection diagram of an ATM system to which the present invention is applied;

도 2는 에이티엠 랜시스템을 구성하는 보드들의 개략 구성도,2 is a schematic structural diagram of boards constituting an AMT LAN system;

도 3는 제어보드의 SAR부의 세부 구성도,3 is a detailed configuration diagram of the SAR unit of the control board,

도 4는 본 발명에 따른 루프백 시험 방법을 도시한 흐름도이다.4 is a flowchart illustrating a loopback test method according to the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100: 로컬 시스템 110,120,130: 퍼스널컴퓨터100: local system 110, 120, 130: personal computer

140: 에이티엠 랜시스템(140) 150: 다른 랜시스템140: AT LAN system 140 150: another LAN system

310: SAR송신부 320: 로컬 메모리310: SAR transmitter 320: local memory

330: 패킷메모리 340: 제어메모리330: packet memory 340: control memory

350: 변환램 360: 셀버스정합부350: conversion RAM 360: cell bus matching unit

370: SAR수신부370: SAR receiver

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 적용되는 에이티엠 랜(ATM-LAN)시스템은 도 1에 도시된 바와 같이, 저속의 ATM 접속을 제공하기 위한 ATM 네트웍 정합카드(ATM NIC)가 실장되는 퍼스널 컴퓨터(110)와, 고속의 ATM 접속을 제공하기 위한 ATM 네트웍 정합카드(ATM NIC)가 실장되는 퍼스널 컴퓨터(120), 이더넷 접속을 제공하기 위한 이더넷카드가 실장되는 컴퓨터(130)가 에이티엠 랜시스템(140)에 연결되고, 이 에이티엠 랜시스템(140)은 다른 에이티엠 근거리망(150)와 155M의 속도로 접속되도록 구성되어 있다. 즉, 본 발명이 적용되는 에이티엠 랜시스템(140)은 저속의 에이티엠 사용자와 고속의 에이티엠 사용자 및 이더넷 사용자를 접속할 수 있도록 구성되어 있다.The ATM-LAN system to which the present invention is applied includes a personal computer 110 mounted with an ATM network matching card (ATM NIC) for providing a low-speed ATM connection, as shown in FIG. A personal computer 120 mounted with an ATM network matching card (ATM NIC) for providing an ATM connection and a computer 130 mounted with an Ethernet card for providing an Ethernet connection are connected to the ATM LAN system 140. The ATM LAN system 140 is configured to be connected to another ATM local area network 150 at a speed of 155M. That is, the ATM LAN system 140 to which the present invention is applied is configured to connect a low speed ATM user, a high speed ATM user, and an Ethernet user.

이러한 에이티엠 랜(ATM-LAN)시스템은 도 2에 도시된 바와 같이, 제어보드(141)와 스위치보드(142), 고속 에이티엠 접속을 제공하기 위한 사용자망 정합(UNI) 보드(143), 저속 에이티엠접속을 제공하기 위한 사용자망정합(UNI)보드(144), 이더넷 접속을 제공하기 위한 사용자망정합(UNI)보드(145)를 포함하고 있다.As shown in FIG. 2, the ATM-LAN system includes a control board 141 and a switch board 142, a user network matching (UNI) board 143 for providing a high speed ATM connection, A user network matching (UNI) board 144 for providing a low speed ATM connection, and a user network matching (UNI) board 145 for providing an Ethernet connection.

이러한 사용자망정합 보드들은 스위치보드와 ATM 방식으로 연결되어 교환되고, 제어보드도 셀버스와 에이티엠(ATM)방식으로 접속되어 IPC셀들을 주고받도록 되어 있다. 예컨대, 도면에는 도시되지 않았으나 이더넷 사용자망 정합보드는 CPU모듈과, 호스트 버스와 PCI버스를 연결하기 위한 브릿지모듈, PCI버스에 연결되어 스위칭측과 연결기능을 제공하는 SAR부, PCI버스에 연결되고 이더넷 가입자를 접속하기 위한 스위칭 이더넷 제어부로 구성된다. 즉, 이더넷 사용자망 정합부는 이더넷카드가 실장되는 퍼스널 컴퓨터와 같은 다수의 사용자들을 정합하고, 이들 데이터를 고속 ATM방식으로 처리한 후 스위치보드에 연결한다. 이와 같이 모든 사용자망 정합보드는 스위치와 고속 에이티엠방식으로 접속되어 에이티엠 셀들이 교환되도록 되어 있다.These user network matching boards are connected to and exchanged with the switch board and the ATM method, and the control board is connected with the cell bus and the ATM method to exchange IPC cells. For example, although not shown in the drawing, the Ethernet user network registration board is connected to the CPU module, the bridge module for connecting the host bus and the PCI bus, the SAR part which is connected to the PCI bus, and provides a switching function with the PCI bus. It consists of a switching Ethernet control unit for connecting an Ethernet subscriber. That is, the Ethernet user network matching unit matches a plurality of users such as a personal computer on which an Ethernet card is mounted, processes the data by a high-speed ATM method, and connects the switch board to the switchboard. As such, all user network matching boards are connected to the switch in a fast ATM manner so that AMT cells are exchanged.

한편, 제어보드에서도 에이티엠(ATM)방식으로 IPC셀들을 처리하기 위하여 도 3에 도시된 바와 같이 SAR블록(300)을 구비하고 있는 바, 이 SAR블록(300)은 SAR송신부(SARA-S:310)와, 로컬 메모리(Local Memory:320), 패킷메모리(330), 제어 메모리(340), 변환램(TRAM:350), 셀버스 정합부(CUBIT:360), SAR수신부(SARA-R:370)로 구성된다.On the other hand, the control board also has a SAR block 300 as shown in Figure 3 to process the IPC cells in the ATM (ATM) method, this SAR block 300 is a SAR transmitter (SARA-S: 310, a local memory (320), a packet memory 330, a control memory 340, a conversion RAM (TRAM: 350), a cell bus matching unit (CUBIT: 360), a SAR receiving unit (SARA-R: 370).

ATM 랜(ATM-LAN)시스템에서 처리하는 네트워크 소프트웨어인 SNMP와 시그널링을 위해서는 AAL계층을 이용하여 메시지를 처리하고, 이들 메시지를 목적지에 보내기 위해서는 ATM 계층을 통과하여 ATM셀로 전송한다. 이때 송신측에서는 메시지들을 에이티엠(ATM) 셀로 분할하는 세그먼테이션 기능이 요구되고, 수신측에서는 수신된 에이티엠(ATM) 셀들을 재조립하기 위한 리어셈블리 기능이 요구되며 이들을 처리하기 위한 칩셋(SARA-S & SARA-R)들이 사용된다.SNMP and signaling, which are network software processed in ATM LAN systems, process messages using the AAL layer, and send these messages to ATM cells through the ATM layer to send them to their destinations. At this time, a segmentation function for dividing the messages into ATM cells is required at the transmitting side, and a reassembly function for reassembling the received ATM cells is required at the receiving side. SARA-Rs are used.

본 발명은 이와 같이 구성되는 SAR블록의 SAR기능을 시험하기 위한 것으로서, 그 방법의 흐름은 도 4에 도시된 바와 같이 제어보드(Control Module)을 초기화하는 단계(S1), 테스트셀을 생성하는 단계(S2), CUBIT 라우팅 정보를 설정하는 단계(S3), 테스트셀 송수신단계(S4), 송수신 정보 비교확인 단계(S5), 일치여부를 판단하여 에러 혹은 정상을 표시하는 단계(S6,S7,S8), 및 계속여부를 확인하는 단계(S9)를 포함하여 구성된다.The present invention is to test the SAR function of the SAR block is configured as described above, the flow of the method is to initialize the control board (Control Module) as shown in Figure 4 (S1), generating a test cell (S2), the step of setting the CUBIT routing information (S3), the test cell transmission and reception step (S4), the transmission and reception information comparison check step (S5), the step of determining whether to match or display the error or normal (S6, S7, S8 ), And the step (S9) of checking whether or not to continue.

도 4를 참조하면, S1단계에서는 제어보드를 구성하는 구성소자들을 초기화한다. S2단계에서는 SAR칩(310,370)을 시험하기 위하여 SAR 송신측에서 테스트 셀을 생성하여 로컬 메모리(320)에 저장해 놓고 VPI와 VCI를 설정한다.Referring to FIG. 4, in step S1, components of the control board are initialized. In step S2, in order to test the SAR chips 310 and 370, a test cell is generated at the SAR transmitting side, stored in the local memory 320, and VPI and VCI are set.

S3단계에서는 자신이 송신할 셀이 셀버스를 타고 다시 자신에게 수신되도록 루프백 경로를 설정하기 위하여 셀버스정합부(360)의 라우팅정보를 설정한다. 즉, SAR송신의 패킷 메모리(330)에 쌓인 테스트 셀을 송신시, 셀버스정합부(360)를 거쳐 셀버스(Cell Bus)로 나갔다가 제어보드(141)의 셀버스정합부(CUBIT:360)로 돌아오도록 변환램(TRAM:350)에 라우팅 헤더정보와 VPI,VCI정보를 설정한다. 이 정보들은 테스트하고자 하는 VPI, VCI와 제어보드의 'CUBIT ID'를 이용하여 만들어진다.In step S3, the routing information of the cell bus matching unit 360 is set to set the loopback path so that the cell to be transmitted is received by the cell bus again. That is, when transmitting the test cells accumulated in the packet memory 330 of the SAR transmission, the cell bus matching unit 360 exits to the cell bus and then the cell bus matching unit CUBIT: 360 of the control board 141. ), Routing header information, VPI, and VCI information are set in the conversion RAM (TRAM) 350. This information is made using the VPI, VCI, and CUBIT ID of the control board to be tested.

이어 S4단계에서는 상기 S2단계에서 생성된 테스트 셀을 사라 송신부(310)를 통해 송신한 후, 다시 수신하여 로컬 메모리(320)에 저장해 놓는다. 즉, 테스트셀 송수신단계에서는 로컬 메모리에 쌓여 있는 정보를 SAR송신의 패킷 메모리(330)로 테스트할 사이즈만큼 카피(copy)한다. 이어 테스트를 위해 임의의 VPI,VCI를 지정할 수 있도록 하며, 소정 어드레스 영역에서 소정 사이즈만큼 잘라서 유료부하영역에 실리도록 한다. 그리고 패킷 메모리의 이미 정해져 있는 버퍼영역에 쌓아 놓은 테스트 셀을 SAR송신부(310)의 동작을 통해 셀버스정합부(360)로 송신하고, 셀버스로부터 이를 다시 수신하여 패킷 메모리(330)의 SAR수신영역에 쌓는다. 이어 이들 정보를 미리 할당된 로컬 메모리(320)의 특정영역으로 카피(copy)한다.Subsequently, in step S4, the test cell generated in step S2 is disappeared and transmitted through the transmitter 310, and then received and stored in the local memory 320 again. That is, in the test cell transmission and reception step, information stored in the local memory is copied as much as the size to be tested by the packet memory 330 of the SAR transmission. After that, arbitrary VPI and VCI can be designated for the test, and a predetermined size is cut from a predetermined address area and loaded on the payload area. Then, the test cells stacked in the predetermined buffer area of the packet memory are transmitted to the cell bus matching unit 360 through the operation of the SAR transmitting unit 310, and received again from the cell bus to receive the SAR of the packet memory 330. Stack on the area. This information is then copied to a specific area of the pre-allocated local memory 320.

S5 & S6단계에서는 로컬메모리에 저장된 송신셀과 수신셀이 일치하는지를 비교한다. 비교결과 일치하면 사라(SARA) 송수신계통이 정상인 것을 확인할 수 있고, 일치하지 않으면 경로상에 장애가 발생된 것을 알 수 있다. 즉, 송수신을 위해 미리 만들어진 정보들 중에서 정해진 사이즈만큼의 내용과 SAR송신을 통해 셀버스로 나갔다가 SAR수신으로 수신되어 수신영역에 쌓여져 있는 정보의 내용을 비교하여 이상유무를 확인한다.In step S5 & S6 it is compared whether the transmitting cell and the receiving cell stored in the local memory match. As a result of the comparison, it can be confirmed that the SARA transmission and reception system is normal, and if it does not match, it can be seen that a failure occurs in the path. That is, it checks whether there is an abnormality by comparing the contents of the predetermined size among the information prepared in advance for transmission and reception to the cell bus through SAR transmission and the contents of the information received by SAR reception and accumulated in the reception area.

따라서 비교결과에 따라 S8단계에서는 에러상태를 표시하고, S7단계에서는 정상상태를 표시한다. 이어 S9단계에서는 시험을 계속할 것인지를 판단하여 계속하고자하면 S4단계로 돌아가서 테스트 셀을 계속 송수신하고, 중단하고자 하면 시험을 종료한다.Therefore, according to the comparison result, an error state is displayed in step S8, and a normal state is displayed in step S7. Subsequently, in step S9, if it is determined whether to continue the test and continues, the process returns to step S4 and continues to transmit and receive the test cell.

이상에서 살펴본 바와 같이, 본 발명에 따라 매우 간단하게 SAR송수신계통을 시험할 수 있으므로 본 발명이 적용된 에이티엠 랜(ATM-LAN)시스템에서 유지보수를 용이하게 할 수 있는 효과가 있다.As described above, since the SAR transmission and reception system can be tested very simply according to the present invention, there is an effect of facilitating maintenance in an ATM-LAN system to which the present invention is applied.

Claims (1)

적어도 하나의 제어보드를 포함하고, 이 제어보드에 의해 제어되는 다수의 사용자망정합보드와 스위치보드로 구성되어 다수의 저속 에이티엠 사용자와 고속 에이테엠 사용자 및 이더넷 사용자를 접속/교환하여 에이티엠방식으로 랜을 구성할 수 있도록 된 에이티엠 랜시스템에 있어서,It includes at least one control board, and consists of a plurality of user network matching board and switch board controlled by the control board to connect / exchange a number of low-speed ATM users, high-speed ATM users and Ethernet users In the ATM LAN system, which can be configured as a LAN, 상기 제어보드를 초기화하는 단계;Initializing the control board; 시험을 위한 테스트 셀을 생성하는 단계;Generating a test cell for testing; 자신이 보낸 셀을 다시 수신하기 위한 루프백 경로를 구성하도록 셀버스정합부의 라우팅정보를 설정하는 단계; 및Setting routing information of the cell bus matching unit to configure a loopback path for receiving the cell sent from the cell; And 테스트 셀을 송수신하여 수신된 셀이 송신된 셀과 일치하는 지를 비교하는 단계로 구성되는 것을 특징으로 하는 에이티엠 랜시스템에서 제어보드의 루프백 시험방법.And transmitting and receiving a test cell and comparing whether the received cell is identical with the transmitted cell.
KR1019970057236A 1997-10-31 1997-10-31 Loopback Test Method of Control Board in ATM LAN System KR19990035434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057236A KR19990035434A (en) 1997-10-31 1997-10-31 Loopback Test Method of Control Board in ATM LAN System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057236A KR19990035434A (en) 1997-10-31 1997-10-31 Loopback Test Method of Control Board in ATM LAN System

Publications (1)

Publication Number Publication Date
KR19990035434A true KR19990035434A (en) 1999-05-15

Family

ID=66087164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057236A KR19990035434A (en) 1997-10-31 1997-10-31 Loopback Test Method of Control Board in ATM LAN System

Country Status (1)

Country Link
KR (1) KR19990035434A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478833B1 (en) * 2000-10-31 2005-03-25 엘지전자 주식회사 A method and a device of testing data transmission path for exchanger

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478833B1 (en) * 2000-10-31 2005-03-25 엘지전자 주식회사 A method and a device of testing data transmission path for exchanger

Similar Documents

Publication Publication Date Title
JP3612626B2 (en) Computer communication network
EP1045557B1 (en) ATM switching system
AU730290B2 (en) A mechanism for multiplexing ATM AAL5 virtual circuits over ethernet
US7327688B2 (en) Digital communications system
JP4602794B2 (en) System, method, and program for reassembling ATM data in real time
KR100243415B1 (en) Atm switch junction device for frame relay net
KR100362586B1 (en) Apparatus for implementing dualization of non-connection server
KR19990035434A (en) Loopback Test Method of Control Board in ATM LAN System
JP2002506587A (en) Processing of signaling messages in ATM nodes
KR100221299B1 (en) Apparatus for multiplexing and demultiplexing cells in atm exchange
KR100221300B1 (en) Ds1e subscriber interface apparatus for atm switch
KR100333672B1 (en) Hierarchical cell header processing apparatus in atm lan system
KR100347513B1 (en) ATM cell multiplexing circuit for narrowband network interworking
KR100275769B1 (en) Memeory management method for cell processing system of atm
KR0168942B1 (en) Method for interfacing atm control system and receiving part of aal processing apparatus
JPH11261568A (en) Atm communications device, its control and controlled packages and inter-package communications method
Linge et al. The interconnection of local area networks using ATM over satellite
KR100219214B1 (en) Apparatus for interfacing atm cells to switch network in an atm exchange
KR100384842B1 (en) ATM Switch have a layer fabric using the optical cable, its transfer method of cell
KR0179585B1 (en) Cel bus duplication apparatus in subscriber matching module of atm-mss
CN100544497C (en) A kind of method of carrying out message transmission from the single transport resource to many veneers
KR0153958B1 (en) Aal-5 receiving apparatus
JP2968777B2 (en) Virtual path switching trigger cell detection method
JP2001251320A (en) Burst data communication system in atm network
KR19980061783A (en) Frame Relay Matching Method in ATM Switching System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application