KR0168942B1 - Method for interfacing atm control system and receiving part of aal processing apparatus - Google Patents
Method for interfacing atm control system and receiving part of aal processing apparatus Download PDFInfo
- Publication number
- KR0168942B1 KR0168942B1 KR1019950032886A KR19950032886A KR0168942B1 KR 0168942 B1 KR0168942 B1 KR 0168942B1 KR 1019950032886 A KR1019950032886 A KR 1019950032886A KR 19950032886 A KR19950032886 A KR 19950032886A KR 0168942 B1 KR0168942 B1 KR 0168942B1
- Authority
- KR
- South Korea
- Prior art keywords
- ipc
- atm
- data
- cpcs
- error
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 비동기전달모드(ATM : Asynchronous Transfer Mode) 제어계와 ATM 적응계층(AAL : ATM Adaptation Layer) 처리장치의 수신부를 정합하여 분산구조하의 서로 다른 ATM 교환기 제어계내에 존재하는 프로세스간에 프로세스간 통신(IPC : Interprocess Communication)이 가능하도록 한 정합 방법에 관한 것으로, ATM 스위치를 통한 ATM 제어계간의 IPC 통신에 적용될 수 있고, 향후 자체 내부 프로토콜을 갖는 임의의 제어계를 ATM 스위치에 접속하기 위한 참조모델로 사용될 수 있는 효과가 있다. 또한, IPC_PDU를 CPCS_ID 부분에 사상(Mapping)하는 방법을 사용하면, 교환기 제작 업체가 ATM 교환기의 구축시 스위치 및 스위치와 관련된 정합 부분만을 교체하고 기존 교환기(TDX-10)의 하드웨어들은 재사용하므로써, 하드웨어 비용을 현저하게 절감할 수 있는 효과가 있다.The present invention matches an asynchronous transfer mode (ATM) control system and a receiver of an ATM adaptation layer (AAL) processing unit, and interprocess communication (IPC) between processes existing in different ATM switch control systems in a distributed structure. : A matching method for enabling interprocess communication, which can be applied to IPC communication between ATM control systems through an ATM switch, and can be used as a reference model for connecting an arbitrary control system having its own internal protocol to an ATM switch in the future. It works. In addition, when mapping IPC_PDU to CPCS_ID part, the exchange manufacturer can replace only switch and matching part related to switch when building ATM switch and reuse hardware of existing switch (TDX-10). There is an effect that can significantly reduce the cost.
Description
제1(a)도 및 제1(b)도는 본 발명이 적용되는 하드웨어 시스템의 전체 및 상세 구성예시도.1 (a) and 1 (b) show the overall and detailed configuration of a hardware system to which the present invention is applied.
제2(a)도 및 제2(b)도는 본 발명에 이용되는 각 구성블럭간의 데이터 구조도.2 (a) and 2 (b) are data structure diagrams between the component blocks used in the present invention.
제3도는 본 발명에서 제공하는 정합방법에 대한 규격 예시도.Figure 3 is an exemplary view of the specification for the matching method provided by the present invention.
제4도는 제3도의 인터페이스 데이터(ID)구조도.4 is a diagram showing the interface data (ID) structure of FIG.
제5도는 본 발명에 따른 ATM 제어계와 AAL 처리장치 수신부간의 정합 방법에 대한 일실시예 흐름도.5 is a flowchart illustrating a matching method between an ATM control system and an AAL processing unit receiving unit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : ATM 스위치11: ATM switch
12 : ATM 교환기의 프로세스간 통신(IPC)하드웨어12: Interprocess Communication (IPC) Hardware of ATM Switching System
121 : 주프로세서 메모리 보드 어셈블리(MPMA)121: main processor memory board assembly (MPMA)
122 : 프로세스간 통신(IPC) ATM 적용계층(AAL) 핸들러(IAAH)122: Interprocess Communication (IPC) ATM Application Layer (AAL) Handler (IAAH)
123 : 광역 프로세서 ATM 계층 핸들러(BPALH)123: Wide Area Processor ATM Layer Handler (BPALH)
CROS : MPMA에 탑재되는 실시간 운영체계CROS: Real time operating system installed in MPMA
본 발명은 비동기전달모드(ATM : Asynchronous Transfer Mode) 제어계와 ATM 적응계층(AAL : ATM Adaptation Layer) 처리장치의 수신부를 정합하여 분산구조하의 서로 다른 ATM 교환기 제어계내에 존재하는 프로세스간에 프로세스간 통신(IPC : Interprocess Communication)이 가능하도록 한 정합 방법에 관한 것이다.The present invention matches an asynchronous transfer mode (ATM) control system and a receiver of an ATM adaptation layer (AAL) processing unit, and interprocess communication (IPC) between processes existing in different ATM switch control systems in a distributed structure. It is about a matching method that enables interprocess communication.
ATM 교환기의 제어계는 운영체계가 탑재된 주프로세서 메모리 보드 어셈블리(MPMA : Main Processor Memory board Assembly)들이 별도의 망(Network)을 두지 않고 ATM스위치로 연결되는 대형 분산 구조이고, ATM 교환기가 제공하는 기능을 수행하는 핵심부이며, 이러한 기능들은 분산구조하의 운영체계가 탑재된 MPMA들에서 동작하는 교환기의 응용 프로그램들에 의해 실현된다.The control system of the ATM switch is a large distributed structure in which main processor memory board assemblies (MPMAs) equipped with an operating system are connected to an ATM switch without a separate network, and functions provided by the ATM switch. This function is realized by the application programs of the exchange operating on MPMAs equipped with operating systems in a distributed structure.
그런데, 이러한 응용 프로그램들은 프로세스 형태로 존재하는데, 이들간의 연동을 위한 동기 및 통신 수단이 반드시 필요하며, 운영체계가 제공하는 IPC 기능을 그 수단으로 사용한다.By the way, these application programs exist in the form of a process. Synchronization and communication means for interworking are necessary, and the IPC function provided by the operating system is used as the means.
ATM 제어계에서의 프로세스간 통신(IPC)은 메세지 형태로 존재하며, ATM 스위치에서의 IPC는 ATM 셀(cell) 단위로 존재하게 된다. 따라서, ATM 스위치와 제어계간의 IPC 정합 기능은 반드시 필요하며, 이는 국제통신연합 표준화부(ITU-T : Telecommunication Standardization Sector of International Telecommunication union)에서 권고된 I 계열(I.363)의 AAL로 구현되는데, 이에 따라 ATM 제어계와 AAL 처리장치간의 정합은 필수적으로 요구된다.Interprocess communication (IPC) in an ATM control system exists in the form of messages, and IPC in an ATM switch exists in units of ATM cells. Therefore, the IPC matching function between the ATM switch and the control system is necessary, which is implemented as an AAL of the I series (I.363) recommended by the Telecommunication Standardization Sector of International Telecommunication Union (ITU-T). Accordingly, matching between the ATM control system and the AAL processing unit is required.
따라서, 상기와 같은 요구에 부응하기 이하여 안출된 본 발명은, 비동기전달모드(ATM) 제어계와 ATM 적응계층(AAL) 처리장치의 수신부를 정합하여 분산구조하의 서로 다른 ATM 교환기 제어계내에 존재하는 프로세스간에 프로세스간 통신(IPC)이 가능하도록 하기 위한 정합방법을 제공하는데 그 목적이 있다.Therefore, the present invention devised to meet the above requirements is a process that matches the receivers of an asynchronous delivery mode (ATM) control system and an ATM adaptive layer (AAL) processing apparatus and exists in different ATM switch control systems in a distributed structure. The purpose is to provide a matching method for enabling interprocess communication (IPC).
상기 목적을 달성하기 위하여 본 발명은, 비동기전달모드(ATM) 교환기의 프로세서간 통신(IPC) 하드웨어에 적용되는 비동기전달모드 제어계와 비동기전달모드 적응계층(AAL) 처리장치 수신부간의 정합 방법에 있어서, 공통부 집합 프로토콜 데이터 유닛(CPCS_PDU)을 공통부 집합 헤더(CPCS_헤더)와 공통부 집합 정합 데이터(CPCS_ID)로 구성하고, 실제 프로세스간 통신 프로토콜 데이터 유닛(IPC_PDU)의 프로세스간 통신 헤더(IPC_헤더)와 프로세스간 통신 데이터(IPC_데이터)의 규격을 정의하는 제1단계; 프로세스간 통신 비동기전달모드 적응계층 수신 인쇄 보드 어셈블리(IARA)보드로부터 새로운 정합 데이터(ID)의 선입선출 버퍼에 대한 저장을 완료 했음을 알리는 수신 인터럽트(RX_INT)가 수신되면, 상기 IARA 보드의 정합 데이터 조립시 발생된 오류가 있는지를 상태(STATUS) 신호를 읽어서 검사하는 제2단계; 상기 제2단계의 검사 결과, 오류가 발견되면, 상기 IARA 보드에서 복구 불가능한 오류인가를 판단하여, 복구 가능한 오류이면 상기 수신 인터럽트로 리턴하므로써 정합 데이터를 상기 선입선출 버퍼에서 가져오지 않고 무시하고, 복구할 수 없는 오류이면 상기 IARA 보드로 리셋신호를 전송하여 보드를 초기화하는 제3단계; 상기 제2단계의 검사결과, 오류가 발견되지 않으면, 상기 정합 데이터를 읽어와, 읽어온 상기 정합 데이터에서 상기 CPCS_ID에 해당하는 상기 IPC_헤더에 저장된 프로세스간 통신 제어정보를 분석하는 제4단계; 및 상기 제4단계의 분석결과, 오류가 있으면 상기 수신 인터럽트로 리턴하므로써 조립된 정합 데이터를 무시하고, 오류가 없으면 상기 CPCS_ID에 해당하는 상기 IPC_PDU의 헤더부에서 수신 프로세스의 주소를 읽어서 그 값에 따라 라우팅하여 송신 프로세스가 보낸 상기 IPC_데이터를 수신 프로세스로 전송하는 제5단계를 포함한다.In order to achieve the above object, the present invention provides a matching method between an asynchronous transfer mode control system and an asynchronous transfer mode adaptive layer (AAL) processing apparatus receiver applied to interprocessor communication (IPC) hardware of an asynchronous transfer mode (ATM) exchange. The common subset set protocol data unit (CPCS_PDU) is composed of a common subset set header (CPCS_header) and common subset set matching data (CPCS_ID), and the interprocess communication header (IPC_P) of the actual interprocess communication protocol data unit (IPC_PDU). A first step of defining a specification of the header) and the interprocess communication data (IPC_data); Interprocess Communication Asynchronous Transfer Mode Adaptive Layer Receive When the Receive Interrupt (RX_INT) is received from the Printed Board Assembly (IARA) board indicating that it has completed saving the first-in, first-out buffer of the new Matched Data (ID), the Registered Data Assembly of the IARA Board is assembled. A second step of reading and checking a STATUS signal to see if there is an error occurring in the system; As a result of the inspection of the second step, if an error is found, the IARA board determines whether it is an unrecoverable error, and if it is a recoverable error, the matching data is ignored from the first-in-first-out buffer by returning to the receive interrupt, and then recovered. A third step of initializing the board by transmitting a reset signal to the IARA board if the error is not possible; A fourth step of reading the matching data and analyzing interprocess communication control information stored in the IPC header corresponding to the CPCS_ID from the read matching data if an error is not found as a result of the checking in the second step; As a result of the analysis of the fourth step, if there is an error, the assembled matching data is ignored by returning to the receive interrupt. If there is no error, the address of the receiving process is read from the header of the IPC_PDU corresponding to the CPCS_ID and the value is determined according to the value. And routing the IPC data transmitted by the transmission process to the reception process.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
제1(a)도 및 제1(b)도는 본 발명이 적용되는 하드웨어 시스템의 전체 및 상세 구성 예시도이다.1 (a) and 1 (b) are diagrams showing the overall and detailed configuration of a hardware system to which the present invention is applied.
본 발명이 적용되는 하드웨어 시스템은 ATM 스위치 정합 장치인 광역 프로세서 ATM 계층관리(BPALH : Broadband Processor ATM Layer Handling) 블록(123) 및 프로세스간 통신 ATM 적응계층 관리(IAAH : IPC AAL Handling) 블록(122)과 프로세스간 IPC 메세지 송수신을 처리하는 운영체계가 탑재되는 주프로세서 메모리 보드 어셈블리(MPMA)블록(121)이 하나의 ATM 교환기의 프로세스간 통신(IPC)하드웨어 모듈(12)로 구성되어 ATM 스위치(11)에 접속되어 있는 구조를 갖는다.The hardware system to which the present invention is applied includes a broadband processor ATM layer handling (BPALH) block 123 and an interprocess communication ATM adaptive layer management (IAAH) block 122 that is an ATM switch matching device. The main processor memory board assembly (MPMA) block 121 on which an operating system for processing IPC message transmission and reception between processes is mounted is composed of an inter-process communication (IPC) hardware module 12 of one ATM switch, and the ATM switch 11 ) Is connected to the structure.
MPMA 블록(121)은 프로세스간 IPC 메시지 송수신을 처리하는 운용체계인 동시 실시간 운영체계(CROS : Concurrent Real-time Operating System)를 구비한 다.The MPMA block 121 includes a concurrent real-time operating system (CROS), which is an operating system that processes IPC message transmission and reception between processes.
IAAH 블록(122)은 AAL 5계층에서 공통부 집합(CPCS : Common Part Convergence Sublay) 부계층과 분할 및 조립(SAR : Segmentation And Reassembly) 부계층을 하드웨어적으로 구현한 AAL 처리장치로서, 송신부인 프로세스간 통신 ATM 적응계층 송신 인쇄 보드 어셈블리(IASA : IPC AAL Sender Board Assembly) 보드 및 수신부인 프로세스간 통신 ATM 적응계층 수신 인쇄 보드 어셈블리(IARA : IPC AAL Receiver PBA)보드로 구성된다.The IAAH block 122 is an AAL processing apparatus that hardware-implements the Segmentation And Reassembly (SAR) sublayer and the Common Part Convergence Sublay (CPCS) sublayer in the AAL 5-layer. It consists of intercommunication ATM adaptive layer transmit printed board assembly (IASA) board and interprocess communication ATM adaptive layer receive printed board assembly (IARA) board.
BPALH 블록(123)은 ATM 계층을 하드웨어적으로 구현한 블록이다.The BPALH block 123 is a block in which the ATM layer is implemented in hardware.
제2(a)도 및 제2(b)도는 본 발명에 이용되는 각 구성블럭간의 데이터 구조도로서, IPC 하드웨어의 각 구성 블럭간 데이터의 형태를 나타낸다.2 (a) and 2 (b) are data structure diagrams between the component blocks used in the present invention, and show the form of data between the component blocks of the IPC hardware.
MPMA 블록(121)에 존재하는 임의의 프로세스가 분산 구조하의 다른 MPMA 블럭(121)내의 프로세스가 송신한 IPC 메세지를 수신할 때의 계위((Hierarchy) 구조는 다음과 같다.The hierarchy structure when any process present in the MPMA block 121 receives an IPC message sent by a process in another MPMA block 121 under the distributed structure is as follows.
BPALH 블록(123)으로부터 서비스되는 ATM 셀들을 IAAH(122) 블럭에서 메시지별로 조립하여 ID를 생성하고, 이것은 MPMA(121)로 서비스된다. 여기서, 메시지는 후술되는 제4도에 도시된 바와 같은 데이터 구조로 조립되는데, CPCS 정합 데이터(CPCS_ID : CPCS Interface Data)에 해당하는 IPC 프로토콜 데이터 유닛(IPC_PDU : IPC Protocol Data Unit)중 헤더를 제외한 IPC_데이터만이 운영체계에 의해 수신 프로세스로 전달된다.ATM cells serviced from the BPALH block 123 are assembled per message in the IAAH 122 block to generate an ID, which is served by the MPMA 121. Here, the message is assembled into a data structure as shown in FIG. 4 to be described later, except for a header of an IPC protocol data unit (IPC_PDU: IPC Protocol Data Unit) corresponding to CPCS matching data (CPCS_ID: CPCS Interface Data). Only data is passed to the receiving process by the operating system.
제3도는 본 발명에서 제공하는 정합 방법에 대한 규격 예시도이다.3 is an exemplary view of a specification for the matching method provided by the present invention.
제3도에 도시된 바와 같이, 상호간의 정합을 위해 전달되는 신호는 각각 정합 데이터(ID : Interface Data), 수신 인터럽트(RX_INT) 신호, 인터럽트 응답(INT_ACK)신호, IARA로 리셋(RESET_IARA) 신호, 및 상태(STATUS) 신호가 있는데 그들의 구체적인 의미를 살펴보면 다음과 같다.As shown in FIG. 3, the signals transmitted for mutual matching are matched data (ID: Interface Data), received interrupt (RX_INT) signal, interrupt response (INT_ACK) signal, reset to IARA (RESET_IARA) signal, And STATUS signals, and their specific meanings are as follows.
정합 데이터(ID)는 AAL 정합장치인 IAAH 블록(122)의 수신부에서 ATM 제어계의 MPMA 블록(121)에 탑재된 운영체계로 서비스하는 인터페이스 데이터로서, 하나의 ID는 CPCS_ID와 헤더부로 구성된다.The matching data ID is interface data serviced by an operating system mounted on the MPMA block 121 of the ATM control system by the receiving unit of the IAAH block 122, which is an AAL matching device, and one ID includes a CPCS_ID and a header unit.
수신 인터럽트(RX_INT) 신호는 IARA가 메세지별로 셀들을 조립하여 하나의 ID를 완성한 후에, 이를 선입선출(FIFO : First In First Out)에 저장했음을 알리는 신호로서, 이 신호가 발생되면 운영체계가 IARA의 FIFO 버퍼에 저장된 ID를 읽어간다.The Receive Interrupt (RX_INT) signal indicates that IARA has assembled cells by message, completes one ID, and stores it in First In First Out (FIFO). Read the ID stored in the FIFO buffer.
인터럽트 응답(INT_ACK) 신호는 RX_INT 신호에 대한 하드웨어적인 응답신호이다.The interrupt response (INT_ACK) signal is a hardware response signal for the RX_INT signal.
상태(STATUS) 신호는 IAAH 블럭(122) 수신부의 상태를 나타내는 것으로서, ATM 셀의 동기 비트에 오류가 있음을 나타내는 동기 에러(SYNC_ERR) 신호, 조립이 완료된 CPCS_ID에 순환 리던던시 검사(CRC : Cyclic Redundancy Check)에 오류가 있음을 나타내는 순환 리던던시 오류 에러(CRC_ERR), 메세지 조립시 참조되는 정보를 저장하는 FIFO가 과도한 트래픽의 유입으로 풀(FULL) 되었음을 알리는 완전 선입선출 풀(CFF : Complete FIFO Full). ID를 저장하는 FIFO가 FULL 임을 나타내는 메시지 선입선출 풀(MFF : Message FIFO Full) 등의 상태들을 나타낸다.The STATUS signal indicates the state of the IAAH block 122 receiving unit. A synchronous redundancy check (CRC: Cyclic Redundancy Check) is performed on the synchronization error (SYNC_ERR) signal indicating that there is an error in the synchronization bit of the ATM cell, and the CPCS_ID that has been assembled. Cyclic redundancy error error (CRC_ERR), which indicates that there is an error, and a complete first-in-first-out pool (CFF: Complete FIFO Full) indicating that the FIFO that stores the information referenced when assembling the message is full due to the influx of excessive traffic. Indicates the status of Message First-in-First-Out (MFF: Message FIFO Full) indicating that the FIFO storing the ID is FULL.
제4도는 제3도의 인터페이스 데이터(ID)의 구조도, 본 발명의 정합 규격중 조립이 완료된 수신 메세지인 ID의 구조를 나타낸다.FIG. 4 shows the structure of the interface data ID of FIG. 3 and the structure of the ID which is the assembled received message in the matching standard of the present invention.
제4도에 도시된 바와 같이, 정합 규격중 조립이 완료된 수신 메세지인 ID는 다수의 정보로 구성될 수 있는데, 이를 구체적으로 살펴보면 다음과 같다.As shown in FIG. 4, the ID, which is a received message of the assembly of the matching standard, may be composed of a plurality of pieces of information.
LENGTH는 CPCS_ID가 몇 개의 옥텟(octet)으로 이루어졌는지를 나타내며, LENGTH_H, LENGTH_L가 있다.LENGTH indicates how many octets the CPCS_ID consists of, and there are LENGTH_H and LENGTH_L.
CPI는 공통부 지시자(Common Part Indication)를 나타낸다.CPI stands for Common Part Indication.
CPCS_UU는 CPCS의 사용자간 지시자(CPCS User-to-User Indication)를 나타낸다.CPCS_UU represents CPCS User-to-User Indication of CPCS.
CLP는 셀 손실의 우선 순위값(Cell Loss Priority)을 나타낸다.The CLP indicates a cell loss priority value.
AUU는 ATM의 사용자간 지시자(ATM User-to-User Indication)를 나타낸다.AUU represents ATM User-to-User Indication.
CI는 트래픽의 폭주에 대한 지시자(Congestion Indication)를 나타낸다.The CI represents an indication of congestion of traffic.
VCI는 가상채널식별자(Virtual Channel Identifier)이며, VPI는 가상경로식별자(Virtual Path Identifier)를 나타낸다.VCI stands for Virtual Channel Identifier, and VPI stands for Virtual Path Identifier.
CPCS_ID는 IPC 통신상의 PDU이며, 헤더와 실제 전달될 메세지로 구성된다.CPCS_ID is a PDU on IPC communication and consists of a header and a message to be actually delivered.
실제 IPC 통신에 사용되는 IPC_PDU는 CPCS_ID를 구성하는 구조에 있어서, IPC_헤더가 PDU의 확장을 위해 예약된(Reserved) 제어필드와 수신 프로세스를 나타내는 목적지 주소, 송신 프로세스를 나타내는 송신지 주소, 메시지별로 고유하여 장애, 운용 등의 메시지 종류를 나타내는 신호 식별자, 메시지의 전달 우선 순위값을 나타내는 우선 순위, 그리고 전달될 메시지의 크기를 나타내는 IPC_데이터 크기로 구성된다. 여기서, IPC_데이터는 실제 전달될 내용으로 구성된다.IPC_PDU used for actual IPC communication is composed of CPCS_ID, in which IPC header is reserved for expansion of PDU, destination address indicating receiving process, destination address indicating sending process, and destination address indicating sending process. It is composed of a signal identifier that is unique and indicates a message type such as a failure and operation, a priority that indicates a message delivery priority value, and an IPC_data size that indicates a message size to be delivered. Here, IPC_data consists of the contents to be actually delivered.
재5도는 본 발명에 따른 ATM 제어계와 AAL 처리장치 수신부간의 정합 방법에 대한 일실시예 흐름도이다.5 is a flowchart illustrating a matching method between an ATM control system and an AAL processor receiving unit according to the present invention.
본 바람직한 일실시예에 따른 ATM 제어계와 AAL 처리장치 수신부간의 정합 방법은, 먼저 IARA 보드로부터 새로운 ID의 FIFO에 대한 저장을 완료 했음을 알리는 RX_INT를 수신하면(501), IARA 보드의 ID 조립시 발생된 오류가 없는지를 상태(STATUS) 신호를 읽어서 검사한다(502).The matching method between the ATM control system and the AAL processing unit receiving unit according to the present embodiment first receives an RX_INT indicating completion of storing a FIFO of a new ID from the IARA board (501). A status signal is checked to see if there is an error (502).
검사결과, 오류가 발견되면, IARA 보드에서 자체적으로 복구가 불가능한 오류인지를 판단하여(503), 복구 가능한 오류이면 RX_INT로 리턴하므로써 ID를 FIFO에서 가져오지 않고 무시하고, 복구 불가능한 오류이면 IARA 보드로 리셋(RESET_IARA) 신호를 전송하여(504)보드를 초기화한다.As a result of the check, if an error is found, the IARA board determines whether it is an unrecoverable error (503), and if it is a recoverable error, it returns to RX_INT to ignore the ID without getting it from the FIFO. Initialize the board by sending RESET_IARA signal (504).
검사결과, 오류가 발견되지 않으면, IARA 보드의 FIFO에서 ID를 CPCS_PDU의 LENGTH값만큼 읽어와(505) 읽어온 ID에서 CPCS_ID에 해당하는 IPC_PDU의 IPC_헤더에 저장된 IPC 제어정보를 분석한다(506).As a result of the inspection, if no error is found, the ID is read from the FIFO of the IARA board by the LENGTH value of the CPCS_PDU (505), and the IPC control information stored in the IPC_ header of the IPC_PDU corresponding to the CPCS_ID from the read ID is analyzed (506). .
분석결과, 오류가 발견되면 RX_INT로 리턴하므로써 조립된 ID를 무시한다.As a result of the analysis, if an error is found, the assembled ID is ignored by returning as RX_INT.
분석결과, 오류가 발견되지 않으면, CPCS_ID에 해당하는 IPC_PDU중 헤더부에서 수신 프로세스의 주소를 읽어와 그 값에 따라 루팅(Routing)을 수행하므로써 ATM 스위치를 통한 셀들을 메세지별로 조립하고, MPMA 블록(121)에 탑재된 운영체계가 IARA 보드에서 ID를 억세스하여 송신 프로세서가 보낸 IPC_PDU의 ICP_데이터를 최종 수신 프로세스로 전달한다(507).As a result of analysis, if no error is found, the cells of the ATM switch are assembled by message by reading the address of the receiving process from the header of IPC_PDU corresponding to CPCS_ID and routing according to the value. The operating system installed in 121 accesses the ID from the IARA board and transmits the ICP_data of the IPC_PDU sent by the transmitting processor to the final receiving process (507).
상기한 바와 같은 본 발명은, ATM 스위치를 통한 ATM 제어계간의 IPC 통신에 적용될 수 있고, 향후 자체 내부 프로토콜을 갖는 임의의 제어계를 ATM 스위치에 접속하기 위한 참조모델로 사용될 수 있는 효과가 있다. 또한, 본 발명의 제4도에 도시된 바와 같이 IPC_PDU를 CPCS_ID 부분에 사상(Mapping)하는 방법을 사용하면, 교환기 제작 업체가 ATM 교환기의 구축시 스위치 및 스위치와 관련된 정합 부분만을 교체하고 기존 교환기(TDX-10)의 하드웨어들은 재사용하므로써, 하드웨어 비용을 현저하게 절감할 수 있는 효과가 있다.As described above, the present invention can be applied to IPC communication between ATM control systems through an ATM switch, and can be used as a reference model for connecting any control system having its own internal protocol to an ATM switch in the future. In addition, as shown in FIG. 4 of the present invention, when the IPC_PDU is mapped to the CPCS_ID part, the exchange manufacturer only replaces a switch and a matching part associated with the switch when the ATM switch is constructed. By reusing the hardware of the TDX-10, the hardware cost can be significantly reduced.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited to the drawing.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032886A KR0168942B1 (en) | 1995-09-29 | 1995-09-29 | Method for interfacing atm control system and receiving part of aal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032886A KR0168942B1 (en) | 1995-09-29 | 1995-09-29 | Method for interfacing atm control system and receiving part of aal processing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970019247A KR970019247A (en) | 1997-04-30 |
| KR0168942B1 true KR0168942B1 (en) | 1999-02-01 |
Family
ID=19428530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032886A KR0168942B1 (en) | 1995-09-29 | 1995-09-29 | Method for interfacing atm control system and receiving part of aal processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168942B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000018716A (en) * | 1998-09-04 | 2000-04-06 | 윤종용 | Method for interface between rate adaptation processing part and board messenger processing part of wireless data communication processing apparatus |
-
1995
- 1995-09-29 KR KR1019950032886A patent/KR0168942B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000018716A (en) * | 1998-09-04 | 2000-04-06 | 윤종용 | Method for interface between rate adaptation processing part and board messenger processing part of wireless data communication processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970019247A (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272144B1 (en) | In-band device configuration protocol for ATM transmission convergence devices | |
| US5917828A (en) | ATM reassembly controller and method | |
| US5740173A (en) | Asynchronous transfer mode (ATM) cell arrival monitoring system | |
| JP4602794B2 (en) | System, method, and program for reassembling ATM data in real time | |
| KR19980702345A (en) | Reliable ATM microwave links and networks | |
| US5956344A (en) | Interprocessor communications in an ATM environment | |
| US5581549A (en) | Processor resetting method and apparatus | |
| US6370138B1 (en) | ATM switch interface apparatus for frame relay network interworking | |
| KR0168942B1 (en) | Method for interfacing atm control system and receiving part of aal processing apparatus | |
| EP0907298A1 (en) | Method and apparatus for detecting timeout of ATM reception packet | |
| US5974047A (en) | Method for decoupling a cell rate in an asynchronous transfer mode | |
| JPH11346219A (en) | Control or asynchronous transfer mode(atm) switching network | |
| US7167477B2 (en) | Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit | |
| KR0146439B1 (en) | Ipc transmission apparatus in atm switching system | |
| KR0185862B1 (en) | Apparatus and method for extracting the boundary signal of structured data from the pointer of sdt in aal type 1 | |
| KR0123227B1 (en) | Interfacing the higher layer to the aal in atm system | |
| KR0185864B1 (en) | Apparatus and method for extracting the boundary signal of structured data from the pointer of sdt in aal type 1 | |
| EP0714220A2 (en) | Device for the execution of ATM functions | |
| JPH11261568A (en) | Atm communications device, its control and controlled packages and inter-package communications method | |
| KR0185866B1 (en) | Apparatus and method of generating a pointer of sdt in aal type 1 | |
| Linge et al. | The interconnection of local area networks using ATM over satellite | |
| KR0185859B1 (en) | Method of transmitting a sdt of the cbr data in aal type 1 | |
| KR950015089B1 (en) | Atm traffic monitor/protocol analizer and method | |
| KR0129605B1 (en) | Method for interfacing between transunitter of aal process and atm control system | |
| KR100263389B1 (en) | ATM-VME interface device in computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041001 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |