KR19990033660A

KR19990033660A - Gate poly pattern forming method of semiconductor device

Info

Publication number: KR19990033660A
Application number: KR1019970055076A
Authority: KR
Inventors: 이관성; 강성우
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-10-25
Filing date: 1997-10-25
Publication date: 1999-05-15

Abstract

본 발명은 폴리실리콘막 상에 텅스텐실리사이드막을 형성한 후, 건식에칭공정을 진행하여 형성되는 반도체장치의 게이트폴리 패턴 형성방법에 관한 것이다.The present invention relates to a method for forming a gate poly pattern of a semiconductor device formed by forming a tungsten silicide film on a polysilicon film and then performing a dry etching process.

본 발명은, 폴리실리콘막, 텅스텐실리사이드막 및 포토레지스트 패턴이 순차적으로 적층된 웨이퍼를 건식에칭챔버 내부에 투입한 후, 진행되는 반도체장치의 게이트폴리 패턴 형성방법에 있어서, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 텅스텐실리사이드막을 플라즈마 에칭하는 단계, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막 상에 존재할 수 있는 자연산화막을 플라즈마 에칭하는 단계 및 상기 포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막을 플라즈마 에칭하는 단계를 구비하여 이루어지는 것을 특징으로 한다.In the method of forming a gate poly pattern of a semiconductor device, a wafer in which a polysilicon film, a tungsten silicide film, and a photoresist pattern are sequentially stacked is introduced into a dry etching chamber, and the photoresist pattern is masked. Plasma etching the tungsten silicide layer using a film; plasma etching a natural oxide film that may be present on the polysilicon film using the photoresist pattern as a mask; and polysilicon using the photoresist pattern as a mask. Plasma etching the film.

따라서, 웨이퍼 상의 폴리실리콘막을 건식에칭할 때, 폴리실리콘막 상에 형성된 자연산화막이 포토레지스트 패턴과 같이 마스킹 역할을 수행함으로서 에칭불량이 발생하는 것을 방지할 수 있는 효과가 있다.Therefore, when dry etching the polysilicon film on the wafer, there is an effect that the etching failure can be prevented by the natural oxide film formed on the polysilicon film to perform a masking role like the photoresist pattern.

Description

Gate poly pattern forming method of semiconductor device

본 발명은 반도체장치의 게이트폴리 패턴 형성방법에 관한 것으로서, 보다 상세하게는 폴리실리콘막 상에 텅스텐실리사이드막을 형성한 후, 건식에칭공정을 진행함으로 형성되는 반도체장치의 게이트폴리 패턴 형성방법에 관한 것이다.The present invention relates to a method for forming a gate poly pattern of a semiconductor device, and more particularly, to a method for forming a gate poly pattern of a semiconductor device formed by forming a tungsten silicide film on a polysilicon film and then performing a dry etching process. .

통상, 반도체장치 제조공정에서는 게이트전극을 형성하기 위하여 웨이퍼 상에 도전성 물질을 도포한 후, 사진에칭공정을 진행함으로서 특정패턴을 형성하고 있다.In a semiconductor device manufacturing process, a specific pattern is formed by applying a conductive material on a wafer to form a gate electrode and then performing a photo etching process.

종래의 반도체장치의 게이트폴리 패턴 형성방법은 먼저, 웨이퍼 상에 열산화법 등을 사용하여 게이트산화막을 형성하고, 상기 게이트산화막 상에 화학기상증착법 등을 사용하여 폴리실리콘막(Polysilicon layer)을 형성한다.In the conventional method for forming a gate poly pattern of a semiconductor device, a gate oxide film is first formed on a wafer using a thermal oxidation method, and a polysilicon layer is formed on the gate oxide film using a chemical vapor deposition method. .

그리고, 특정 케미컬(Chemical)을 사용하여 상기 폴리실리콘막 상에 존재할 수 있는 자연산화막 및 유기물을 제거하는 세정공정을 진행한다.Then, the cleaning process is performed to remove the natural oxide film and organic matter that may be present on the polysilicon film using a specific chemical.

또한, 상기 세정공정을 진행한 후, 상기 폴리실리콘막 상에 텅스텐실리사이드막(WSi layer)을 형성하고, 상기 텅스텐실리사이드막 상에 웨이퍼의 소정영역이 개방되는 포토레지스트 패턴을 형성한다.After the cleaning process, a tungsten silicide layer (WSi layer) is formed on the polysilicon layer, and a photoresist pattern is formed on the tungsten silicide layer to open a predetermined region of the wafer.

이후, 도1에 도시된 바와 같이 상기 포토레지스트 패턴이 형성된 웨이퍼를 에칭챔버 내부에 투입한다.Thereafter, as shown in FIG. 1, the wafer on which the photoresist pattern is formed is introduced into the etching chamber.

그리고, 특정 반응가스를 상기 에칭챔버 내부로 공급한 후, 상기 반응가스를 플라즈마 상태로 변환시킨다. 이에 따라, 플라즈마 상태의 반응가스와 포토레지스트 패턴이 형성되지 않음으로서 소정영역이 개방된 텅스텐실리사이드막은 화학반응함에 따라 텅스텐실리사이드막의 소정영역은 에칭된다.After supplying a specific reaction gas into the etching chamber, the reaction gas is converted into a plasma state. As a result, the reaction gas in the plasma state and the photoresist pattern are not formed, so that the tungsten silicide film having a predetermined region opened is chemically reacted, so that the predetermined region of the tungsten silicide film is etched.

또한, 다른 특정 반응가스를 상기 에칭챔버 내부로 공급한 후, 상기 반응가스를 플라즈마 상태로 변환시킨다. 이에 따라, 플라즈마 상태의 반응가스와 포토레지스트 패턴이 형성되지 않음으로서 소정영역이 개방된 폴리실리콘막은 화학반응하여 폴리실리콘막의 소정영역은 에칭되어 폴리실리콘막 및 텅스텐실리사이드막으로 이루어지는 게이트폴리 패턴이 형성된다.Further, after supplying another specific reaction gas into the etching chamber, the reaction gas is converted into a plasma state. Accordingly, since the reaction gas in the plasma state and the photoresist pattern are not formed, the polysilicon film in which the predetermined region is opened is chemically reacted, and the predetermined region of the polysilicon film is etched to form a gate poly pattern made of the polysilicon film and tungsten silicide film. do.

그런데, 상기 웨이퍼 상에 폴리실리콘막을 형성한 후, 세정공정을 진행함으로서 폴리실리콘막 상에 존재하는 자연산화막 및 유기물은 완전히 제거되나 세정공정 진행 후, 곧바로 후속공정이 진행되지 못하고 정체되는 등의 여러 가지 원인에 의해서 다시 상기 폴리실리콘막 상에는 자연산화막이 형성되었다.However, after the polysilicon film is formed on the wafer, the natural oxide film and the organic matter present on the polysilicon film are completely removed by the cleaning process, but after the cleaning process, the subsequent process does not proceed immediately and becomes stagnant. Due to a variety of causes, a natural oxide film was formed on the polysilicon film.

따라서, 폴리실리콘막을 플라즈마 상태의 반응가스를 사용하여 건식에칭할 때, 폴리실리콘막 상에 형성된 자연산화막이 포토레지스트 패턴과 같이 마스킹(Masking) 역할을 수행함으로서 에칭불량이 발생하는 문제점이 있었다.Therefore, when dry etching the polysilicon film using a reaction gas in a plasma state, there is a problem in that an etching defect occurs because the natural oxide film formed on the polysilicon film performs a masking role like a photoresist pattern.

본 발명의 목적은, 폴리실리콘막 및 텅스텐실리사이드막이 순차적으로 형성된 웨이퍼를 건식에칭하여 게이트폴리 패턴을 형성할 때, 상기 폴리실리콘막 상에 존재하는 자연산화막이 에칭불량을 야기하는 것을 방지할 수 있는 반도체장치의 게이트폴리 패턴 형성방법을 제공하는 데 있다.An object of the present invention is to dry-etch a wafer in which a polysilicon film and a tungsten silicide film are sequentially formed to form a gate poly pattern, thereby preventing a natural oxide film present on the polysilicon film from causing an etching failure. A method of forming a gate poly pattern in a semiconductor device is provided.

도1은 종래의 반도체장치의 게이트폴리 패턴 형성방법을 설명하기 위한 공정도이다.1 is a process diagram for explaining a gate poly pattern forming method of a conventional semiconductor device.

도2는 본 발명에 따른 반도체장치의 게이트 폴리 패턴 형성방법을 설명하기 위한 공정도이다.2 is a process diagram for explaining a gate poly pattern forming method of a semiconductor device according to the present invention.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 게이트폴리 패턴 형성방법은, 폴리실리콘막, 텅스텐실리사이드막 및 포토레지스트 패턴이 순차적으로 적층된 웨이퍼를 건식에칭챔버 내부에 투입한 후, 진행되는 반도체장치의 게이트폴리 패턴 형성방법에 있어서, (1) 상기 포토레지스트 패턴을 마스크로 사용하여 상기 텅스텐실리사이드막을 플라즈마 에칭하는 단계; (2) 상기 (1)의 공정을 진행한 후, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막 상에 존재할 수 있는 자연산화막을 플라즈마 에칭하는 단계; 및 (3) 상기 (2)의 공정을 진행한 후, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막을 플라즈마 에칭하는 단계를 구비하여 이루어지는 것을 특징으로 한다.In the method for forming a gate poly pattern of a semiconductor device according to the present invention for achieving the above object, a semiconductor in which a polysilicon film, a tungsten silicide film, and a photoresist pattern are sequentially stacked is introduced into a dry etching chamber, and then the semiconductor is processed. A method of forming a gate poly pattern in an apparatus, comprising: (1) plasma etching the tungsten silicide film using the photoresist pattern as a mask; (2) after the step (1), plasma etching the natural oxide film that may exist on the polysilicon film using the photoresist pattern as a mask; And (3) after performing the step (2), plasma etching the polysilicon film using the photoresist pattern as a mask.

그리고, 상기 (2)의 공정이 진행되는 에칭챔버 내부에는 440 내지 660 mTorr 정도의 진공상태가 형성되고, 상기 에칭챔버의 애노드전극 및 캐소드전극에는 168 내지 252 W 정도의 고주파 파워(Radio Frequency Power)가 인가되고, 상기 에칭챔버의 애노드전극과 캐소드전극 사이의 이격거리는 0.4 내지 0.6 ㎝ 정도로 유지되고, 상기 에칭챔버 내부로 60 내지 90 SCCM 정도의 헬륨가스 및 80 내지 120 SCCM 정도의 에탄(C₂H₆)가스가 공급됨이 바람직하다.A vacuum state of about 440 to 660 mTorr is formed inside the etching chamber where the process of (2) is performed, and a high frequency power of about 168 to 252 W is applied to the anode electrode and the cathode electrode of the etching chamber. Is applied, and the separation distance between the anode electrode and the cathode electrode of the etching chamber is maintained at about 0.4 to 0.6 cm, helium gas of about 60 to 90 SCCM and ethane (C ₂ H) of about 80 to 120 SCCM into the etching chamber. ₆ ) Preferably, gas is supplied.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 반도체장치의 게이트폴리 패턴 형성방법은 먼저, 웨이퍼 상에 열산화법 등을 사용하여 게이트산화막을 형성하고, 상기 게이트산화막 상에 화학기상증착법 등을 사용하여 폴리실리콘막을 형성한다.In the method for forming a gate poly pattern of a semiconductor device according to the present invention, first, a gate oxide film is formed on a wafer using a thermal oxidation method, and the like, and a polysilicon film is formed on the gate oxide film using a chemical vapor deposition method.

또한, 상기 세정공정을 진행한 후, 상기 폴리실리콘막 상에 텅스텐실리사이드막을 형성하고, 상기 텅스텐실리사이드막 상에 웨이퍼의 소정영역이 개방되는 포토레지스트 패턴을 형성한다.In addition, after the cleaning process, a tungsten silicide layer is formed on the polysilicon layer, and a photoresist pattern is formed on the tungsten silicide layer to open a predetermined region of the wafer.

이후, 상기 포토레지스트 패턴이 형성된 웨이퍼를 에칭챔버 내부에 투입한 후, 특정 반응가스를 상기 에칭챔버 내부로 공급한다.Thereafter, the wafer on which the photoresist pattern is formed is introduced into the etching chamber and then a specific reaction gas is supplied into the etching chamber.

그리고, 상기 반응가스를 플라즈마 상태로 변환시킨다. 이에 따라, 도2에 도시된 바와 같이 플라즈마 상태의 반응가스와 포토레지스트 패턴이 형성되지 않은 텅스텐실리사이드막의 소정영역이 에칭되는 텅스텐실리사이드막 플라즈마 에칭공정이 진행된다.Then, the reaction gas is converted into a plasma state. As a result, as shown in FIG. 2, a tungsten silicide film plasma etching process is performed in which a predetermined region of the reaction gas in a plasma state and a tungsten silicide film on which the photoresist pattern is not formed are etched.

이어서, 에칭공정이 진행되는 에칭챔버 내부의 진공상태를 440 내지 660 mTorr, 바람직하게는 550 mTorr 정도로 형성하고, 상기 에칭챔버의 애노드전극과 캐소드전극 사이의 이격거리를 0.4 내지 0.6 ㎝, 바람직하게는 0.5 ㎝정도로 조정한다.Subsequently, the vacuum inside the etching chamber where the etching process is performed is formed at about 440 to 660 mTorr, preferably about 550 mTorr, and the separation distance between the anode electrode and the cathode electrode of the etching chamber is preferably 0.4 to 0.6 cm. It adjusts to about 0.5 cm.

그리고, 상기 에칭챔버 내부로 60 내지 90 SCCM, 바람직하게는 75 SCCM 정도의 헬륨가스 및 80 내지 120 SCCM, 바람직하게는 100 SCCM 정도의 에탄(C₂H₆)가스를 공급한다.Then, helium gas of 60 to 90 SCCM, preferably about 75 SCCM, and ethane (C ₂ H ₆ ) gas of about 80 to 120 SCCM, preferably about 100 SCCM are supplied into the etching chamber.

또한, 상기 헬륨가스 및 에탄가스가 에칭챔버 내부로 공급되면, 상기 에칭챔버의 애노드전극 및 캐소드전극에 168 내지 252 W, 바람직하게는 210 W 정도의 고주파 파워(Radio Frequency Power)를 인가한다.In addition, when the helium gas and the ethane gas are supplied into the etching chamber, a high frequency power of about 168 to 252 W, preferably about 210 W is applied to the anode electrode and the cathode electrode of the etching chamber.

이에 따라, 상기 폴리실리콘막 상에 존재하는 자연산화막은 플라즈마 상태의 에탄가스와 화학반응함에 따라 제거된다.Accordingly, the natural oxide film present on the polysilicon film is removed by chemical reaction with ethane gas in the plasma state.

그리고, 에칭챔버 내부에 다른 특정 반응가스를 공급함으로서 포토레지스트 패턴에 의해서 마스킹되지 않은 폴리실리콘막을 에칭하여 게이트플리 패턴을 형성한다.Then, by supplying another specific reaction gas into the etching chamber, the polysilicon film not masked by the photoresist pattern is etched to form a gate flip pattern.

따라서, 본 발명에 의하면 웨이퍼 상의 폴리실리콘막을 건식에칭할 때, 폴리실리콘막 상에 형성된 자연산화막이 포토레지스트 패턴과 같이 마스킹 역할을 수행함으로서 에칭불량이 발생하는 것을 방지할 수 있는 효과가 있다.Therefore, according to the present invention, when dry etching the polysilicon film on the wafer, an etching defect can be prevented from occurring due to the natural oxide film formed on the polysilicon film performing a masking role like a photoresist pattern.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims

In the method of forming a gate poly pattern of a semiconductor device, after a wafer in which a polysilicon film, a tungsten silicide film, and a photoresist pattern are sequentially stacked is introduced into a dry etching chamber,

(1) plasma etching the tungsten silicide layer using the photoresist pattern as a mask;

(2) after the step (1), plasma etching the natural oxide film that may exist on the polysilicon film using the photoresist pattern as a mask; And

(3) after the process of (2), plasma etching the polysilicon film using the photoresist pattern as a mask;

A method for forming a gate poly pattern of a semiconductor device, comprising:

The method of claim 1,

A vacuum state of about 440 to 660 mTorr is formed inside the etching chamber where the process of (2) proceeds, and a high frequency power of about 168 to 252 W is applied to the anode electrode and the cathode electrode of the etching chamber. The separation distance between the anode electrode and the cathode electrode of the etching chamber is maintained at about 0.4 to 0.6 cm, the helium gas of about 60 to 90 SCCM and ethane (C ₂ H ₆ ) of about 80 to 120 SCCM into the etching chamber. A method of forming a gate poly pattern in a semiconductor device, wherein a gas is supplied.