KR19990033215A - Flip chip semiconductor package and manufacturing method thereof - Google Patents
Flip chip semiconductor package and manufacturing method thereof Download PDFInfo
- Publication number
- KR19990033215A KR19990033215A KR1019970054510A KR19970054510A KR19990033215A KR 19990033215 A KR19990033215 A KR 19990033215A KR 1019970054510 A KR1019970054510 A KR 1019970054510A KR 19970054510 A KR19970054510 A KR 19970054510A KR 19990033215 A KR19990033215 A KR 19990033215A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- semiconductor chip
- input
- bump
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 플립칩용 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프의 본딩 강도를 향상시킬 수 있고 또한 간단한 방법으로 상기 범프를 만들면서 동시에 반도체칩의 입/출력패드와 인쇄회로기판을 본딩시켜 반도체패키지의 생산 단가를 대폭 절감하기 위해, 표면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 위치되어 있고, 상기 입/출력패드와 대응하는 곳에 다수의 비아홀이 형성되어 있으며, 상기 비아홀의 하단에는 범프패드가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드가 형성되어 있는 인쇄회로기판과, 상기 비아홀 하단에 형성된 범프패드와 반도체칩의 입/출력패드를 본딩시키는 범프와, 상기 반도체칩과 인쇄회로기판의 하단을 봉지하는 봉지수단과, 상기 인쇄회로기판의 솔더볼랜드에 외부로의 입/출력수단으로서 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체패키지.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package for a flip chip and a method of manufacturing the same. The present invention can improve the bonding strength of bumps interconnecting an input / output pad of a semiconductor chip and a printed circuit board. In order to significantly reduce the production cost of the semiconductor package by bonding the input / output pad of the chip and the printed circuit board, a semiconductor chip having a plurality of input / output pads formed on a surface thereof, and located on an upper surface of the semiconductor chip, A printed circuit board on which a plurality of via holes are formed and corresponding to an output pad, a bump pad is formed on a lower end of the via hole, and a plurality of solder balls are formed on a predetermined area of the upper surface; A bump bonding the bump pad and the input / output pad of the semiconductor chip, and encapsulating a lower end of the semiconductor chip and the printed circuit board. A semiconductor package for flip chip comprising a sealing means and a plurality of solder balls fused to the solder ball land of the printed circuit board as input / output means to the outside.
Description
본 발명은 플립칩용 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프의 본딩 강도를 향상시킬 수 있고 또한 간단한 방법으로 상기 범프를 만들면서 동시에 반도체칩의 입/출력패드와 인쇄회로기판을 본딩시켜 반도체패키지의 생산 단가를 대폭 절감할 수 있는 플립칩용 반도체패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package for a flip chip and a method of manufacturing the same. More specifically, the bonding strength of a bump connecting an input / output pad of a semiconductor chip and a printed circuit board can be improved and the bump can be improved in a simple manner. The present invention relates to a flip chip semiconductor package and a method of manufacturing the same, which can significantly reduce the production cost of a semiconductor package by bonding an input / output pad and a printed circuit board of the semiconductor chip.
통상 플립칩이란 반도체칩 표면의 입/출력패드에 솔더(Solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프가 형성되어 있고, 와이어(Wire)나 리드(Lead) 등을 사용하지 않은 상태에서 상기 범프가 아래로 향하도록 하여(Face Down) 인쇄회로기판(Printed Circuit Board) 또는 메인보드(Main Board)에 직접 본딩(Bonding)을 한 반도체칩을 일컬으며 상기와 같이 반도체칩을 붙일 때 뒤집는다는 의미에서 플립칩이라고 부른다.In general, a flip chip is a bump made of a soft metal such as solder, gold, lead, silver, or silver formed on an input / output pad on a surface of a semiconductor chip. Refers to a semiconductor chip which is bonded directly to a printed circuit board or a main board with the bump facing down without using a lead. It is called a flip chip in the sense of flipping when attaching the semiconductor chip as described above.
이러한 플립칩 또는 그 플립칩용 반도체패키지(100')의 일반적인 구조가 도1에 도시되어 있으며 이를 참조하여 그 구조를 설명하면 다음과 같다.A general structure of such a flip chip or a flip chip semiconductor package 100 ′ is shown in FIG. 1 and the structure thereof will be described below with reference to the drawing.
먼저 각종 전자 회로 및 배선이 적층되어 전기적 기능을 수행하는 반도체칩(4')이 중앙에 위치되어 있으며, 상기 반도체칩(4')의 상부 표면에는 알루미늄(Al)으로 다수의 입/출력패드(2')가 형성되어 있다. 상기 입/출력패드(2')에는 솔더, 금, 납 등으로 범프(14')가 형성되어 있으며 상기 범프(14')의 상면에는 인쇄회로기판(6')이 위치되어 있다. 여기서 상기 인쇄회로기판(6')의 상면에는 솔더볼랜드(12')가 형성되어 있고, 하면에는 범프패드(10')가 형성되어 있으며, 상기 솔더볼랜드(12')와 범프패드(10')는 구리로 형성된 복잡한 회로패턴에 의해 서로 연결되어 있다. 그리고 상기 반도체칩(4') 등을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하기 위해 봉지수단(16')으로 봉지되어 있으며, 상기 인쇄회로기판(6')의 상면에 형성된 솔더볼랜드(12')에는 다수의 솔더볼(18')이 융착되어 메인보드로의 신호입/출력단자로 사용될 수 있도록 되어 있다.First, a semiconductor chip 4 ′, in which various electronic circuits and wirings are stacked to perform an electrical function, is positioned at the center, and a plurality of input / output pads are made of aluminum (Al) on an upper surface of the semiconductor chip 4 ′. 2 ') is formed. Bumps 14 'are formed on the input / output pads 2' such as solder, gold, and lead, and a printed circuit board 6 'is positioned on an upper surface of the bumps 14'. Here, a solder ball land 12 'is formed on an upper surface of the printed circuit board 6', and a bump pad 10 'is formed on a lower surface of the printed circuit board 6', and the solder ball land 12 'and a bump pad 10' are formed thereon. Are connected to each other by a complex circuit pattern made of copper. In order to protect the semiconductor chip 4 'and the like from various external environments such as dust, moisture, electrical and mechanical loads, the semiconductor chip 4' is encapsulated with an encapsulation means 16 ', and is formed on the upper surface of the printed circuit board 6'. A plurality of solder balls 18 'are fused to the solder ball lands 12' so that they can be used as signal input / output terminals to the main board.
이와 같은 플립칩용 반도체패키지(100')의 제조 방법은 도2a 내지 도2d에 도시되어 있으며 이를 참조하여 그 제조 방법을 설명하면 다음과 같다.Such a method of manufacturing a flip chip semiconductor package 100 'is illustrated in FIGS.
1. 범프(14') 형성 단계로서, 반도체칩(4')의 표면에 형성된 입/출력패드(2')에 솔더, 금, 납 등을 이용하여 범프(14')를 형성한다. 이러한 범프(14') 형성은 통상 반도체칩(4')의 입/출력패드(2')상에 페이스트범핑장비(Paste Bumping Machine)를 이용하여 상기한 솔더, 금, 납 등을 녹여서 소정의 모양으로 융착시킨다.(도2a)1. As the bump 14 'forming step, the bump 14' is formed on the input / output pad 2 'formed on the surface of the semiconductor chip 4' using solder, gold, lead, or the like. The bump 14 'is usually formed by melting the solder, gold, lead, and the like on the input / output pad 2' of the semiconductor chip 4 'by using a paste bumping machine. (A).
2. 인쇄회로기판(6')과 반도체칩(4')의 본딩 단계로서, 상기 반도체칩(4')의 범프(14') 상면에 인쇄회로기판(6')의 범프패드(10')가 일치되도록 위치를 정렬하여 올려놓고 고온의 상태에서 리플로우(Reflow) 함으로써 상기 반도체칩(4')의 입/출력패드(2')와 인쇄회로기판(6')의 범프패드(10')가 서로 본딩되도록 한다.(도2b)2. Bonding step of the printed circuit board 6 'and the semiconductor chip 4', the bump pad 10 'of the printed circuit board 6' on the upper surface of the bump 14 'of the semiconductor chip 4'. Are arranged in such a manner that they are aligned and reflowed at a high temperature so that the input / output pad 2 'of the semiconductor chip 4' and the bump pad 10 'of the printed circuit board 6' are aligned. Are bonded to each other (FIG. 2B).
3. 몰딩 단계로서, 상기 인쇄회로기판(6')의 하면과 반도체칩(4')을 봉지수단(16') 즉, 에폭시몰딩컴파운드(Epoxy Molding Compound)나 액상봉지재(Glob Top)를 이용하여 몰딩한다.(도2c)3. As a molding step, the lower surface of the printed circuit board 6 'and the semiconductor chip 4' are sealed using a sealing means 16 ', that is, an epoxy molding compound or a liquid encapsulant (Glob Top). By molding (Fig. 2C).
4. 솔더볼(18') 융착 단계로서, 상기 인쇄회로기판(6')의 상면에 형성된 다수의 솔더볼랜드(12')에 솔더볼(18')을 올려놓고 고온의 상태에서 리플로우 함으로써 솔더볼(18')을 솔더볼랜드(12')에 융착시킨다.(도2d)4. The solder ball 18 'welding step, in which the solder ball 18' is placed on a plurality of solder ball lands 12 'formed on the upper surface of the printed circuit board 6' and reflowed in a high temperature state. ') Is welded to the solder ball land 12' (FIG. 2D).
이상에서와 같은 종래의 플립칩용 반도체패키지(100')는, 반도체칩(4')의 입/출력패드(2')와 인쇄회로기판(6')의 범프패드(10')를 상호 연결시키는 범프(14')의 본딩면적이 범프패드(10') 및 입/출력패드(2')의 크기에 비례하기 때문에 그 본딩강도가 약해 반도체칩(4')의 작동중에 쉽게 단락되어 신뢰성을 저하시키는 문제점이 있다.The conventional flip chip semiconductor package 100 'as described above connects the input / output pad 2' of the semiconductor chip 4 'and the bump pad 10' of the printed circuit board 6 'with each other. Since the bonding area of the bump 14 'is proportional to the size of the bump pad 10' and the input / output pad 2 ', the bonding strength thereof is weak, and thus short-circuits during operation of the semiconductor chip 4', thereby reducing reliability. There is a problem.
또한 그 제조 방법에 있어서 상기 범프(14') 형성 단계는 반도체칩(4')의 입/출력패드(2') 상면에 페이스트범핑장비의 소정 부분이 물리적으로 접촉한 상태에서 범프(14')를 형성하여야 함으로써 그 정밀도를 보증하기 어렵고 그럼으로서 범프(14')의 본딩력에 대한 신뢰성도 저하된다.In the manufacturing method of the bump 14 ', the bump 14' may be formed in a state in which a predetermined portion of the paste bumping equipment is in physical contact with the upper surface of the input / output pad 2 'of the semiconductor chip 4'. It is difficult to guarantee the accuracy by forming a and thus the reliability of the bonding force of the bump 14 'is also lowered.
한편 상기와 같이 반도체칩(4')의 입/출력패드(2')상에 고정밀도의 범프(14')를 구현하고자 할때에는 그만큼 페이스트범핑장비의 정밀도를 높여야 할 필요가 있음으로서 장비 및 범프(14') 형성에 소비되는 비용이 상승하여 결국 플립칩용 반도체패키지(100')의 가격을 상승시키는 원인이 된다. 실제로 상기 범프(14') 형성 단계는 반도체패키지 생산 단가의 약 40% 이상을 차지함으로서 플립칩용 반도체패키지(100')의 가격을 상승시키고 있다.On the other hand, when implementing the high-precision bump 14 'on the input / output pad 2' of the semiconductor chip 4 'as described above, it is necessary to increase the precision of the paste-bumping equipment accordingly. The cost consumed to form (14 ') increases, which in turn increases the price of the flip chip semiconductor package 100'. In fact, the bump 14 'forming step occupies about 40% or more of the production cost of the semiconductor package, thereby increasing the price of the flip chip semiconductor package 100'.
이에 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프의 본딩 강도를 향상시킬 수 있는 구조의 플립칩용 반도체패키지를 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and provides a flip chip semiconductor package having a structure capable of improving bonding strength of bumps interconnecting an input / output pad of a semiconductor chip and a printed circuit board. It is.
본 발명의 또다른 목적은 반도체칩의 입/출력패드 상면에 범프를 형성하면서 동시에 반도체체칩의 입/출력패드와 인쇄회로기판의 범프패드를 본딩시켜 반도체패키지의 생산단가를 대폭 절감할 수 있는 플립칩용 반도체패키지의 제조 방법을 제공하는데 있다.Another object of the present invention is to form a bump on an upper surface of an input / output pad of a semiconductor chip, and to simultaneously bond an input / output pad of a semiconductor chip and a bump pad of a printed circuit board, thereby greatly reducing the production cost of the semiconductor package. The present invention provides a method for manufacturing a semiconductor package for a chip.
도1은 종래 일반적인 플립칩용 반도체패키지의 구조를 도시한 단면도이다.1 is a cross-sectional view showing the structure of a conventional flip chip semiconductor package.
도2a 내지 도2c는 종래의 플립칩용 반도체패키지의 제조 방법을 도시한 상태도이다.2A to 2C are state diagrams illustrating a conventional method for manufacturing a flip chip semiconductor package.
도3a는 본 발명에 의한 플립칩용 반도체패키지의 구조를 도시한 평면도이고 도3b는 A-A'선을 나타낸 단면도이다.3A is a plan view showing the structure of a flip chip semiconductor package according to the present invention, and FIG. 3B is a cross-sectional view taken along the line A-A '.
도4a내지 도4f는 본 발명의 플립칩용 반도체패키지의 제조 방법을 도시한 상태도이다.4A to 4F are state diagrams illustrating a method for manufacturing a flip chip semiconductor package of the present invention.
- 도면중 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
100 ; 플립칩(Flip Chip)용 반도체패키지 2 ; 입/출력패드(Input/Output Pad)100; Semiconductor package 2 for flip chip; Input / Output Pad
4 ; 반도체칩 6 ; 인쇄회로기판4 ; Semiconductor chip 6; Printed circuit board
8 ; 비아홀(Via Hole) 10 ; 범프패드(Bump Pad)8 ; Via Hole 10; Bump Pad
12 ; 솔더볼랜드(Solder Ball Land) 14 ; 범프12; Solder Ball Land 14; Bump
16 ; 봉지수단 18 ; 솔더볼16; Sealing means 18; Solder ball
20 ; 범핑볼(Bumping Ball)20; Bumping Ball
상기한 목적을 달성하기 위해 본 발명에 의한 플립칩용 반도체패키지는 표면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 위치되어 있고, 상기 입/출력패드와 대응하는 곳에 다수의 비아홀이 형성되어 있으며, 상기 비아홀의 하단에는 범프패드가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드가 형성되어 있는 인쇄회로기판과, 상기 비아홀 하단에 형성된 범프패드와 반도체칩의 입/출력패드를 본딩시키는 범프와, 상기 반도체칩과 인쇄회로기판의 하단을 봉지하는 봉지수단과, 상기 인쇄회로기판의 솔더볼랜드에 외부로의 입/출력수단으로서 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a semiconductor package for a flip chip according to the present invention includes a semiconductor chip having a plurality of input / output pads formed on a surface thereof, and a plurality of places located on an upper surface of the semiconductor chip and corresponding to the input / output pads. A via hole is formed, a bump pad is formed at a lower end of the via hole, and a plurality of solder ball lands are formed at a predetermined area of the upper surface, and bump pads and semiconductor chips formed at the bottom of the via hole are formed. A bump for bonding an output pad, sealing means for sealing the lower end of the semiconductor chip and the printed circuit board, and a plurality of solder balls fused to solder ball lands of the printed circuit board as input / output means to the outside. It features.
구체적인 실시유형으로서, 상기 비아홀은 구경이 약 0.1mm 내지 0.2mm로 형성되어 있으며, 상기 반도체칩의 입/출력패드와 인쇄회로기판의 범프패드를 본딩하는 범프는 인쇄회로기판의 비아홀 내부로 상단이 삽입된 채로 본딩되어 본딩력이 향상될 수 있도록 되어 있다.As a specific implementation type, the via hole has a diameter of about 0.1 mm to 0.2 mm, and a bump bonding the input / output pad of the semiconductor chip and the bump pad of the printed circuit board has an upper end inside the via hole of the printed circuit board. Bonded while being inserted, the bonding force can be improved.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 플립칩용 반도체패키지의 제조 방법은 상면에는 다수의 솔더볼랜드가 형성되어 있고, 하면에는 다수의 범프패드가 형성되어 있는 인쇄회로기판에 다수의 비아홀을 형성하는 비아홀 형성 단계와, 상기 인쇄회로기판의 비아홀 저면에 반도체칩의 입/출력패드가 대응하여 위치하도록 인쇄회로기판과 반도체칩을 정렬하는 위치정렬 단계와, 상기 인쇄회로기판의 비아홀 상단에 범핑볼을 안착시키는 범핑볼 안착 단계와, 상기 범핑볼에 고온을 가하여 녹임으로써 범핑볼이 비아홀을 따라서 하부로 이동하여 반도체칩의 입/출력패드와 범프패드가 본딩되도록 하는 본딩 단계와, 상기 인쇄회로기판 및 반도체칩을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하는 몰딩 단계와, 상기 인쇄회로기판의 솔더볼랜드에 입/출력수단으로서 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, in order to achieve the above object, in the method of manufacturing a semiconductor package for a flip chip according to the present invention, a plurality of solder bores are formed on an upper surface, and a plurality of via holes are formed on a printed circuit board on which a plurality of bump pads are formed. Forming a via hole, aligning the printed circuit board and the semiconductor chip so that the input / output pads of the semiconductor chip are located on the bottom surface of the via hole of the printed circuit board, and bumping balls on the top of the via hole of the printed circuit board. Bumping ball seating step of seating, and the bonding step of the bumping ball is moved downward along the via hole by melting the bumping ball so that the input / output pad and bump pad of the semiconductor chip is bonded, and the printed circuit board And a molding step of encapsulating the semiconductor chip with an encapsulation means to protect the semiconductor chip from an external environment; To the land of the solder ball comprises a solder ball fusing step of fusing the solder balls as I / O device is characterized in that is made.
여기서, 상기 비아홀은 인쇄회로기판의 범프패드가 위치한 곳에 형성하며 아울러 상기 비아홀 상단에 안착되는 범핑볼은 그 지름이 약 3mm 내지 4mm의 것을 사용한다.Here, the via hole is formed where the bump pad of the printed circuit board is located, and the bumping ball seated on the top of the via hole has a diameter of about 3 mm to 4 mm.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도3a 및 도3b는 본 발명에 의한 플립칩용 반도체패키지(100)의 구조를 도시한 평면도 및 단면도이다.3A and 3B are a plan view and a cross-sectional view showing the structure of a flip chip semiconductor package 100 according to the present invention.
상기 도3a 및 도3b를 참조하면 본 발명에 의한 플립칩용 반도체패키지(100)는 표면에 다수의 입/출력패드(2)가 형성된 반도체칩(4)이 위치되어 있고, 상기 반도체칩(4)의 상면에는 다수의 비아홀(8)이 형성된 인쇄회로기판(6)의 범프패드(10)가 범프(14)에 의해 반도체칩(4)의 입/출력패드(2)와 본딩되어 있으며, 상기 인쇄회로기판(6)과 반도체칩(4)은 봉지수단(16)으로 봉지되어 있고, 인쇄회로기판(6) 상면의 솔더볼랜드(12)에는 다수의 솔더볼(18)이 융착된 구조로 되어 있다.3A and 3B, in the semiconductor package 100 for flip chip according to the present invention, a semiconductor chip 4 having a plurality of input / output pads 2 formed thereon is positioned, and the semiconductor chip 4 is located therein. The bump pad 10 of the printed circuit board 6 having the plurality of via holes 8 formed thereon is bonded to the input / output pad 2 of the semiconductor chip 4 by the bumps 14. The circuit board 6 and the semiconductor chip 4 are sealed by the sealing means 16, and a plurality of solder balls 18 are fused to the solder ball lands 12 on the upper surface of the printed circuit board 6.
여기서 상기 인쇄회로기판(6)은 반도체칩(4)의 입/출력패드(2)와 대응하는 위치에 다수의 비아홀(8)이 형성되어 있으며, 상기 비아홀(8)의 하단 즉, 인쇄회로기판(6)의 하면에는 다수의 범프패드(10)가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드(12)가 형성되어 상기 범프패드(10)와 구리박막으로 형성된 회로패턴(도시되지 않음)에 의해 연결되어 있다.Here, the printed circuit board 6 has a plurality of via holes 8 formed at positions corresponding to the input / output pads 2 of the semiconductor chip 4, that is, the lower end of the via holes 8, that is, the printed circuit board 6. A plurality of bump pads 10 are formed on the lower surface of (6), and a plurality of solder ball lands 12 are formed on predetermined areas of the upper surface of the circuit pattern formed of the bump pad 10 and the copper thin film (not shown). Are connected by
또한 상기 비아홀(8)은 구경이 약 0.1mm 내지 0.2mm로 형성되어 있으며, 상기 범프(14)는 인쇄회로기판(6)의 범프패드(10)와 반도체칩(4)의 입/출력패드(2) 뿐만 아니라 인쇄회로기판(6)의 비아홀(8) 내부로 상단이 삽입되어 본딩됨으로서 본딩면적을 극대화시켜 본딩력이 향상된 구조를 한다.In addition, the via hole 8 has a diameter of about 0.1 mm to 0.2 mm, and the bump 14 includes the bump pad 10 of the printed circuit board 6 and the input / output pad of the semiconductor chip 4. 2) As well as the upper end is inserted into the via hole 8 of the printed circuit board 6 and bonded to maximize the bonding area to improve the bonding strength.
그리고 상기 범프(14)는 종래와 같이 솔더, 금 또는 납 등의 금속으로 이루어져 있으며, 봉지수단(16) 역시 에폭시몰딩컴파운드 또는 액상봉지재로 이루어져 있다.And the bump 14 is made of a metal, such as solder, gold or lead as in the prior art, the sealing means 16 is also made of epoxy molding compound or liquid encapsulant.
이와 같은 구성을 하는 본 발명에 의한 플립칩용 반도체패키지의 제조 방법은 다음과 같이 이루어진다.The method for manufacturing a flip chip semiconductor package according to the present invention having such a configuration is as follows.
1. 비아홀(8) 형성 단계로서, 상면에는 다수의 솔더볼랜드(12)가 형성되어 있고, 하면에는 다수의 범프패드(10)가 형성되어 있는 인쇄회로기판(6)에 다수의 비아홀(8)을 형성한다. 여기서 상기 비아홀(8)은 기구적으로 상부에서 타발하여 형성하거나 레이저빔을 이용하여 형성하며 그 구경은 약 0.1mm 내지 0.2mm가 되도록 한다.(도4a)1. In the forming of the via holes 8, the plurality of via holes 8 are formed on the printed circuit board 6 having a plurality of solder ball lands 12 formed on the upper surface thereof and a plurality of bump pads 10 formed on the lower surface thereof. To form. In this case, the via hole 8 is mechanically punched out or formed using a laser beam, and has a diameter of about 0.1 mm to 0.2 mm (FIG. 4A).
2. 위치정렬 단계로서, 상기 인쇄회로기판(6)의 비아홀(8) 저면에 반도체칩(4)의 입/출력패드(2)가 대응하여 위치되도록 인쇄회로기판(6)과 반도체칩(4)의 위치를 정렬한다.(도4b)2. In the alignment step, the printed circuit board 6 and the semiconductor chip 4 are positioned such that the input / output pads 2 of the semiconductor chip 4 correspond to the bottoms of the via holes 8 of the printed circuit board 6. ) Is aligned (Fig. 4b).
3. 범핑볼(20) 안착 단계로서, 상기 인쇄회로기판(6)의 비아홀(8) 상단에 범핑볼(20)을 안착시킨다.(도4c) 여기서 상기 범핑볼(20)은 그 지름이 약 3mm 내지 4mm의 것을 사용함으로서 차후에 그 범핑볼(20)이 녹아 흘러내리게 될 때 범핑볼(20) 또는 범프(14)의 일단이 비아홀(8)의 내부에 남아 있도록 하기 위함이다.3. As the bumping ball 20 is seated, the bumping ball 20 is seated on the top of the via hole 8 of the printed circuit board 6 (FIG. 4C). This is to ensure that one end of the bumping ball 20 or bump 14 remains inside the via hole 8 when the bumping ball 20 is melted down afterwards by using a 3mm to 4mm.
4. 본딩 단계로서, 상기 범핑볼(20)에 고온을 가하여 범핑볼(20)이 용융되면서 비아홀(8)을 따라 하부로 이동하여 반도체칩(4)의 입/출력패드(2)와 범프패드(10), 비아홀(8)이 서로 본딩되도록 한다.4. As a bonding step, the bumping ball 20 is heated by applying a high temperature to the bumping ball 20 while the bumping ball 20 is melted and moved downward along the via hole 8 to the input / output pad 2 and the bump pad of the semiconductor chip 4. 10, the via holes 8 are bonded to each other.
5. 봉지 단계로서, 상기 인쇄회로기판(6) 및 반도체칩(4)을 외부의 환경으로부터 보호하기 위해 에폭시몰딩컴파운드나 액상봉지재 등의 봉지수단(16)으로 봉지한다.(도4e)5. In the encapsulation step, the printed circuit board 6 and the semiconductor chip 4 are encapsulated with an encapsulation means 16 such as an epoxy molding compound or a liquid encapsulant to protect the printed circuit board 6 and the external environment (FIG. 4E).
6. 솔더볼(18) 융착 단계로서, 상기 인쇄회로기판(6)의 솔더볼랜드(12)에 신호입/출력단자인 솔더볼(18)을 융착한다.(도4f)6. As a solder ball 18 fusion step, the solder ball 18, which is a signal input / output terminal, is welded to the solder ball land 12 of the printed circuit board 6 (FIG. 4F).
본 발명은 비록 이상에서와 같은 실시예에 관련하여 기술하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗아남이 없는 여러 가지의 변형과 수정이 이루어질 수 있다.Although the present invention has been described in connection with the above embodiments, various modifications and changes may be made without departing from the scope and spirit of the present invention.
이상의 설명에서와 같이 본 발명에 의하면, 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프가 인쇄회로기판에 형성된 비아홀 내부로 상단이 삽입된 채 본딩되어 있음으로서 본딩영역이 확대되어 본딩 강도를 향상시켜 플립칩용 반도체패키지의 신뢰성을 향상시키는 효과가 있다.As described above, according to the present invention, the bumps connecting the input / output pads and the printed circuit boards of the semiconductor chip are bonded with the upper end inserted into the via holes formed in the printed circuit board, thereby expanding the bonding area. Increasing the strength has the effect of improving the reliability of the flip chip semiconductor package.
또한 인쇄회로기판의 비아홀 상단에 범핑볼을 안착시켜 놓은 상태에서 고온을 가하여 상기 범핑볼이 반도체칩의 입/출력패드와 비아홀 하단의 범프패드를 본딩시킴으로서 별도의 페이스트범핑장비 및 범프형성 작업이 필요없게 되어 반도체패키지의 생산 단가를 대폭 절감할 수 있는 효과가 있다.In addition, the bumping ball bonds the input / output pad of the semiconductor chip with the bump pad at the bottom of the via hole by applying a high temperature while the bumping ball is seated on the top of the via hole of the printed circuit board. There is no effect that can significantly reduce the production cost of the semiconductor package.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970054510A KR100247508B1 (en) | 1997-10-23 | 1997-10-23 | Semiconductor package for a flip chip and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970054510A KR100247508B1 (en) | 1997-10-23 | 1997-10-23 | Semiconductor package for a flip chip and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990033215A true KR19990033215A (en) | 1999-05-15 |
| KR100247508B1 KR100247508B1 (en) | 2000-03-15 |
Family
ID=19523286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970054510A KR100247508B1 (en) | 1997-10-23 | 1997-10-23 | Semiconductor package for a flip chip and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247508B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318293B1 (en) * | 1999-11-02 | 2001-12-24 | 김 무 | Flip chip semiconductor package and manufacturing method thereof |
| KR100452820B1 (en) * | 2002-07-12 | 2004-10-15 | 삼성전기주식회사 | Method of defining electrode for circut device, and chip package and multilayer board using that |
| KR100462372B1 (en) * | 2001-02-07 | 2004-12-17 | 주식회사 칩팩코리아 | Chip scale package and method for fabricating the same |
| KR100466224B1 (en) * | 2001-01-09 | 2005-01-13 | 텔레포스 주식회사 | Fabrication method of base substrate for mounting semiconductor chip |
| KR100747980B1 (en) * | 2001-04-28 | 2007-08-08 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and method for manufacturing the same |
-
1997
- 1997-10-23 KR KR1019970054510A patent/KR100247508B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318293B1 (en) * | 1999-11-02 | 2001-12-24 | 김 무 | Flip chip semiconductor package and manufacturing method thereof |
| KR100466224B1 (en) * | 2001-01-09 | 2005-01-13 | 텔레포스 주식회사 | Fabrication method of base substrate for mounting semiconductor chip |
| KR100462372B1 (en) * | 2001-02-07 | 2004-12-17 | 주식회사 칩팩코리아 | Chip scale package and method for fabricating the same |
| KR100747980B1 (en) * | 2001-04-28 | 2007-08-08 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and method for manufacturing the same |
| KR100452820B1 (en) * | 2002-07-12 | 2004-10-15 | 삼성전기주식회사 | Method of defining electrode for circut device, and chip package and multilayer board using that |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247508B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US7880313B2 (en) | Semiconductor flip chip package having substantially non-collapsible spacer | |
| US5731631A (en) | Semiconductor device with tape automated bonding element | |
| US6806560B2 (en) | Semiconductor device and method for fabricating same | |
| US7772687B2 (en) | Multiple electronic component containing substrate | |
| JPH11204720A (en) | Semiconductor device and its manufacture | |
| US8796836B2 (en) | Land grid array semiconductor device packages | |
| US6320254B1 (en) | Plug structure | |
| KR100240748B1 (en) | Semiconductor chip package having substrate and manufacturing method thereof, and stack package | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6864588B2 (en) | MCM package with bridge connection | |
| KR100247508B1 (en) | Semiconductor package for a flip chip and its manufacturing method | |
| JP2949969B2 (en) | Film carrier semiconductor device | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| KR100237329B1 (en) | The structure of chip scale semiconductor package and method of manufacturing the same | |
| KR100226106B1 (en) | Bga semiconductor package using lead frame and its manufacturing method | |
| KR100475338B1 (en) | Chip scale package using wire bonder and manufacture method for the same | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same | |
| KR20080062565A (en) | Flip chip package | |
| KR100309460B1 (en) | Stack chip size package and manufacturing method thereof | |
| JPH11345831A (en) | Semiconductor device, mounting board, and mounting method | |
| KR19980034141A (en) | Via Grid Array Package | |
| KR19990086649A (en) | Manufacturing method of chip scale package | |
| KR19990059030A (en) | Ball Grid Array Semiconductor Package Using Flexible Circuit Board | |
| KR19980056157A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131213 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |