KR19990031252U

KR19990031252U - Structure of a single die for semiconductor package manufacturing

Info

Publication number: KR19990031252U
Application number: KR2019970043961U
Authority: KR
Inventors: 김환원
Original assignee: 김규현; 아남반도체 주식회사
Priority date: 1997-12-30
Filing date: 1997-12-30
Publication date: 1999-07-26

Abstract

본 고안은 반도체패키지 제조용 싱글레이션 다이의 구조에 관한 것으로, 반도체 패키지의 몰딩시 미스매취(Mismatch ; 위 패키지의 중심과 아래 패키지의 중심이 어긋나 있는 것) 또는 미스얼라인(Misaling ; 패키지와 리드프레임의 중심이 어긋나 있는 것)된 자재에 대해서 싱글레이션 공정시 불량을 방지하도록 싱글레이션 다이의 내측 상단부에 챔퍼(Chamfer)를 더 형성하여서 된 것이다.The present invention relates to a structure of a singulation die for manufacturing a semiconductor package, which is mismatched when the semiconductor package is molded, or the center of the lower package is misaligned or misaligned. In order to prevent defects during the singulation process, the chamfer is further formed on the inner upper end of the singulation die.

Description

Structure of a single die for semiconductor package manufacturing

본 고안은 반도체패키지 제조용 싱글레이션 다이의 구조에 관한 것으로, 더욱 상세하게는 반도체 패키지의 몰딩시 미스매취(Mismatch) 또는 미스얼라인(Misaling)된 자재에 대해서 불량을 방지하기 위한 싱글레이션 다이의 구조에 관한 것이다.The present invention relates to a structure of a singulation die for manufacturing a semiconductor package, and more particularly, to a structure of a singulation die for preventing defects on mismatched or misaligned materials during molding of a semiconductor package. It is about.

일반적으로 반도체 패키지의 제조공정은, 먼저 웨이퍼의 불량을 체크하는 원자재검사, 웨이퍼를 절단하여 반도체칩을 낱개로 분리하는 소잉공정, 낱개로 분리된 반도체칩을 리드프레임의 탑재판에 에폭시를 사용하여 부착시키는 다이본딩공정, 반도체칩 상에 구비된 칩패드와 리드프레임의 리드를 와이어로 연결시켜주는 와이어본딩공정, 반도체칩의 내부회로와 그 외의 구성부품을 보호하기 위하여 봉지재로 그 외부를 감싸는 몰딩공정, 반도체 패키지를 식별할 수 있도록 반도체 패키지의 일면에 문자 및 기호를 새기는 마킹공정, 리드와 리드를 연결하고 있는 댐바를 커팅하는 트림공정 및 리드를 원하는 형태로 구부리는 포밍공정, 리드프레밍으로 부터 낱개의 반도체 패키지로 분리하는 싱글레이션 공정, 상기 공정을 거쳐 완성된 패키지의 불량을 검사하는 공정으로 이루어진다.In general, the manufacturing process of a semiconductor package includes a raw material inspection for checking wafer defects first, a sawing process for cutting a wafer to separate the semiconductor chips into pieces, and using the epoxy on the lead frame mounting plate for the separated semiconductor chips. Die bonding process for attaching, wire bonding process for connecting lead of lead pad and lead frame provided on semiconductor chip with wire, enclosing the outside with encapsulant to protect internal circuit and other components of semiconductor chip Molding process, marking process to engrave letters and symbols on one side of semiconductor package to identify semiconductor package, trim process to cut dam bar connecting lead and lead, forming process to bend lead into desired shape, lead framing Single process to separate into single semiconductor package, defective package completed through the above process It comprises a checking process.

상기에 있어서, 몰딩공정은 내부에 캐비티가 형성된 몰딩금형의 캐비티내로 열경화성수지를 주입하여 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형하는 공정을 말한다.In the above description, the molding process refers to a process of injecting thermosetting resin into a cavity of a molding mold in which a cavity is formed, thereby molding the material into a predetermined shape to protect the material from external impact and contact and to form a product in appearance.

그러나, 이러한 몰딩공정시에는 많은 불량이 발생될 수 있고, 이 중에서 미스매취(Mismatch ; 위 패키지의 중심과 아래 패키지의 중심이 어긋나 있는 것) 또는 미스얼라인(Misaling ; 패키지와 리드프레임의 중심이 어긋나 있는 것)이 발생되는데, 이러한 미스매취 또는 미스얼라인이 3mil 이상이 되었을 때 불량으로 처리한다.However, in this molding process, many defects may occur, among which mismatch (the center of the upper package and the center of the lower package are misaligned) or the misaligning (the center of the package and the lead frame) If the mismatch or misalignment is more than 3 mil, it is regarded as defective.

따라서, 상기한 미스매취 또는 미스얼라인이 3mil 이하일 때에는 정상적인 반도체 패키지의 공정(싱글레이션)을 거치게 된다. 그러나, 종래의 싱글레이션 장비는 도 1에 도시된 바와같이 싱글레이션 될 반도체 패키지(P)의 자재가 안착되는 싱글레이션 다이(2)가 하부에 설치되고, 이 싱글레이션 다이(2)의 상부에서 설치되어 상하로 작동하면서 낱개의 반도체 패키지로 분리하는 싱글레이션 펀치(1)로 이루어진다. 그러나, 이러한 싱글레이션 장비로 3mil 이하의 미스매취 또는 미스얼라인이 발생된 반도체 패키지(P)를 싱글레이션 펀치(1)로 커팅하여 낱개의 반도체 패키지를 분리하면 칩아웃(Chip out)이 발생되고, 이러한 칩아웃에 의해 반도체 패키지의 신뢰성이 저하되는 등의 문제점이 있었던 것이다.Therefore, when the mismatch or misalignment is 3 mil or less, the process (singleization) of a normal semiconductor package is performed. However, in the conventional singulation apparatus, as shown in FIG. 1, a unitization die 2 on which the material of the semiconductor package P to be singulated is seated is installed at the bottom, and at the top of the unitization die 2. It consists of a single punch (1) installed and separated into a single semiconductor package while operating up and down. However, when the semiconductor package P having a mismatch or misalignment of 3 mils or less is generated by the single unit punching device 1 is separated by the single unit, the chip out is generated. Such a chip out has caused a problem that the reliability of the semiconductor package is lowered.

본 고안은 이러한 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체 패키지의 몰딩시 미스매취 또는 미스얼라인 된 자재를 싱글레이션 공정시 불량이 발생되지 않도록 함으로써, 반도체 패키지의 신뢰성을 향상시킬 수 있도록 된 반도체패키지 제조용 싱글레이션 다이의 구조를 제공함에 있다.The present invention has been devised to solve such a conventional problem, and it is possible to improve the reliability of the semiconductor package by preventing a mismatch or misaligned material from molding during the molding of the semiconductor package. The present invention provides a structure of a singulation die for manufacturing a semiconductor package.

도 1은 종래의 반도체패키지 제조용 싱글레이션 다이의 구조를 나타낸 정면도1 is a front view showing the structure of a conventional single die for semiconductor package manufacturing

도 2는 본 고안에 의한 반도체패키지 제조용 싱글레이션 다이의 구조를 나타낸 정면도2 is a front view showing the structure of a single die for manufacturing a semiconductor package according to the present invention

- 도면중 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

1 - 싱글레이션 펀치 2 - 싱글레이션 다이1-Single Punch 2-Single Punch

3 - 챔퍼(Chamfer) P - 반도체 패키지3-Chamfer P-Semiconductor Package

이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 고안에 의한 반도체패키지 제조용 싱글레이션 다이의 구조를 나타낸 정면도이다. 도시된 바와같이 본 고안의 구성은, 하부에 설치되고, 싱글레이션 될 반도체 패키지(P)의 자재가 안착되는 싱글레이션 다이(2)와, 상기한 싱글레이션 다이(2)의 상부에서 설치되어 상하로 작동하면서 낱개의 반도체 패키지로 분리하는 싱글레이션 펀치(1)로 이루어진 반도체패키지 제조용 싱글레이션 다이의 구조에 있어서, 상기한 싱글레이션 다이(2)의 내측 상단부에 몰딩시 미스매치 또는 미스얼라인이 발생된 반도체 패키지를 싱글레이션 할 수 있도록 챔퍼(3 ; Chamfer)를 더 형성하여서 된 것이다.2 is a front view showing the structure of a single die for manufacturing a semiconductor package according to the present invention. As shown in the figure, the configuration of the present invention is installed on the lower portion, the material of the semiconductor package (P) to be united is seated on the die 2 and the upper portion of the above-mentioned single-die die (2) In the structure of a single package die for manufacturing a semiconductor package, which consists of a single punch punch (1) which operates as a single semiconductor package while operating as A chamfer 3 (Chamfer) is further formed to singulate the generated semiconductor package.

이와같이 구성된 본 고안은, 상기한 싱글레이션 다이(2)에 형성된 챔퍼(3)에 의하여 몰딩시 미스매취 또는 미스얼라인이 발생된 반도체 패키가 포지션(Position)을 찾아감으로써, 싱글레이션 불량을 방지할 수 있음은 물론, 상기한 싱글레이션 펀치(1)의 소정 압력으로도 반도체 패키지(P)가 상기한 챔퍼(3)에 미끌려(안내되어) 하강되어 불량을 방지하고, 이로 인한 신뢰성을 향상시킬 수 있는 것이다.According to the present invention configured as described above, a semiconductor package in which mis-matching or misalignment occurs during molding by the chamfer 3 formed in the single-die die 2 finds a position, thereby preventing a single-unit failure. In addition, the semiconductor package P is slid (guided) down to the chamfer 3 above the predetermined pressure of the above-mentioned single punch (1) to prevent defects, thereby improving reliability. It can be done.

또한, 미스매취 또는 미스얼라인이 발생되지 않은 반도체 패키지를 싱글레이션 작업시에도 상기한 챔퍼(3)에 의해 싱글레이션 펀치(1)의 하강압력과 싱글레이션 다이(2)의 상면에 가해지는 힘을 줄일 수 있어, 싱글레이션 공정을 원활히 할 수 있음은 물론, 싱글레이션 펀치(1)로 인한 충격 대미지(Damage)를 미연에 방지하여 반도체 패키지의 신뢰성을 크게 향상시킬 수 있는 것이다.In addition, when the semiconductor package, in which mis-matching or misalignment does not occur, is unified, the lowering pressure of the single punch (1) and the force applied to the upper surface of the single die (2) by the chamfer (3). As a result, the singleization process can be smoothly reduced, and the damage caused by the single punch can be prevented in advance, thereby significantly improving the reliability of the semiconductor package.

이상의 설명에서 알 수 있듯이 본 고안에 의한 반도체패키지 제조용 싱글레이션 다이의 구조에 의하면, 미스매취 또는 미스얼라인 된 자재의 싱글레이션 공정시 불량이 발생되지 않도록 하고, 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.As can be seen from the above description, according to the structure of the single-die die for manufacturing a semiconductor package according to the present invention, it is possible to prevent defects from occurring during the single-stage process of mismatching or misaligned materials, and to improve the reliability of the semiconductor package. It works.

Claims

It is installed in the lower portion, the separation unit (2) where the material of the semiconductor package (P) to be united is seated, and is installed in the upper portion of the above-mentioned single unit die (2) and separated into a single semiconductor package while operating up and down In the structure of a single package die for manufacturing a semiconductor package composed of a single punch unit 1, the semiconductor package in which mismatches or misalignments are generated may be unified when molding an upper end portion of the single unit die 2. A structure of a singulation die for manufacturing a semiconductor package, characterized by further forming a chamfer (3; chamfer).